Avalanche Technology, Inc.

États‑Unis d’Amérique

Retour au propriétaire

1-100 de 304 pour Avalanche Technology, Inc. Trier par
Recheche Texte
Affiner par
Type PI
        Brevet 301
        Marque 3
Juridiction
        États-Unis 301
        International 3
Date
2026 janvier 1
2026 (AACJ) 1
2025 3
2024 2
2023 2
Voir plus
Classe IPC
G11C 11/16 - Mémoires numériques caractérisées par l'utilisation d'éléments d'emmagasinage électriques ou magnétiques particuliersÉléments d'emmagasinage correspondants utilisant des éléments magnétiques utilisant des éléments dans lesquels l'effet d'emmagasinage est basé sur l'effet de spin 131
H01L 43/08 - Résistances commandées par un champ magnétique 75
G11C 11/00 - Mémoires numériques caractérisées par l'utilisation d'éléments d'emmagasinage électriques ou magnétiques particuliersÉléments d'emmagasinage correspondants 72
H01L 27/22 - Dispositifs consistant en une pluralité de composants semi-conducteurs ou d'autres composants à l'état solide formés dans ou sur un substrat commun utilisant des effets de champ magnétique analogues 69
H01L 43/02 - Dispositifs utilisant les effets galvanomagnétiques ou des effets magnétiques analogues; Procédés ou appareils spécialement adaptés à la fabrication ou au traitement de ces dispositifs ou de leurs parties constitutives - Détails 63
Voir plus
Classe NICE
09 - Appareils et instruments scientifiques et électriques 3
42 - Services scientifiques, technologiques et industriels, recherche et conception 3
Statut
En Instance 2
Enregistré / En vigueur 302
  1     2     3     4        Prochaine page

1.

Magnetic Memory Device and Method for Using the Same

      
Numéro d'application 18761264
Statut En instance
Date de dépôt 2024-07-01
Date de la première publication 2026-01-01
Propriétaire Avalanche Technology, Inc. (USA)
Inventeur(s)
  • Tran, Thinh
  • Abedifard, Ebrahim

Abrégé

A method for calibrating a read circuit of a magnetic memory device comprising the steps of setting resistances of first and second target resistors to a same value; setting resistances of first and second calibration resistors to a same minimum value; flowing a reference current through the first target resistor, the first calibration resistor, and a first input terminal of a sense amplifier in series; flowing a calibration current through the second target resistor, the second calibration resistor, and a second input terminal of the sense amplifier in series; determining a potential difference between the first and second input terminals; and if the second input terminal has a higher potential, incrementally increasing the resistance of the second calibration resistor until the first input terminal has a higher potential, or else incrementally increasing the resistance of the first calibration resistor until the second input terminal has a higher potential.

Classes IPC  ?

  • G11C 11/16 - Mémoires numériques caractérisées par l'utilisation d'éléments d'emmagasinage électriques ou magnétiques particuliersÉléments d'emmagasinage correspondants utilisant des éléments magnétiques utilisant des éléments dans lesquels l'effet d'emmagasinage est basé sur l'effet de spin

2.

Nonvolatile memory device including dual memory layers

      
Numéro d'application 19087510
Numéro de brevet 12382642
Statut Délivré - en vigueur
Date de dépôt 2025-03-22
Date de la première publication 2025-08-05
Date d'octroi 2025-08-05
Propriétaire Avalanche Technology, Inc. (USA)
Inventeur(s)
  • Wei, Zhiqiang
  • Wang, Zihui
  • Abedifard, Ebrahim
  • Huai, Yiming

Abrégé

The present invention is directed to a nonvolatile memory device including a plurality of first conductive lines extending along a first direction; first and second plurality of second conductive lines extending along a second direction; an array of active regions, each active region having an elongated shape directed along a third direction substantially bisecting an angle formed between the first and second directions and including first and second drains formed at opposite ends thereof; and an array of first memory elements and an array of second memory elements formed at different levels, each first memory element and each second memory element being electrically connected to a respective first drain and a respective second drain, respectively. The first and second plurality of second conductive lines are electrically connected to the array of first memory elements and the array of second memory elements along the second direction, respectively.

Classes IPC  ?

  • H10B 61/00 - Dispositifs de mémoire magnétique, p. ex. dispositifs RAM magnéto-résistifs [MRAM]
  • H01L 23/528 - Configuration de la structure d'interconnexion
  • H10N 50/10 - Dispositifs magnéto-résistifs

3.

Shielding of packaged magnetic random access memory

      
Numéro d'application 18542672
Numéro de brevet 12278195
Statut Délivré - en vigueur
Date de dépôt 2023-12-16
Date de la première publication 2025-04-15
Date d'octroi 2025-04-15
Propriétaire Avalanche Technology, Inc. (USA)
Inventeur(s)
  • Wang, Zihui
  • Huai, Yiming

Abrégé

A packaged semiconductor device includes one or more semiconductor dies with at least one MRAM die; a package substrate having first and second planar surfaces that are substantially larger than planar surfaces of the semiconductor dies, the first planar surface of the package substrate being disposed adjacent to the semiconductor dies and including a plurality of package bond pads that are electrically connected to the semiconductor dies, the second planar surface of the package substrate including a plurality of solder bumps electrically connected to the package bond pads; and a soft magnetic cap confronting the semiconductor dies and having an edge that extends toward and attaches to the package substrate, thereby encapsulating the semiconductor dies. The package substrate includes first and second outer conductive layers and a soft magnetic layer interposed between and separated from the first and second outer conductive layers by first and second insulating layers.

Classes IPC  ?

  • H01L 23/552 - Protection contre les radiations, p. ex. la lumière
  • H01L 23/00 - Détails de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide
  • H01L 23/498 - Connexions électriques sur des substrats isolants
  • H01L 25/065 - Ensembles consistant en une pluralité de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide les dispositifs étant tous d'un type prévu dans une seule des sous-classes , , , , ou , p. ex. ensembles de diodes redresseuses les dispositifs n'ayant pas de conteneurs séparés les dispositifs étant d'un type prévu dans le groupe
  • H10B 80/00 - Ensembles de plusieurs dispositifs comprenant au moins un dispositif de mémoire couvert par la présente sous-classe

4.

Magnetic Memory Element Including Perpendicular Enhancement Layer and Oxide Cap Layer

      
Numéro d'application 18927997
Statut En instance
Date de dépôt 2024-10-26
Date de la première publication 2025-02-20
Propriétaire Avalanche Technology, Inc. (USA)
Inventeur(s)
  • Wang, Zihui
  • Huai, Yiming

Abrégé

A magnetic memory element including first and second magnetic free layers having a variable magnetization direction substantially perpendicular to layer planes thereof; a first perpendicular enhancement layer (PEL) interposed between the first and second magnetic free layers; first and second magnetic reference layers having a first invariable magnetization direction substantially perpendicular to layer planes thereof; a second PEL interposed between the first and second magnetic reference layers; an insulating tunnel junction layer formed between the first magnetic free layer and reference layer; an anti-ferromagnetic coupling layer formed adjacent to the second magnetic reference layer; a magnetic fixed layer formed adjacent to the anti-ferromagnetic coupling layer and having a second invariable magnetization direction substantially opposite to the first invariable magnetization direction; and a cap layer formed adjacent to the second magnetic free layer and comprising iron, oxygen, and a metal element.

Classes IPC  ?

  • H10N 50/10 - Dispositifs magnéto-résistifs
  • B82Y 40/00 - Fabrication ou traitement des nanostructures
  • G11C 11/15 - Mémoires numériques caractérisées par l'utilisation d'éléments d'emmagasinage électriques ou magnétiques particuliersÉléments d'emmagasinage correspondants utilisant des éléments magnétiques utilisant des éléments à pellicules minces utilisant des couches magnétiques multiples
  • G11C 11/16 - Mémoires numériques caractérisées par l'utilisation d'éléments d'emmagasinage électriques ou magnétiques particuliersÉléments d'emmagasinage correspondants utilisant des éléments magnétiques utilisant des éléments dans lesquels l'effet d'emmagasinage est basé sur l'effet de spin
  • H01F 10/32 - Multicouches couplées par échange de spin, p. ex. superréseaux à structure nanométrique
  • H01F 41/30 - Appareils ou procédés spécialement adaptés à la fabrication ou à l'assemblage des aimants, des inductances ou des transformateursAppareils ou procédés spécialement adaptés à la fabrication des matériaux caractérisés par leurs propriétés magnétiques pour appliquer des pellicules magnétiques sur des substrats pour appliquer des structures nanométriques, p. ex. en utilisant l'épitaxie par jets moléculaires [MBE]
  • H01L 29/66 - Types de dispositifs semi-conducteurs
  • H10B 61/00 - Dispositifs de mémoire magnétique, p. ex. dispositifs RAM magnéto-résistifs [MRAM]
  • H10N 50/80 - Détails de structure
  • H10N 50/85 - Matériaux de la région active

5.

Nonvolatile memory device including dual memory layers

      
Numéro d'application 18106159
Numéro de brevet 12284813
Statut Délivré - en vigueur
Date de dépôt 2023-02-06
Date de la première publication 2024-08-08
Date d'octroi 2025-04-22
Propriétaire Avalanche Technology, Inc. (USA)
Inventeur(s)
  • Wei, Zhiqiang
  • Wang, Zihui
  • Abedifard, Ebrahim
  • Huai, Yiming

Abrégé

The present invention is directed to a nonvolatile memory device including a plurality of first conductive lines extending along a first direction; first and second plurality of second conductive lines extending along a second direction; an array of active regions, each active region having an elongated shape directed along a third direction substantially bisecting an angle formed between the first and second directions and including first and second drains formed at opposite ends thereof; and an array of first memory elements and an array of second memory elements formed at different levels, each first memory element and each second memory element being electrically connected to a respective first drain and a respective second drain, respectively. The first and second plurality of second conductive lines are electrically connected to the array of first memory elements and the array of second memory elements along the second direction, respectively.

Classes IPC  ?

  • H10B 61/00 - Dispositifs de mémoire magnétique, p. ex. dispositifs RAM magnéto-résistifs [MRAM]
  • H01L 23/528 - Configuration de la structure d'interconnexion
  • H10N 50/10 - Dispositifs magnéto-résistifs

6.

Memory cell including two selectors and method of making same

      
Numéro d'application 17952821
Numéro de brevet 12432931
Statut Délivré - en vigueur
Date de dépôt 2022-09-26
Date de la première publication 2024-01-11
Date d'octroi 2025-09-30
Propriétaire Avalanche Technology, Inc. (USA)
Inventeur(s)
  • Wei, Zhiqiang
  • Wang, Zihui

Abrégé

The present invention is directed to a memory cell including first and second unidirectional selectors coupled in parallel to a nonvolatile memory element. Each of the first and second unidirectional selectors includes first, second, and third electrode layers; a first insulator layer interposed between the first and second electrode layers; and a second insulator layer interposed between the second and third electrode layers. The first insulator layer of the first unidirectional selector includes therein a permanent conductive path and the second insulator layer of the first unidirectional selector is operable to form therein a volatile conductive path upon application of a potential across the first unidirectional selector. The second insulator layer of the second unidirectional selector includes therein another permanent conductive path and the first insulator layer of the second unidirectional selector is operable to form therein another volatile conductive path upon application of another potential across the second selector.

Classes IPC  ?

  • H10B 61/00 - Dispositifs de mémoire magnétique, p. ex. dispositifs RAM magnéto-résistifs [MRAM]
  • H10N 50/01 - Fabrication ou traitement

7.

Multilayered seed for perpendicular magnetic structure including an oxide layer

      
Numéro d'application 18241856
Numéro de brevet 12133395
Statut Délivré - en vigueur
Date de dépôt 2023-09-02
Date de la première publication 2023-12-21
Date d'octroi 2024-10-29
Propriétaire Avalanche Technology, Inc. (USA)
Inventeur(s)
  • Wang, Zihui
  • Huai, Yiming

Abrégé

The present invention is directed to a perpendicular magnetic structure including a seed layer structure that includes a first seed layer comprising a metal element and oxygen; a second seed layer formed on top of the first seed layer and comprising cobalt, iron, and boron; and a third seed layer formed on top of the second seed layer and comprising chromium. The metal element is one of titanium, tantalum, or magnesium. The perpendicular magnetic structure further includes a magnetic fixed layer structure formed on top of the seed layer structure and having an invariable magnetization direction substantially perpendicular to a layer plane of the magnetic fixed layer structure. The magnetic fixed layer structure includes layers of a magnetic material interleaved with layers of a transition metal. The magnetic material includes cobalt. The transition metal is one of nickel, platinum, palladium, or iridium.

Classes IPC  ?

  • H01L 43/08 - Résistances commandées par un champ magnétique
  • G11C 11/16 - Mémoires numériques caractérisées par l'utilisation d'éléments d'emmagasinage électriques ou magnétiques particuliersÉléments d'emmagasinage correspondants utilisant des éléments magnétiques utilisant des éléments dans lesquels l'effet d'emmagasinage est basé sur l'effet de spin
  • H10B 61/00 - Dispositifs de mémoire magnétique, p. ex. dispositifs RAM magnéto-résistifs [MRAM]
  • H10N 50/10 - Dispositifs magnéto-résistifs
  • H10N 50/80 - Détails de structure
  • H10N 50/85 - Matériaux de la région active

8.

Magnetic memory element including perpendicular enhancement layers and dual oxide cap layers

      
Numéro d'application 18238481
Numéro de brevet 12133471
Statut Délivré - en vigueur
Date de dépôt 2023-08-26
Date de la première publication 2023-12-14
Date d'octroi 2024-10-29
Propriétaire Avalanche Technology, Inc. (USA)
Inventeur(s)
  • Wang, Zihui
  • Huai, Yiming

Abrégé

A magnetic memory element including first and second magnetic free layers having a variable magnetization direction substantially perpendicular to layer planes thereof; a first perpendicular enhancement layer (PEL) interposed between the first and second magnetic free layers; first and second magnetic reference layers having a first invariable magnetization direction substantially perpendicular to layer planes thereof; a second PEL interposed between the first and second magnetic reference layers; an insulating tunnel junction layer formed between the first magnetic free layer and reference layer; an anti-ferromagnetic coupling layer formed adjacent to the second magnetic reference layer; a magnetic fixed layer formed adjacent to the anti-ferromagnetic coupling layer and having a second invariable magnetization direction substantially opposite to the first invariable magnetization direction; a non-magnetic layer comprising oxygen and a transition metal and formed adjacent to the second magnetic free layer; and a magnesium oxide layer formed adjacent to the non-magnetic layer.

Classes IPC  ?

  • H10N 50/10 - Dispositifs magnéto-résistifs
  • B82Y 40/00 - Fabrication ou traitement des nanostructures
  • G11C 11/15 - Mémoires numériques caractérisées par l'utilisation d'éléments d'emmagasinage électriques ou magnétiques particuliersÉléments d'emmagasinage correspondants utilisant des éléments magnétiques utilisant des éléments à pellicules minces utilisant des couches magnétiques multiples
  • G11C 11/16 - Mémoires numériques caractérisées par l'utilisation d'éléments d'emmagasinage électriques ou magnétiques particuliersÉléments d'emmagasinage correspondants utilisant des éléments magnétiques utilisant des éléments dans lesquels l'effet d'emmagasinage est basé sur l'effet de spin
  • H01F 10/32 - Multicouches couplées par échange de spin, p. ex. superréseaux à structure nanométrique
  • H01F 41/30 - Appareils ou procédés spécialement adaptés à la fabrication ou à l'assemblage des aimants, des inductances ou des transformateursAppareils ou procédés spécialement adaptés à la fabrication des matériaux caractérisés par leurs propriétés magnétiques pour appliquer des pellicules magnétiques sur des substrats pour appliquer des structures nanométriques, p. ex. en utilisant l'épitaxie par jets moléculaires [MBE]
  • H01L 29/66 - Types de dispositifs semi-conducteurs
  • H10B 61/00 - Dispositifs de mémoire magnétique, p. ex. dispositifs RAM magnéto-résistifs [MRAM]
  • H10N 50/80 - Détails de structure
  • H10N 50/85 - Matériaux de la région active

9.

Cross-point MRAM including self-compliance selector

      
Numéro d'application 17227294
Numéro de brevet 11848039
Statut Délivré - en vigueur
Date de dépôt 2021-04-10
Date de la première publication 2022-12-01
Date d'octroi 2023-12-19
Propriétaire Avalanche Technology, Inc. (USA)
Inventeur(s)
  • Wei, Zhiqiang
  • Satoh, Kimihiro
  • Kim, Woojin
  • Wang, Zihui

Abrégé

The present invention is directed to a magnetic memory cell including a magnetic tunnel junction (MTJ) memory element and a two-terminal bidirectional selector coupled in series between two conductive lines. The MTJ memory element includes a magnetic free layer; a magnetic reference layer; and an insulating tunnel junction layer interposed therebetween. The two-terminal bidirectional selector includes a bottom electrode; a top electrode; a load-resistance layer interposed between the bottom and top electrodes and comprising a first tantalum oxide; a first volatile switching layer interposed between the bottom and top electrodes and comprising a metal dopant and a second tantalum oxide that has a higher oxygen content than the first tantalum oxide; and a second volatile switching layer in contact with the first volatile switching layer and comprising a third tantalum oxide that has a higher oxygen content than the first tantalum oxide.

Classes IPC  ?

  • G11C 11/16 - Mémoires numériques caractérisées par l'utilisation d'éléments d'emmagasinage électriques ou magnétiques particuliersÉléments d'emmagasinage correspondants utilisant des éléments magnétiques utilisant des éléments dans lesquels l'effet d'emmagasinage est basé sur l'effet de spin
  • H10B 61/00 - Dispositifs de mémoire magnétique, p. ex. dispositifs RAM magnéto-résistifs [MRAM]
  • H10N 50/10 - Dispositifs magnéto-résistifs
  • H10N 50/80 - Détails de structure
  • H10N 50/85 - Matériaux de la région active

10.

Magnetic memory element incorporating dual perpendicular enhancement layers

      
Numéro d'application 17871147
Numéro de brevet 11758822
Statut Délivré - en vigueur
Date de dépôt 2022-07-22
Date de la première publication 2022-11-24
Date d'octroi 2023-09-12
Propriétaire Avalanche Technology, Inc. (USA)
Inventeur(s)
  • Wang, Zihui
  • Huai, Yiming

Abrégé

The present invention is directed to a magnetic memory element including a magnetic free layer structure incorporating two magnetic free layers separated by a perpendicular enhancement layer (PEL) and having a variable magnetization direction substantially perpendicular to layer planes thereof; an insulating tunnel junction layer formed adjacent to the magnetic free layer structure; a magnetic reference layer structure formed adjacent to the insulating tunnel junction layer opposite the magnetic free layer structure; an anti-ferromagnetic coupling layer formed adjacent to the magnetic reference layer structure; and a magnetic fixed layer formed adjacent to the anti-ferromagnetic coupling layer. The magnetic reference layer structure includes first, second, and third magnetic reference layers separated by two PELs and having a first invariable magnetization direction substantially perpendicular to layer planes thereof. The magnetic fixed layer has a second invariable magnetization direction substantially opposite to the first invariable magnetization direction.

Classes IPC  ?

  • H10N 50/10 - Dispositifs magnéto-résistifs
  • G11C 11/15 - Mémoires numériques caractérisées par l'utilisation d'éléments d'emmagasinage électriques ou magnétiques particuliersÉléments d'emmagasinage correspondants utilisant des éléments magnétiques utilisant des éléments à pellicules minces utilisant des couches magnétiques multiples
  • G11C 11/16 - Mémoires numériques caractérisées par l'utilisation d'éléments d'emmagasinage électriques ou magnétiques particuliersÉléments d'emmagasinage correspondants utilisant des éléments magnétiques utilisant des éléments dans lesquels l'effet d'emmagasinage est basé sur l'effet de spin
  • H01F 10/32 - Multicouches couplées par échange de spin, p. ex. superréseaux à structure nanométrique
  • H01F 41/30 - Appareils ou procédés spécialement adaptés à la fabrication ou à l'assemblage des aimants, des inductances ou des transformateursAppareils ou procédés spécialement adaptés à la fabrication des matériaux caractérisés par leurs propriétés magnétiques pour appliquer des pellicules magnétiques sur des substrats pour appliquer des structures nanométriques, p. ex. en utilisant l'épitaxie par jets moléculaires [MBE]
  • H01L 29/66 - Types de dispositifs semi-conducteurs
  • H10B 61/00 - Dispositifs de mémoire magnétique, p. ex. dispositifs RAM magnéto-résistifs [MRAM]
  • H10N 50/80 - Détails de structure
  • H10N 50/85 - Matériaux de la région active
  • B82Y 40/00 - Fabrication ou traitement des nanostructures

11.

Multilayered seed for perpendicular magnetic structure including an oxide layer

      
Numéro d'application 17752154
Numéro de brevet 11785784
Statut Délivré - en vigueur
Date de dépôt 2022-05-24
Date de la première publication 2022-09-15
Date d'octroi 2023-10-10
Propriétaire Avalanche Technology, Inc. (USA)
Inventeur(s)
  • Wang, Zihui
  • Huai, Yiming

Abrégé

The present invention is directed to a perpendicular magnetic structure including a seed layer structure that includes a first seed layer comprising a metal element and oxygen, and a second seed layer formed on top of the first seed layer and comprising chromium. The metal element is one of titanium, tantalum, or magnesium. The perpendicular magnetic structure further includes a magnetic fixed layer structure formed on top of the seed layer structure and having an invariable magnetization direction substantially perpendicular to a layer plane of the magnetic fixed layer structure. The magnetic fixed layer structure includes layers of a magnetic material interleaved with layers of a transition metal. The magnetic material includes cobalt. The transition metal is one of nickel, platinum, palladium, or iridium.

Classes IPC  ?

  • H01L 43/08 - Résistances commandées par un champ magnétique
  • H10B 61/00 - Dispositifs de mémoire magnétique, p. ex. dispositifs RAM magnéto-résistifs [MRAM]
  • G11C 11/16 - Mémoires numériques caractérisées par l'utilisation d'éléments d'emmagasinage électriques ou magnétiques particuliersÉléments d'emmagasinage correspondants utilisant des éléments magnétiques utilisant des éléments dans lesquels l'effet d'emmagasinage est basé sur l'effet de spin
  • H10N 50/10 - Dispositifs magnéto-résistifs
  • H10N 50/80 - Détails de structure
  • H10N 50/85 - Matériaux de la région active

12.

Magnetic memory read circuit and calibration method therefor

      
Numéro d'application 17557387
Numéro de brevet 11854591
Statut Délivré - en vigueur
Date de dépôt 2021-12-21
Date de la première publication 2022-04-14
Date d'octroi 2023-12-26
Propriétaire Avalanche Technology, Inc. (USA)
Inventeur(s)
  • Tran, Thinh
  • Abedifard, Ebrahim

Abrégé

The present invention is directed to a nonvolatile memory device that includes one or more memory sectors and a read circuit for sensing the resistance state of a magnetic memory cell in the memory sectors. The read circuit includes first and second input nodes; a sense amplifier having first and second input terminals; a reference resistor connected to the first input node at one end and the first input terminal at the other end; a multiplexer having a first input, a second input, and an output, with the first input being connected to the second input node and the output being connected to the second input terminal; a first target resistor and an offset resistor connected in series between the second input node and the second input; and first and second current sources connected to the first and second input terminals, respectively.

Classes IPC  ?

  • G11C 11/16 - Mémoires numériques caractérisées par l'utilisation d'éléments d'emmagasinage électriques ou magnétiques particuliersÉléments d'emmagasinage correspondants utilisant des éléments magnétiques utilisant des éléments dans lesquels l'effet d'emmagasinage est basé sur l'effet de spin

13.

Nonvolatile memory sensing circuit including variable current source

      
Numéro d'application 17064880
Numéro de brevet 11289142
Statut Délivré - en vigueur
Date de dépôt 2020-10-07
Date de la première publication 2022-03-03
Date d'octroi 2022-03-29
Propriétaire Avalanche Technology, Inc. (USA)
Inventeur(s)
  • Tran, Thinh
  • Abedifard, Ebrahim

Abrégé

The present invention is directed to a nonvolatile memory device including a plurality of memory slices, each memory slice including one or more memory sectors and a read circuit for sensing the resistance state of a magnetic memory cell in the memory sectors. The read circuit includes a first input node through which a reference current passes; a second input node through which a read current from the memory sectors passes; a sense amplifier configured to compare input voltages and having first and second input terminals; a reference resistor connected to the first input node at one end and the first input terminal at the other end; a variable current source connected to the reference resistor at one end and ground at the other end; and a second current source connected to the second input node at one end and ground at the other end.

Classes IPC  ?

  • G11C 11/16 - Mémoires numériques caractérisées par l'utilisation d'éléments d'emmagasinage électriques ou magnétiques particuliersÉléments d'emmagasinage correspondants utilisant des éléments magnétiques utilisant des éléments dans lesquels l'effet d'emmagasinage est basé sur l'effet de spin
  • G11C 13/00 - Mémoires numériques caractérisées par l'utilisation d'éléments d'emmagasinage non couverts par les groupes , ou

14.

Magnetic memory read circuit and calibration method therefor

      
Numéro d'application 17031542
Numéro de brevet 11211107
Statut Délivré - en vigueur
Date de dépôt 2020-09-24
Date de la première publication 2021-12-28
Date d'octroi 2021-12-28
Propriétaire Avalanche Technology, Inc. (USA)
Inventeur(s)
  • Tran, Thinh
  • Abedifard, Ebrahim

Abrégé

The present invention is directed to a nonvolatile memory device that includes a plurality of memory slices, each memory slice including one or more memory sectors and a read circuit for sensing the resistance state of a magnetic memory cell in the memory sectors. The read circuit includes first and second input nodes; a sense amplifier having first and second input terminals; a first target resistor and a balancing resistor connected in series between the first input node and the first input terminal; a multiplexer having a first input, a second input, and an output, with the first input being connected to the second input node and the output being connected to the second input terminal; a second target resistor and an offset resistor connected in series between the second input node and the second input; and first and second current sources connected to the first and second input terminals, respectively.

Classes IPC  ?

  • G11C 11/16 - Mémoires numériques caractérisées par l'utilisation d'éléments d'emmagasinage électriques ou magnétiques particuliersÉléments d'emmagasinage correspondants utilisant des éléments magnétiques utilisant des éléments dans lesquels l'effet d'emmagasinage est basé sur l'effet de spin

15.

Locally timed sensing of memory device

      
Numéro d'application 16900470
Numéro de brevet 11610616
Statut Délivré - en vigueur
Date de dépôt 2020-06-12
Date de la première publication 2021-12-16
Date d'octroi 2023-03-21
Propriétaire Avalanche Technology, Inc. (USA)
Inventeur(s) Nobunaga, Dean K.

Abrégé

The present invention is directed to a nonvolatile memory device including a plurality of memory cells arranged in rows and columns, a plurality of word lines with each connected to a respective row of the memory cells along a row direction, a plurality of bit lines with each connected to a respective column of the memory cells along a column direction; a column decoder connected to the bit lines; a plurality of sense amplifiers connected to the column decoder; and a plurality of sense amplifier control circuits. Each of the sense amplifiers is connected to a unique one of the sense amplifier control circuits. Each of the sense amplifier control circuits includes a current detector circuit for detecting a sensing current, a current booster circuit for boosting the sensing current, and a timer circuit for providing a delayed trigger for a respective one of the sense amplifiers connected thereto.

Classes IPC  ?

  • G11C 11/00 - Mémoires numériques caractérisées par l'utilisation d'éléments d'emmagasinage électriques ou magnétiques particuliersÉléments d'emmagasinage correspondants
  • G11C 11/16 - Mémoires numériques caractérisées par l'utilisation d'éléments d'emmagasinage électriques ou magnétiques particuliersÉléments d'emmagasinage correspondants utilisant des éléments magnétiques utilisant des éléments dans lesquels l'effet d'emmagasinage est basé sur l'effet de spin

16.

Multilayered seed for perpendicular magnetic structure

      
Numéro d'application 17175663
Numéro de brevet 11348971
Statut Délivré - en vigueur
Date de dépôt 2021-02-13
Date de la première publication 2021-06-03
Date d'octroi 2022-05-31
Propriétaire Avalanche Technology, Inc. (USA)
Inventeur(s)
  • Wang, Zihui
  • Huai, Yiming

Abrégé

The present invention is directed to a perpendicular magnetic structure comprising a first seed layer including tantalum, a second seed layer deposited on top of the first seed layer and including iridium, a third seed layer deposited on top of the second seed layer, and a fourth seed layer deposited on top of the third seed layer and including chromium. The third seed layer includes one of NiFe, NiFeB, NiFeCr, CoFeB, CoFeTa, CoFeW, CoFeMo, CoFeTaB, CoFeWB, or CoFeMoB. The perpendicular magnetic structure further includes a magnetic fixed layer structure formed on top of the fourth seed layer and having an invariable magnetization direction substantially perpendicular to a layer plane of the magnetic fixed layer structure. The magnetic fixed layer structure includes layers of a magnetic material interleaved with layers of a transition metal. The magnetic material includes cobalt. The transition metal includes one of nickel, platinum, palladium, or iridium.

Classes IPC  ?

  • H01L 27/22 - Dispositifs consistant en une pluralité de composants semi-conducteurs ou d'autres composants à l'état solide formés dans ou sur un substrat commun utilisant des effets de champ magnétique analogues
  • H01L 43/10 - Emploi de matériaux spécifiés
  • H01L 43/02 - Dispositifs utilisant les effets galvanomagnétiques ou des effets magnétiques analogues; Procédés ou appareils spécialement adaptés à la fabrication ou au traitement de ces dispositifs ou de leurs parties constitutives - Détails
  • H01L 43/08 - Résistances commandées par un champ magnétique
  • G11C 11/16 - Mémoires numériques caractérisées par l'utilisation d'éléments d'emmagasinage électriques ou magnétiques particuliersÉléments d'emmagasinage correspondants utilisant des éléments magnétiques utilisant des éléments dans lesquels l'effet d'emmagasinage est basé sur l'effet de spin

17.

Magnetic memory element incorporating dual perpendicular enhancement layers

      
Numéro d'application 17156562
Numéro de brevet 11417836
Statut Délivré - en vigueur
Date de dépôt 2021-01-23
Date de la première publication 2021-05-27
Date d'octroi 2022-08-16
Propriétaire Avalanche Technology, Inc. (USA)
Inventeur(s)
  • Huai, Yiming
  • Wang, Zihui

Abrégé

The present invention is directed to a magnetic memory element including a magnetic free layer structure incorporating three magnetic free layers separated by two perpendicular enhancement layers (PELs) and having a variable magnetization direction substantially perpendicular to layer planes thereof; an insulating tunnel junction layer formed adjacent to the magnetic free layer structure; a first magnetic reference layer formed adjacent to the insulating tunnel junction layer opposite the magnetic free layer structure; a second magnetic reference layer separated from the first magnetic reference layer by a third perpendicular enhancement layer; an anti-ferromagnetic coupling layer formed adjacent to the second magnetic reference layer; and a magnetic fixed layer formed adjacent to the anti-ferromagnetic coupling layer. The first and second magnetic reference layers have a first invariable magnetization direction substantially perpendicular to layer planes thereof. The magnetic fixed layer has a second invariable magnetization direction substantially opposite to the first invariable magnetization direction.

Classes IPC  ?

  • H01L 43/08 - Résistances commandées par un champ magnétique
  • G11C 11/15 - Mémoires numériques caractérisées par l'utilisation d'éléments d'emmagasinage électriques ou magnétiques particuliersÉléments d'emmagasinage correspondants utilisant des éléments magnétiques utilisant des éléments à pellicules minces utilisant des couches magnétiques multiples
  • G11C 11/16 - Mémoires numériques caractérisées par l'utilisation d'éléments d'emmagasinage électriques ou magnétiques particuliersÉléments d'emmagasinage correspondants utilisant des éléments magnétiques utilisant des éléments dans lesquels l'effet d'emmagasinage est basé sur l'effet de spin
  • H01L 43/02 - Dispositifs utilisant les effets galvanomagnétiques ou des effets magnétiques analogues; Procédés ou appareils spécialement adaptés à la fabrication ou au traitement de ces dispositifs ou de leurs parties constitutives - Détails
  • H01F 10/32 - Multicouches couplées par échange de spin, p. ex. superréseaux à structure nanométrique
  • H01F 41/30 - Appareils ou procédés spécialement adaptés à la fabrication ou à l'assemblage des aimants, des inductances ou des transformateursAppareils ou procédés spécialement adaptés à la fabrication des matériaux caractérisés par leurs propriétés magnétiques pour appliquer des pellicules magnétiques sur des substrats pour appliquer des structures nanométriques, p. ex. en utilisant l'épitaxie par jets moléculaires [MBE]
  • H01L 27/22 - Dispositifs consistant en une pluralité de composants semi-conducteurs ou d'autres composants à l'état solide formés dans ou sur un substrat commun utilisant des effets de champ magnétique analogues
  • H01L 29/66 - Types de dispositifs semi-conducteurs
  • H01L 43/10 - Emploi de matériaux spécifiés
  • B82Y 40/00 - Fabrication ou traitement des nanostructures

18.

Three-dimensional nonvolatile memory

      
Numéro d'application 16446532
Numéro de brevet 10818731
Statut Délivré - en vigueur
Date de dépôt 2019-06-19
Date de la première publication 2020-10-27
Date d'octroi 2020-10-27
Propriétaire Avalanche Technology, Inc. (USA)
Inventeur(s) Satoh, Kimihiro

Abrégé

The present invention is directed to a memory array including one or more memory layers, each of which includes a first plurality of memory cells and a second plurality of memory cells arranged in alternated odd and even columns, respectively; multiple odd horizontal lines with each connected to a respective odd column of the first plurality of memory cells; multiple even horizontal lines with each connected to a respective even column of the second plurality of memory cells; multiple transverse lines with each connected to one of the first plurality of memory cells and a respective one of the second plurality of memory cells disposed adjacent thereto along a row direction; and multiple vertical lines with each connected to a respective one of the multiple transverse lines. The odd horizontal lines collectively form fingers of a first comb structure and the even horizontal lines collectively form fingers of a second comb structure.

Classes IPC  ?

  • H01L 27/24 - Dispositifs consistant en une pluralité de composants semi-conducteurs ou d'autres composants à l'état solide formés dans ou sur un substrat commun comprenant des composants à l'état solide pour le redressement, l'amplification ou la commutation, sans barrière de potentiel ni barrière de surface
  • H01L 43/02 - Dispositifs utilisant les effets galvanomagnétiques ou des effets magnétiques analogues; Procédés ou appareils spécialement adaptés à la fabrication ou au traitement de ces dispositifs ou de leurs parties constitutives - Détails
  • H01L 45/00 - Dispositifs à l'état solide spécialement adaptés pour le redressement, l'amplification, la production d'oscillations ou la commutation, sans barrière de potentiel ni barrière de surface, p.ex. triodes diélectriques; Dispositifs à effet Ovshinsky; Procédés ou appareils spécialement adaptés à la fabrication ou au traitement de ces dispositifs ou de leurs parties constitutives
  • G11C 11/16 - Mémoires numériques caractérisées par l'utilisation d'éléments d'emmagasinage électriques ou magnétiques particuliersÉléments d'emmagasinage correspondants utilisant des éléments magnétiques utilisant des éléments dans lesquels l'effet d'emmagasinage est basé sur l'effet de spin
  • H01L 27/22 - Dispositifs consistant en une pluralité de composants semi-conducteurs ou d'autres composants à l'état solide formés dans ou sur un substrat commun utilisant des effets de champ magnétique analogues
  • G11C 13/00 - Mémoires numériques caractérisées par l'utilisation d'éléments d'emmagasinage non couverts par les groupes , ou
  • H01F 10/32 - Multicouches couplées par échange de spin, p. ex. superréseaux à structure nanométrique

19.

Multilayered seed for perpendicular magnetic structure

      
Numéro d'application 16903172
Numéro de brevet 10950659
Statut Délivré - en vigueur
Date de dépôt 2020-06-16
Date de la première publication 2020-10-01
Date d'octroi 2021-03-16
Propriétaire Avalanche Technology, Inc. (USA)
Inventeur(s)
  • Wang, Zihui
  • Huai, Yiming

Abrégé

The present invention is directed to a perpendicular magnetic structure including a first seed layer comprising a first transition metal and nitrogen, a second seed layer deposited on top of the first seed layer, and a third seed layer deposited on top of the second seed layer. One of the second and third seed layers comprises cobalt, iron, and boron. The other one of the second and third seed layers comprises chromium. The perpendicular magnetic structure further includes a magnetic fixed layer structure formed on top of the third seed layer and having an invariable magnetization direction substantially perpendicular to a layer plane of the magnetic fixed layer structure. The magnetic fixed layer structure includes layers of a magnetic material interleaved with layers of a second transition metal. The first transition metal is titanium or tantalum. The second transition metal is one of nickel, platinum, palladium, or iridium.

Classes IPC  ?

  • H01L 27/22 - Dispositifs consistant en une pluralité de composants semi-conducteurs ou d'autres composants à l'état solide formés dans ou sur un substrat commun utilisant des effets de champ magnétique analogues
  • H01L 43/10 - Emploi de matériaux spécifiés
  • H01L 43/02 - Dispositifs utilisant les effets galvanomagnétiques ou des effets magnétiques analogues; Procédés ou appareils spécialement adaptés à la fabrication ou au traitement de ces dispositifs ou de leurs parties constitutives - Détails
  • H01L 43/08 - Résistances commandées par un champ magnétique
  • G11C 11/16 - Mémoires numériques caractérisées par l'utilisation d'éléments d'emmagasinage électriques ou magnétiques particuliersÉléments d'emmagasinage correspondants utilisant des éléments magnétiques utilisant des éléments dans lesquels l'effet d'emmagasinage est basé sur l'effet de spin

20.

Fast programming of magnetic random access memory (MRAM)

      
Numéro d'application 16264279
Numéro de brevet 10818330
Statut Délivré - en vigueur
Date de dépôt 2019-01-31
Date de la première publication 2020-08-06
Date d'octroi 2020-10-27
Propriétaire Avalanche Technology, Inc. (USA)
Inventeur(s)
  • Tran, Thinh
  • El Baraji, Mourad

Abrégé

The present invention is directed a method for programming multiple memory cells connected to a common word line to different resistance regimes. Each cell includes a bipolar switching memory element and an access transistor coupled in series between first and second conductive lines. The memory element and access transistor are disposed adjacent to the first and second conductive lines, respectively. The method includes the steps of applying a first voltage to the common word line to program a first group of memory cells to a first resistance regime; and after the first group of memory cells is programmed to the first resistance regime, programming a second group of memory cells to a second resistance regime by raising the potential of second conductive lines connected to the first group of memory cells to a second voltage and raising the first voltage of the common word line to a third voltage.

Classes IPC  ?

  • G11C 11/00 - Mémoires numériques caractérisées par l'utilisation d'éléments d'emmagasinage électriques ou magnétiques particuliersÉléments d'emmagasinage correspondants
  • G11C 11/16 - Mémoires numériques caractérisées par l'utilisation d'éléments d'emmagasinage électriques ou magnétiques particuliersÉléments d'emmagasinage correspondants utilisant des éléments magnétiques utilisant des éléments dans lesquels l'effet d'emmagasinage est basé sur l'effet de spin

21.

Magnetic memory element incorporating perpendicular enhancement layer

      
Numéro d'application 16831519
Numéro de brevet 10910555
Statut Délivré - en vigueur
Date de dépôt 2020-03-26
Date de la première publication 2020-07-16
Date d'octroi 2021-02-02
Propriétaire Avalanche Technology, Inc. (USA)
Inventeur(s)
  • Wang, Zihui
  • Hao, Xiaojie
  • Hu, Longqian
  • Huai, Yiming

Abrégé

The present invention is directed to a magnetic memory element including a magnetic free layer structure incorporating three magnetic free layers separated by two perpendicular enhancement layers (PELs) and having a variable magnetization direction substantially perpendicular to layer planes thereof; an insulating tunnel junction layer formed adjacent to the magnetic free layer structure; a first magnetic reference layer formed adjacent to the insulating tunnel junction layer opposite the magnetic free layer structure; a second magnetic reference layer separated from the first magnetic reference layer by a third perpendicular enhancement layer; an anti-ferromagnetic coupling layer formed adjacent to the second magnetic reference layer; and a magnetic fixed layer formed adjacent to the anti-ferromagnetic coupling layer. The first and second magnetic reference layers have a first invariable magnetization direction substantially perpendicular to layer planes thereof. The magnetic fixed layer has a second invariable magnetization direction substantially opposite to the first invariable magnetization direction.

Classes IPC  ?

  • H01L 43/08 - Résistances commandées par un champ magnétique
  • G11C 11/15 - Mémoires numériques caractérisées par l'utilisation d'éléments d'emmagasinage électriques ou magnétiques particuliersÉléments d'emmagasinage correspondants utilisant des éléments magnétiques utilisant des éléments à pellicules minces utilisant des couches magnétiques multiples
  • G11C 11/16 - Mémoires numériques caractérisées par l'utilisation d'éléments d'emmagasinage électriques ou magnétiques particuliersÉléments d'emmagasinage correspondants utilisant des éléments magnétiques utilisant des éléments dans lesquels l'effet d'emmagasinage est basé sur l'effet de spin
  • H01L 43/02 - Dispositifs utilisant les effets galvanomagnétiques ou des effets magnétiques analogues; Procédés ou appareils spécialement adaptés à la fabrication ou au traitement de ces dispositifs ou de leurs parties constitutives - Détails
  • H01F 10/32 - Multicouches couplées par échange de spin, p. ex. superréseaux à structure nanométrique
  • H01F 41/30 - Appareils ou procédés spécialement adaptés à la fabrication ou à l'assemblage des aimants, des inductances ou des transformateursAppareils ou procédés spécialement adaptés à la fabrication des matériaux caractérisés par leurs propriétés magnétiques pour appliquer des pellicules magnétiques sur des substrats pour appliquer des structures nanométriques, p. ex. en utilisant l'épitaxie par jets moléculaires [MBE]
  • H01L 27/22 - Dispositifs consistant en une pluralité de composants semi-conducteurs ou d'autres composants à l'état solide formés dans ou sur un substrat commun utilisant des effets de champ magnétique analogues
  • H01L 29/66 - Types de dispositifs semi-conducteurs
  • H01L 43/10 - Emploi de matériaux spécifiés
  • B82Y 40/00 - Fabrication ou traitement des nanostructures

22.

Method of implementing magnetic random access memory (MRAM) for mobile system-on-chip boot

      
Numéro d'application 16808099
Numéro de brevet 10936327
Statut Délivré - en vigueur
Date de dépôt 2020-03-03
Date de la première publication 2020-06-25
Date d'octroi 2021-03-02
Propriétaire Avalanche Technology, Inc. (USA)
Inventeur(s)
  • Le, Ngon Van
  • Tadepalli, Ravishankar

Abrégé

The present invention is directed to a method for booting a system-on-chip (SoC) including the steps of directly executing a boot software from an on-chip magnetic random access memory (MRAM) residing on a same semiconductor as the SoC; directly executing an operating system software from an external MRAM by the SoC without loading the operating system into a volatile memory; and directly executing an application software from the external MRAM by the SoC, wherein the external MRAM is coupled to the SoC and is configured for storing the operating system software and the application software.

Classes IPC  ?

  • G06F 9/4401 - Amorçage
  • G06F 15/78 - Architectures de calculateurs universels à programmes enregistrés comprenant une seule unité centrale
  • G11C 14/00 - Mémoires numériques caractérisées par des dispositions de cellules ayant des propriétés de mémoire volatile et non volatile pour sauvegarder l'information en cas de défaillance de l'alimentation
  • G11C 11/16 - Mémoires numériques caractérisées par l'utilisation d'éléments d'emmagasinage électriques ou magnétiques particuliersÉléments d'emmagasinage correspondants utilisant des éléments magnétiques utilisant des éléments dans lesquels l'effet d'emmagasinage est basé sur l'effet de spin

23.

Magnetic memory cell including two-terminal selector device

      
Numéro d'application 16793349
Numéro de brevet 11127787
Statut Délivré - en vigueur
Date de dépôt 2020-02-18
Date de la première publication 2020-06-11
Date d'octroi 2021-09-21
Propriétaire Avalanche Technology, Inc. (USA)
Inventeur(s)
  • Yang, Hongxin
  • Yen, Bing K.
  • Zhang, Jing

Abrégé

The present invention is directed to a memory cell that includes a magnetic tunnel junction (MTJ) memory element and a two-terminal selector element coupled in series. The MTJ memory element includes a magnetic free layer structure and a magnetic reference layer structure with an insulating tunnel junction layer interposed therebetween. The magnetic reference layer structure includes one or more magnetic reference layers having a first invariable magnetization direction substantially perpendicular to layer planes thereof. The two-terminal selector element includes a first inert electrode and a second inert electrode with a volatile switching layer interposed therebetween; a first active electrode formed adjacent to the first inert electrode; and a second active electrode formed adjacent to the second inert electrode. The volatile switching layer includes at least one conductor layer interleaved with insulating layers.

Classes IPC  ?

  • H01L 27/22 - Dispositifs consistant en une pluralité de composants semi-conducteurs ou d'autres composants à l'état solide formés dans ou sur un substrat commun utilisant des effets de champ magnétique analogues
  • H01L 43/10 - Emploi de matériaux spécifiés
  • H01L 43/08 - Résistances commandées par un champ magnétique
  • G11C 11/16 - Mémoires numériques caractérisées par l'utilisation d'éléments d'emmagasinage électriques ou magnétiques particuliersÉléments d'emmagasinage correspondants utilisant des éléments magnétiques utilisant des éléments dans lesquels l'effet d'emmagasinage est basé sur l'effet de spin
  • G11C 16/10 - Circuits de programmation ou d'entrée de données
  • H01L 45/00 - Dispositifs à l'état solide spécialement adaptés pour le redressement, l'amplification, la production d'oscillations ou la commutation, sans barrière de potentiel ni barrière de surface, p.ex. triodes diélectriques; Dispositifs à effet Ovshinsky; Procédés ou appareils spécialement adaptés à la fabrication ou au traitement de ces dispositifs ou de leurs parties constitutives

24.

Perpendicular magnetic tunnel junction (pMTJ) with in-plane magneto-static switching-enhancing layer

      
Numéro d'application 16100649
Numéro de brevet RE047975
Statut Délivré - en vigueur
Date de dépôt 2018-08-10
Date de la première publication 2020-05-05
Date d'octroi 2020-05-05
Propriétaire Avalanche Technology, Inc. (USA)
Inventeur(s)
  • Zhang, Jing
  • Huai, Yiming
  • Ranjan, Rajiv Yadav
  • Zhou, Yuchen
  • Wang, Zihui
  • Hao, Xiaojie

Abrégé

An STTMRAM element includes a magnetic tunnel junction (MTJ) having a perpendicular magnetic orientation. The MTJ includes a barrier layer, a free layer formed on top of the barrier layer and having a magnetic orientation that is perpendicular and switchable relative to the magnetic orientation of the fixed layer. The magnetic orientation of the free layer switches when electrical current flows through the STTMRAM element. A switching-enhancing layer (SEL), separated from the free layer by a spacer layer, is formed on top of the free layer and has an in-plane magnetic orientation and generates magneto-static fields onto the free layer, causing the magnetic moments of the outer edges of the free layer to tilt with an in-plane component while minimally disturbing the magnetic moment at the center of the free layer to ease the switching of the free layer and to reduce the threshold voltage/current.

Classes IPC  ?

  • H01L 29/82 - Types de dispositifs semi-conducteurs commandés par la variation du champ magnétique appliqué au dispositif
  • G11C 11/16 - Mémoires numériques caractérisées par l'utilisation d'éléments d'emmagasinage électriques ou magnétiques particuliersÉléments d'emmagasinage correspondants utilisant des éléments magnétiques utilisant des éléments dans lesquels l'effet d'emmagasinage est basé sur l'effet de spin
  • H01L 43/08 - Résistances commandées par un champ magnétique
  • H01L 43/02 - Dispositifs utilisant les effets galvanomagnétiques ou des effets magnétiques analogues; Procédés ou appareils spécialement adaptés à la fabrication ou au traitement de ces dispositifs ou de leurs parties constitutives - Détails
  • H01L 43/10 - Emploi de matériaux spécifiés

25.

Magnetic memory and method for using the same

      
Numéro d'application 16176292
Numéro de brevet 10832751
Statut Délivré - en vigueur
Date de dépôt 2018-10-31
Date de la première publication 2020-04-30
Date d'octroi 2020-11-10
Propriétaire Avalanche Technology, Inc. (USA)
Inventeur(s)
  • Nobunaga, Dean K.
  • Abedifard, Ebrahim

Abrégé

The present invention is directed to a memory circuitry that includes a magnetic memory element and a selector coupled in series between a first conductive line and a second conductive line; a current detector coupled to the second conductive line; and a means for supplying a sufficiently high voltage to the first conductive line for turning on the selector. When the selector turns on, the current detector detects a current flowing across the selector and effectuates a current limiter to reduce the current while maintaining the selector on. The memory circuitry may be operated by applying a sufficiently high voltage to the first conductive line for turning on the selector; reducing a current flowing through the selector while maintaining the sufficiently high voltage on the first conductive line; and determining a resistance state of the magnetic memory element.

Classes IPC  ?

  • G11C 13/00 - Mémoires numériques caractérisées par l'utilisation d'éléments d'emmagasinage non couverts par les groupes , ou
  • G11C 11/16 - Mémoires numériques caractérisées par l'utilisation d'éléments d'emmagasinage électriques ou magnétiques particuliersÉléments d'emmagasinage correspondants utilisant des éléments magnétiques utilisant des éléments dans lesquels l'effet d'emmagasinage est basé sur l'effet de spin
  • G11C 11/00 - Mémoires numériques caractérisées par l'utilisation d'éléments d'emmagasinage électriques ou magnétiques particuliersÉléments d'emmagasinage correspondants

26.

Power-efficient programming of magnetic memory

      
Numéro d'application 16712814
Numéro de brevet 10811072
Statut Délivré - en vigueur
Date de dépôt 2019-12-12
Date de la première publication 2020-04-16
Date d'octroi 2020-10-20
Propriétaire Avalanche Technology, Inc. (USA)
Inventeur(s)
  • Keshtbod, Parviz
  • Abedifard, Ebrahim

Abrégé

The present invention is directed to a method for programming a memory cell that includes a transistor and a memory element coupled in series between a first conductive line and a second conductive line. The method includes the steps of applying a voltage across the memory cell with the voltage being sufficiently high to enable switching of the memory element from initial resistance state to target resistance state; determining the initial resistance state of the memory element; comparing the initial resistance state with the target resistance state; and if the initial resistance state and the target resistance state are same, concluding that the memory element is already in the target resistance state and terminating programming process; otherwise, continually monitoring the voltage until a change in the voltage is detected and then concluding that the memory element has switched to the target resistance state and terminating the programming process.

Classes IPC  ?

  • G11C 11/16 - Mémoires numériques caractérisées par l'utilisation d'éléments d'emmagasinage électriques ou magnétiques particuliersÉléments d'emmagasinage correspondants utilisant des éléments magnétiques utilisant des éléments dans lesquels l'effet d'emmagasinage est basé sur l'effet de spin
  • H01L 43/08 - Résistances commandées par un champ magnétique
  • H01L 27/22 - Dispositifs consistant en une pluralité de composants semi-conducteurs ou d'autres composants à l'état solide formés dans ou sur un substrat commun utilisant des effets de champ magnétique analogues

27.

Multilayered seed structure for magnetic memory element including a CoFeB seed layer

      
Numéro d'application 16595120
Numéro de brevet 10720469
Statut Délivré - en vigueur
Date de dépôt 2019-10-07
Date de la première publication 2020-02-06
Date d'octroi 2020-07-21
Propriétaire Avalanche Technology, Inc. (USA)
Inventeur(s)
  • Wang, Zihui
  • Huai, Yiming

Abrégé

The present invention is directed to a magnetic structure including a first seed layer, a second seed layer formed on top of the first seed layer, and a third seed layer made of chromium or iridium formed on top of the second seed layer. One of the first and second seed layers comprises cobalt, iron, and boron. The other one of the first and second seed layers is made of iridium, rhodium, cobalt, platinum, palladium, nickel, ruthenium, or rhenium. The magnetic structure further includes a magnetic fixed layer structure formed on top of the third seed layer and having an invariable magnetization direction substantially perpendicular to a layer plane thereof. The magnetic fixed layer structure includes layers of a magnetic material interleaved with layers of a transition metal. The transition metal may be nickel, platinum, palladium, or iridium.

Classes IPC  ?

  • H01L 27/22 - Dispositifs consistant en une pluralité de composants semi-conducteurs ou d'autres composants à l'état solide formés dans ou sur un substrat commun utilisant des effets de champ magnétique analogues
  • H01L 43/10 - Emploi de matériaux spécifiés
  • H01L 43/02 - Dispositifs utilisant les effets galvanomagnétiques ou des effets magnétiques analogues; Procédés ou appareils spécialement adaptés à la fabrication ou au traitement de ces dispositifs ou de leurs parties constitutives - Détails
  • H01L 43/08 - Résistances commandées par un champ magnétique
  • G11C 11/16 - Mémoires numériques caractérisées par l'utilisation d'éléments d'emmagasinage électriques ou magnétiques particuliersÉléments d'emmagasinage correspondants utilisant des éléments magnétiques utilisant des éléments dans lesquels l'effet d'emmagasinage est basé sur l'effet de spin

28.

Magnetic memory array incorporating selectors and method for manufacturing the same

      
Numéro d'application 16024601
Numéro de brevet 11127782
Statut Délivré - en vigueur
Date de dépôt 2018-06-29
Date de la première publication 2020-01-02
Date d'octroi 2021-09-21
Propriétaire Avalanche Technology, Inc. (USA)
Inventeur(s)
  • Yang, Hongxin
  • Yen, Bing K.

Abrégé

The present invention is directed to a memory cell array comprising an array of magnetic memory elements arranged in rows and columns; a plurality of electrodes, each of which is formed adjacent to a respective one of the array of magnetic memory elements; a plurality of first conductive lines, each of which is connected to a respective row of the array of magnetic memory elements along a row direction; and a plurality of composite lines. Each composite line includes a volatile switching layer connected to a respective column of the plurality of electrodes along a column direction; an electrode layer formed adjacent to the volatile switching layer; and a second conductive line formed adjacent to the electrode layer. The dimension of the volatile switching layer may be substantially larger than the size of the magnetic memory element along the row direction.

Classes IPC  ?

  • H01L 27/22 - Dispositifs consistant en une pluralité de composants semi-conducteurs ou d'autres composants à l'état solide formés dans ou sur un substrat commun utilisant des effets de champ magnétique analogues
  • H01L 43/12 - Procédés ou appareils spécialement adaptés à la fabrication ou le traitement de ces dispositifs ou de leurs parties constitutives
  • H01L 43/02 - Dispositifs utilisant les effets galvanomagnétiques ou des effets magnétiques analogues; Procédés ou appareils spécialement adaptés à la fabrication ou au traitement de ces dispositifs ou de leurs parties constitutives - Détails
  • H01L 43/10 - Emploi de matériaux spécifiés

29.

Power-efficient programming of magnetic memory

      
Numéro d'application 16002828
Numéro de brevet 10515681
Statut Délivré - en vigueur
Date de dépôt 2018-06-07
Date de la première publication 2019-12-12
Date d'octroi 2019-12-24
Propriétaire Avalanche Technology, Inc. (USA)
Inventeur(s)
  • Keshtbod, Parviz
  • Abedifard, Ebrahim

Abrégé

The present invention is directed to a method for programming a memory cell that includes a two-terminal selector and a memory element coupled in series between a first conductive line and a second conductive line. The method includes the steps of applying a voltage across the memory cell with the voltage being sufficiently high to enable switching of the memory element from initial resistance state to target resistance state; determining the initial resistance state of the memory element; comparing the initial resistance state with the target resistance state; and if the initial resistance state and the target resistance state are same, concluding that the memory element is already in the target resistance state and terminating programming process; otherwise, continually monitoring the voltage until a change in the voltage is detected and then concluding that the memory element has switched to the target resistance state and terminating the programming process.

Classes IPC  ?

  • G11C 11/16 - Mémoires numériques caractérisées par l'utilisation d'éléments d'emmagasinage électriques ou magnétiques particuliersÉléments d'emmagasinage correspondants utilisant des éléments magnétiques utilisant des éléments dans lesquels l'effet d'emmagasinage est basé sur l'effet de spin
  • H01L 43/08 - Résistances commandées par un champ magnétique
  • H01L 27/22 - Dispositifs consistant en une pluralité de composants semi-conducteurs ou d'autres composants à l'état solide formés dans ou sur un substrat commun utilisant des effets de champ magnétique analogues

30.

Magnetic memory incorporating dual selectors

      
Numéro d'application 15921552
Numéro de brevet 10522590
Statut Délivré - en vigueur
Date de dépôt 2018-03-14
Date de la première publication 2019-09-19
Date d'octroi 2019-12-31
Propriétaire Avalanche Technology, Inc. (USA)
Inventeur(s)
  • Satoh, Kimihiro
  • Yang, Hongxin

Abrégé

The present invention is directed to a memory device including a magnetic memory element; a horizontal conductive line disposed above the magnetic memory element; a bottom electrode formed beneath the magnetic memory element and having a top, first and second sides that are opposite to each other; a first vertical conductive line formed adjacent to the first side of the bottom electrode with a first volatile switching layer and a first electrode layer interposed therebetween; and a second vertical conductive line formed adjacent to the second side of the bottom electrode with a second volatile switching layer and a second electrode layer interposed therebetween. The magnetic memory element is electrically connected to the horizontal conductive line at one end and to the bottom electrode at the other end.

Classes IPC  ?

  • H01L 27/22 - Dispositifs consistant en une pluralité de composants semi-conducteurs ou d'autres composants à l'état solide formés dans ou sur un substrat commun utilisant des effets de champ magnétique analogues
  • H01L 43/02 - Dispositifs utilisant les effets galvanomagnétiques ou des effets magnétiques analogues; Procédés ou appareils spécialement adaptés à la fabrication ou au traitement de ces dispositifs ou de leurs parties constitutives - Détails
  • H01F 10/32 - Multicouches couplées par échange de spin, p. ex. superréseaux à structure nanométrique
  • G11C 11/16 - Mémoires numériques caractérisées par l'utilisation d'éléments d'emmagasinage électriques ou magnétiques particuliersÉléments d'emmagasinage correspondants utilisant des éléments magnétiques utilisant des éléments dans lesquels l'effet d'emmagasinage est basé sur l'effet de spin
  • H01L 43/08 - Résistances commandées par un champ magnétique
  • H01L 43/10 - Emploi de matériaux spécifiés

31.

Magnetic memory emulating dynamic random access memory (DRAM)

      
Numéro d'application 15985268
Numéro de brevet 10395710
Statut Délivré - en vigueur
Date de dépôt 2018-05-21
Date de la première publication 2019-08-27
Date d'octroi 2019-08-27
Propriétaire Avalanche Technology, Inc. (USA)
Inventeur(s)
  • Abedifard, Ebrahim
  • Keshtbod, Parviz
  • Tadepalli, Ravishankar

Abrégé

The present invention is directed to a magnetic memory device comprising a memory array structure that includes a first memory array comprising a first plurality of memory cells and a second memory array comprising a second plurality of memory cells. Each memory cell of the first and second plurality of magnetic memory cells includes a magnetic memory element and a two-terminal selector coupled in series. The memory array structure further includes a first multiplexer coupled to a third plurality of first conductive lines with each line connected to a respective column of the first plurality of memory cells; a second multiplexer coupled to a fourth plurality of first conductive lines with each line connected to a respective column of the second plurality of memory cells; a sense amplifier, whose input is connected to the output of the first multiplexer and the output of the second multiplexer; and one or more latches coupled to the sense amplifier.

Classes IPC  ?

  • G11C 7/06 - Amplificateurs de lectureCircuits associés
  • G11C 11/16 - Mémoires numériques caractérisées par l'utilisation d'éléments d'emmagasinage électriques ou magnétiques particuliersÉléments d'emmagasinage correspondants utilisant des éléments magnétiques utilisant des éléments dans lesquels l'effet d'emmagasinage est basé sur l'effet de spin
  • H01L 27/24 - Dispositifs consistant en une pluralité de composants semi-conducteurs ou d'autres composants à l'état solide formés dans ou sur un substrat commun comprenant des composants à l'état solide pour le redressement, l'amplification ou la commutation, sans barrière de potentiel ni barrière de surface
  • H01L 43/02 - Dispositifs utilisant les effets galvanomagnétiques ou des effets magnétiques analogues; Procédés ou appareils spécialement adaptés à la fabrication ou au traitement de ces dispositifs ou de leurs parties constitutives - Détails

32.

Magnetic random access memory with dynamic random access memory (DRAM)-like interface

      
Numéro d'application 16383361
Numéro de brevet 10838623
Statut Délivré - en vigueur
Date de dépôt 2019-04-12
Date de la première publication 2019-08-01
Date d'octroi 2020-11-17
Propriétaire Avalanche Technology, Inc. (USA)
Inventeur(s) Nemazie, Siamack

Abrégé

A non-volatile memory device configured to emulate DRAM interface comprising a memory array that includes a plurality of magnetic memory cells organized into rows and columns with at least one row of the magnetic memory cells comprising one or more pages that store data during a burst write operation; a control circuit operable to initiate the burst write operation that writes the data to the memory array while spanning multiple clock cycles; an encoder operable to encode the data to be written to the memory array; and a decoder coupled to the memory array and operable to check and correct the data previously encoded by the encoder and saved in the memory array.

Classes IPC  ?

  • G06F 3/06 - Entrée numérique à partir de, ou sortie numérique vers des supports d'enregistrement
  • G11C 7/10 - Dispositions d'interface d'entrée/sortie [E/S, I/O] de données, p. ex. circuits de commande E/S de données, mémoires tampon de données E/S
  • G11C 7/22 - Circuits de synchronisation ou d'horloge pour la lecture-écriture [R-W]Générateurs ou gestion de signaux de commande pour la lecture-écriture [R-W]
  • G11C 11/16 - Mémoires numériques caractérisées par l'utilisation d'éléments d'emmagasinage électriques ou magnétiques particuliersÉléments d'emmagasinage correspondants utilisant des éléments magnétiques utilisant des éléments dans lesquels l'effet d'emmagasinage est basé sur l'effet de spin
  • G06F 12/02 - Adressage ou affectationRéadressage
  • G06F 12/0879 - Mode par rafale
  • G06F 13/28 - Gestion de demandes d'interconnexion ou de transfert pour l'accès au bus d'entrée/sortie utilisant le transfert par rafale, p. ex. acces direct à la mémoire, vol de cycle

33.

Magnetic memory element including magnesium perpendicular enhancement layer

      
Numéro d'application 16287974
Numéro de brevet 10490737
Statut Délivré - en vigueur
Date de dépôt 2019-02-27
Date de la première publication 2019-06-27
Date d'octroi 2019-11-26
Propriétaire Avalanche Technology, Inc. (USA)
Inventeur(s)
  • Wang, Zihui
  • Huai, Yiming

Abrégé

The present invention is directed to a magnetic memory element including a magnetic free layer structure that includes two magnetic free layers separated by a magnesium perpendicular enhancement layer; an insulating tunnel junction layer formed adjacent to the magnetic free layer structure; a first magnetic reference layer formed adjacent to the insulating tunnel junction layer; a second magnetic reference layer separated from the first magnetic reference layer by a non-magnetic perpendicular enhancement layer; an anti-ferromagnetic coupling layer formed adjacent to the second magnetic reference layer; and a magnetic fixed layer structure formed adjacent to the anti-ferromagnetic coupling layer. The two magnetic free layers have a same variable magnetization direction substantially perpendicular to layer planes thereof. The first and second magnetic reference layers have a first invariable magnetization direction substantially perpendicular to layer planes thereof. The magnetic fixed layer structure has a second invariable magnetization direction substantially opposite to the first invariable magnetization direction.

Classes IPC  ?

  • H01L 43/08 - Résistances commandées par un champ magnétique
  • G11C 11/15 - Mémoires numériques caractérisées par l'utilisation d'éléments d'emmagasinage électriques ou magnétiques particuliersÉléments d'emmagasinage correspondants utilisant des éléments magnétiques utilisant des éléments à pellicules minces utilisant des couches magnétiques multiples
  • G11C 11/16 - Mémoires numériques caractérisées par l'utilisation d'éléments d'emmagasinage électriques ou magnétiques particuliersÉléments d'emmagasinage correspondants utilisant des éléments magnétiques utilisant des éléments dans lesquels l'effet d'emmagasinage est basé sur l'effet de spin
  • H01L 43/02 - Dispositifs utilisant les effets galvanomagnétiques ou des effets magnétiques analogues; Procédés ou appareils spécialement adaptés à la fabrication ou au traitement de ces dispositifs ou de leurs parties constitutives - Détails
  • H01L 43/10 - Emploi de matériaux spécifiés
  • H01F 10/32 - Multicouches couplées par échange de spin, p. ex. superréseaux à structure nanométrique
  • H01F 41/30 - Appareils ou procédés spécialement adaptés à la fabrication ou à l'assemblage des aimants, des inductances ou des transformateursAppareils ou procédés spécialement adaptés à la fabrication des matériaux caractérisés par leurs propriétés magnétiques pour appliquer des pellicules magnétiques sur des substrats pour appliquer des structures nanométriques, p. ex. en utilisant l'épitaxie par jets moléculaires [MBE]
  • H01L 27/22 - Dispositifs consistant en une pluralité de composants semi-conducteurs ou d'autres composants à l'état solide formés dans ou sur un substrat commun utilisant des effets de champ magnétique analogues
  • H01L 29/66 - Types de dispositifs semi-conducteurs
  • B82Y 40/00 - Fabrication ou traitement des nanostructures

34.

Multilayered seed structure for magnetic memory element including a CoFeB seed layer

      
Numéro d'application 16287987
Numéro de brevet 10438997
Statut Délivré - en vigueur
Date de dépôt 2019-02-27
Date de la première publication 2019-06-27
Date d'octroi 2019-10-08
Propriétaire Avalanche Technology, Inc. (USA)
Inventeur(s)
  • Wang, Zihui
  • Huai, Yiming

Abrégé

The present invention is directed to a magnetic structure including a first seed layer, which is made of a first transition metal, formed on top of a second seed layer comprising cobalt, iron, and boron; and a magnetic fixed layer structure formed on top of the first seed layer and having a first invariable magnetization direction substantially perpendicular to a layer plane thereof. The magnetic fixed layer structure includes layers of a first magnetic material interleaved with layers of a second transition metal. The first transition metal may be chromium or iridium. The second transition metal may be nickel, platinum, palladium, or iridium. The second seed layer which comprises cobalt, iron, and boron, may have a noncrystalline structure. Moreover, the second seed layer may be non-magnetic or superparamagnetic. The magnetic structure may further includes a third seed layer, which may comprise tantalum, formed adjacent to the second seed layer opposite the first seed layer.

Classes IPC  ?

  • H01L 27/22 - Dispositifs consistant en une pluralité de composants semi-conducteurs ou d'autres composants à l'état solide formés dans ou sur un substrat commun utilisant des effets de champ magnétique analogues
  • H01L 43/10 - Emploi de matériaux spécifiés
  • H01L 43/02 - Dispositifs utilisant les effets galvanomagnétiques ou des effets magnétiques analogues; Procédés ou appareils spécialement adaptés à la fabrication ou au traitement de ces dispositifs ou de leurs parties constitutives - Détails
  • H01L 43/08 - Résistances commandées par un champ magnétique
  • G11C 11/16 - Mémoires numériques caractérisées par l'utilisation d'éléments d'emmagasinage électriques ou magnétiques particuliersÉléments d'emmagasinage correspondants utilisant des éléments magnétiques utilisant des éléments dans lesquels l'effet d'emmagasinage est basé sur l'effet de spin

35.

Memory system having thermally stable perpendicular magneto tunnel junction (MTJ) and a method of manufacturing same

      
Numéro d'application 13737897
Numéro de brevet 11678586
Statut Délivré - en vigueur
Date de dépôt 2013-01-09
Date de la première publication 2019-05-16
Date d'octroi 2023-06-13
Propriétaire Avalanche Technology, Inc. (USA)
Inventeur(s)
  • Huai, Yiming
  • Zhou, Yuchen
  • Zhang, Jing
  • Malmhall, Roger Klas
  • Tudosa, Ioan
  • Ranjan, Rajiv Yadav

Abrégé

A spin-transfer torque magnetic random access memory (STTMRAM) element employed to store a state based on the magnetic orientation of a free layer, the STTMRAM element is made of a first perpendicular free layer (PFL) including a first perpendicular enhancement layer (PEL). The first PFL is formed on top of a seed layer. The STTMRAM element further includes a barrier layer formed on top of the first PFL and a second perpendicular reference layer (PRL) that has a second PEL. The second PRL is formed on top of the barrier layer. The STTMRAM element further includes a capping layer that is formed on top of the second PRL.

Classes IPC  ?

  • H10N 50/80 - Détails de structure
  • G11C 11/16 - Mémoires numériques caractérisées par l'utilisation d'éléments d'emmagasinage électriques ou magnétiques particuliersÉléments d'emmagasinage correspondants utilisant des éléments magnétiques utilisant des éléments dans lesquels l'effet d'emmagasinage est basé sur l'effet de spin
  • H10N 50/01 - Fabrication ou traitement
  • H10N 50/10 - Dispositifs magnéto-résistifs

36.

Magnetic random access memory with perpendicular enhancement layer

      
Numéro d'application 16112323
Numéro de brevet 10727400
Statut Délivré - en vigueur
Date de dépôt 2018-08-24
Date de la première publication 2019-01-10
Date d'octroi 2020-07-28
Propriétaire Avalanche Technology, Inc. (USA)
Inventeur(s)
  • Wang, Zihui
  • Huai, Yiming
  • Gan, Huadong
  • Zhou, Yuchen

Abrégé

The present invention is directed to a magnetic memory element including a magnetic free layer structure having a variable magnetization direction perpendicular to a layer plane thereof; a non-magnetic metal layer formed adjacent to the magnetic free layer structure; an oxide layer formed adjacent to the non-magnetic metal layer; an insulating tunnel junction layer formed adjacent to the magnetic free layer structure opposite the non-magnetic metal layer; a first magnetic reference layer formed adjacent to the insulating tunnel junction layer; a second magnetic reference layer separated from the first magnetic reference layer by a perpendicular enhancement layer; an antiferromagnetic coupling layer formed adjacent to the second magnetic reference layer; and a magnetic fixed layer structure formed adjacent to the antiferromagnetic coupling layer. The first and second magnetic reference layers have a first invariable magnetization direction substantially perpendicular to layer planes thereof. The magnetic fixed layer structure has a second invariable magnetization direction substantially opposite to the first invariable magnetization direction.

Classes IPC  ?

  • H01L 43/08 - Résistances commandées par un champ magnétique
  • G11C 11/15 - Mémoires numériques caractérisées par l'utilisation d'éléments d'emmagasinage électriques ou magnétiques particuliersÉléments d'emmagasinage correspondants utilisant des éléments magnétiques utilisant des éléments à pellicules minces utilisant des couches magnétiques multiples
  • G11C 11/16 - Mémoires numériques caractérisées par l'utilisation d'éléments d'emmagasinage électriques ou magnétiques particuliersÉléments d'emmagasinage correspondants utilisant des éléments magnétiques utilisant des éléments dans lesquels l'effet d'emmagasinage est basé sur l'effet de spin
  • H01L 43/02 - Dispositifs utilisant les effets galvanomagnétiques ou des effets magnétiques analogues; Procédés ou appareils spécialement adaptés à la fabrication ou au traitement de ces dispositifs ou de leurs parties constitutives - Détails
  • H01L 43/10 - Emploi de matériaux spécifiés
  • H01F 10/32 - Multicouches couplées par échange de spin, p. ex. superréseaux à structure nanométrique
  • H01F 41/30 - Appareils ou procédés spécialement adaptés à la fabrication ou à l'assemblage des aimants, des inductances ou des transformateursAppareils ou procédés spécialement adaptés à la fabrication des matériaux caractérisés par leurs propriétés magnétiques pour appliquer des pellicules magnétiques sur des substrats pour appliquer des structures nanométriques, p. ex. en utilisant l'épitaxie par jets moléculaires [MBE]
  • H01L 27/22 - Dispositifs consistant en une pluralité de composants semi-conducteurs ou d'autres composants à l'état solide formés dans ou sur un substrat commun utilisant des effets de champ magnétique analogues
  • H01L 29/66 - Types de dispositifs semi-conducteurs
  • B82Y 40/00 - Fabrication ou traitement des nanostructures

37.

Magnetic memory element with multilayered seed structure

      
Numéro d'application 16101325
Numéro de brevet 10347691
Statut Délivré - en vigueur
Date de dépôt 2018-08-10
Date de la première publication 2019-01-03
Date d'octroi 2019-07-09
Propriétaire Avalanche Technology, Inc. (USA)
Inventeur(s)
  • Huai, Yiming
  • Yen, Bing K.
  • Gan, Huadong

Abrégé

The present invention is directed to a magnetic structure, which includes a magnetic fixed layer structure formed on top of a seed layer structure. The seed layer structure includes one or more layers of a first transition metal, which may be platinum, palladium, nickel, or iridium, interleaved with one or more layers of a second transition metal, which may be tantalum, titanium, vanadium, molybdenum, chromium, tungsten, zirconium, hafnium, or niobium. The magnetic fixed layer structure has a first invariable magnetization direction substantially perpendicular to a layer plane thereof and includes layers of a first magnetic material interleaved with layers of the first transition metal. The first magnetic material may be made of cobalt.

Classes IPC  ?

  • H01L 27/22 - Dispositifs consistant en une pluralité de composants semi-conducteurs ou d'autres composants à l'état solide formés dans ou sur un substrat commun utilisant des effets de champ magnétique analogues
  • G11C 11/16 - Mémoires numériques caractérisées par l'utilisation d'éléments d'emmagasinage électriques ou magnétiques particuliersÉléments d'emmagasinage correspondants utilisant des éléments magnétiques utilisant des éléments dans lesquels l'effet d'emmagasinage est basé sur l'effet de spin
  • H01L 43/10 - Emploi de matériaux spécifiés
  • H01L 43/08 - Résistances commandées par un champ magnétique
  • H01L 43/02 - Dispositifs utilisant les effets galvanomagnétiques ou des effets magnétiques analogues; Procédés ou appareils spécialement adaptés à la fabrication ou au traitement de ces dispositifs ou de leurs parties constitutives - Détails

38.

Method for manufacturing magnetic memory cells

      
Numéro d'application 16112173
Numéro de brevet 10217934
Statut Délivré - en vigueur
Date de dépôt 2018-08-24
Date de la première publication 2018-12-20
Date d'octroi 2019-02-26
Propriétaire Avalanche Technology, Inc. (USA)
Inventeur(s)
  • Yang, Hongxin
  • Jung, Dong Ha
  • Zhang, Jing
  • Yen, Bing K.

Abrégé

The present invention is directed to a method for manufacturing a memory cell that includes a magnetic memory element electrically connected to a two-terminal selector. The method includes the steps of depositing a selector film stack on a substrate; depositing a magnetic memory element film stack on top of the selector film stack; etching the magnetic memory element film stack with an etch mask formed thereon to remove at least an insulating tunnel junction layer in the magnetic memory element film stack not covered by the etch mask, thereby forming a magnetic memory element pillar; depositing a first conforming dielectric layer over the magnetic memory element pillar, including a sidewall thereof, and surrounding surface; etching a portion of the first conforming dielectric layer covering the surrounding surface to form a first protective sleeve around at least the insulating tunnel junction layer of the magnetic memory element pillar; and etching the selector film stack using the etch mask and the first protective sleeve as a composite mask to form a memory cell pillar.

Classes IPC  ?

  • H01L 43/12 - Procédés ou appareils spécialement adaptés à la fabrication ou le traitement de ces dispositifs ou de leurs parties constitutives
  • G11C 11/16 - Mémoires numériques caractérisées par l'utilisation d'éléments d'emmagasinage électriques ou magnétiques particuliersÉléments d'emmagasinage correspondants utilisant des éléments magnétiques utilisant des éléments dans lesquels l'effet d'emmagasinage est basé sur l'effet de spin
  • H01L 27/22 - Dispositifs consistant en une pluralité de composants semi-conducteurs ou d'autres composants à l'état solide formés dans ou sur un substrat commun utilisant des effets de champ magnétique analogues
  • H01L 43/08 - Résistances commandées par un champ magnétique

39.

Method for manufacturing magnetic memory cells

      
Numéro d'application 15618510
Numéro de brevet 10177308
Statut Délivré - en vigueur
Date de dépôt 2017-06-09
Date de la première publication 2018-12-13
Date d'octroi 2019-01-08
Propriétaire Avalanche Technology, Inc. (USA)
Inventeur(s)
  • Yang, Hongxin
  • Jung, Dong Ha
  • Zhang, Jing
  • Yen, Bing K.

Abrégé

The present invention is directed to a method for manufacturing a memory cell that includes a magnetic memory element electrically connected to a two-terminal selector. The method includes the steps of depositing a magnetic memory element film stack on a substrate; depositing a selector film stack on top of the magnetic memory element film stack; etching the selector film stack with an etch mask formed thereon to remove at least a switching layer in the selector film stack not covered by the etch mask, thereby forming a selector pillar; depositing a first conforming dielectric layer over the selector pillar and surrounding surface; etching a portion of the first conforming dielectric layer covering the surrounding surface to form a first protective sleeve around at least the switching layer of the selector pillar; and etching the magnetic memory element film stack using the etch mask and the first protective sleeve as a composite mask to form a memory cell pillar.

Classes IPC  ?

  • H01L 43/12 - Procédés ou appareils spécialement adaptés à la fabrication ou le traitement de ces dispositifs ou de leurs parties constitutives
  • H01L 43/08 - Résistances commandées par un champ magnétique
  • H01L 27/22 - Dispositifs consistant en une pluralité de composants semi-conducteurs ou d'autres composants à l'état solide formés dans ou sur un substrat commun utilisant des effets de champ magnétique analogues
  • G11C 11/16 - Mémoires numériques caractérisées par l'utilisation d'éléments d'emmagasinage électriques ou magnétiques particuliersÉléments d'emmagasinage correspondants utilisant des éléments magnétiques utilisant des éléments dans lesquels l'effet d'emmagasinage est basé sur l'effet de spin

40.

A

      
Numéro de série 88196128
Statut Enregistrée
Date de dépôt 2018-11-15
Date d'enregistrement 2020-05-26
Propriétaire Avalanche Technology, Inc. ()
Classes de Nice  ?
  • 09 - Appareils et instruments scientifiques et électriques
  • 42 - Services scientifiques, technologiques et industriels, recherche et conception

Produits et services

Electronic memory units and products, namely, magnetic memory units, non-volatile memory units, volatile memory units; computer memory hardware; software for controlling units employing electronic memory; software for controlling electronic memory units; software for controlling magnetic memory units; computer hardware using electronic memory units; electronic storage using electronic memory units, namely, magnetic memory, non-volatile memory, and volatile memory; electronic memory media, namely, magnetic memory, non-volatile memory and volatile memory Semiconductor services, namely, design and development of computer hardware, namely, design and development of electronic memory units and products, namely, magnetic memory units, non-volatile memory units, volatile memory units; design and development of computer memory hardware; design and development of software for controlling units employing electronic memory; design and development of software for controlling electronic memory units; design and development of software for controlling magnetic memory units; design and development of computer hardware using electronic memory units; design and development of electronic storage using electronic memory units, namely, magnetic memory, non-volatile memory, and volatile memory; design and development of electronic memory media, namely, magnetic memory, non-volatile memory, and volatile memory

41.

Transient sensing of memory cells

      
Numéro d'application 15594387
Numéro de brevet 10127960
Statut Délivré - en vigueur
Date de dépôt 2017-05-12
Date de la première publication 2018-11-13
Date d'octroi 2018-11-13
Propriétaire Avalanche Technology, Inc. (USA)
Inventeur(s) Nobunaga, Dean K.

Abrégé

The present invention is directed to a method for sensing the resistance state of a memory cell, which includes a memory element and a two-terminal selector coupled in series between first and second conductive lines. The method includes the steps of precharging at least the first conductive line to attain a potential drop across the memory cell that is sufficiently large to turn on the two-terminal selector; allowing the voltage of the first conductive line to decay by discharging through the second conductive line; measuring the voltage of the first conductive line after a discharge period to determine the resistance state of the memory cell; concluding that the memory cell is in the high resistance state if the measured voltage is greater than a reference level; and concluding that the memory cell is in the low resistance state if the measured voltage is less than the reference level.

Classes IPC  ?

  • G11C 11/00 - Mémoires numériques caractérisées par l'utilisation d'éléments d'emmagasinage électriques ou magnétiques particuliersÉléments d'emmagasinage correspondants
  • G11C 11/16 - Mémoires numériques caractérisées par l'utilisation d'éléments d'emmagasinage électriques ou magnétiques particuliersÉléments d'emmagasinage correspondants utilisant des éléments magnétiques utilisant des éléments dans lesquels l'effet d'emmagasinage est basé sur l'effet de spin

42.

Magnetic memory cell including two-terminal selector device

      
Numéro d'application 15863825
Numéro de brevet 10593727
Statut Délivré - en vigueur
Date de dépôt 2018-01-05
Date de la première publication 2018-08-23
Date d'octroi 2020-03-17
Propriétaire Avalanche Technology, Inc. (USA)
Inventeur(s)
  • Yang, Hongxin
  • Yen, Bing K.
  • Zhang, Jing

Abrégé

The present invention is directed to a memory cell that includes a magnetic tunnel junction (MTJ) memory element and a two-terminal selector element coupled in series. The MTJ memory element includes a magnetic free layer structure and a magnetic reference layer structure with an insulating tunnel junction layer interposed therebetween. The magnetic reference layer structure includes one or more magnetic reference layers having a first invariable magnetization direction substantially perpendicular to layer planes thereof. The two-terminal selector element includes a first inert electrode and a second inert electrode with a volatile switching layer interposed therebetween; a first active electrode formed adjacent to the first inert electrode; and a second active electrode formed adjacent to the second inert electrode. The volatile switching layer includes a plurality of metal-rich particles or clusters embedded in a matrix or at least one conductor layer interleaved with insulating layers.

Classes IPC  ?

  • H01L 27/22 - Dispositifs consistant en une pluralité de composants semi-conducteurs ou d'autres composants à l'état solide formés dans ou sur un substrat commun utilisant des effets de champ magnétique analogues
  • H01L 43/10 - Emploi de matériaux spécifiés
  • H01L 43/08 - Résistances commandées par un champ magnétique
  • H01L 45/00 - Dispositifs à l'état solide spécialement adaptés pour le redressement, l'amplification, la production d'oscillations ou la commutation, sans barrière de potentiel ni barrière de surface, p.ex. triodes diélectriques; Dispositifs à effet Ovshinsky; Procédés ou appareils spécialement adaptés à la fabrication ou au traitement de ces dispositifs ou de leurs parties constitutives
  • G11C 11/16 - Mémoires numériques caractérisées par l'utilisation d'éléments d'emmagasinage électriques ou magnétiques particuliersÉléments d'emmagasinage correspondants utilisant des éléments magnétiques utilisant des éléments dans lesquels l'effet d'emmagasinage est basé sur l'effet de spin
  • G11C 16/10 - Circuits de programmation ou d'entrée de données

43.

Selector device having asymmetric conductance for memory applications

      
Numéro d'application 15438631
Numéro de brevet 10559624
Statut Délivré - en vigueur
Date de dépôt 2017-02-21
Date de la première publication 2018-08-23
Date d'octroi 2020-02-11
Propriétaire Avalanche Technology, Inc. (USA)
Inventeur(s)
  • Yang, Hongxin
  • Hao, Xiaojie
  • Zhang, Jing
  • Wang, Xiaobin
  • Yen, Bing K.

Abrégé

The present invention is directed to a memory cell that includes a magnetic tunnel junction (MTJ) memory element, which has a low resistance state and a high resistance state, and a two-terminal selector coupled to the MTJ memory element in series. The MTJ memory element includes a magnetic free layer and a magnetic reference layer with an insulating tunnel junction layer interposed therebetween. The two-terminal selector has an insulative state and a conductive state. The two-terminal selector in the conductive state has substantially lower resistance when switching the MTJ memory element from the low to high resistance state than from the high to low resistance state. The voltages applied to the memory cell to respectively switch the MTJ memory element from the low to high resistance state and from the high to low resistance state may be substantially same.

Classes IPC  ?

  • H01L 27/22 - Dispositifs consistant en une pluralité de composants semi-conducteurs ou d'autres composants à l'état solide formés dans ou sur un substrat commun utilisant des effets de champ magnétique analogues
  • H01L 43/08 - Résistances commandées par un champ magnétique

44.

Perpendicular magnetic fixed layer with high anisotropy

      
Numéro d'application 15491220
Numéro de brevet 10008663
Statut Délivré - en vigueur
Date de dépôt 2017-04-19
Date de la première publication 2018-06-26
Date d'octroi 2018-06-26
Propriétaire Avalanche Technology, Inc. (USA)
Inventeur(s)
  • Hao, Xiaojie
  • Wang, Zihui
  • Gan, Huadong
  • Zhou, Yuchen
  • Huai, Yiming

Abrégé

The present invention is directed to an MTJ memory element, which includes a magnetic free layer structure having a variable magnetization direction perpendicular to a layer plane thereof; a tunnel junction layer formed adjacent to the magnetic free layer structure; a magnetic reference layer structure formed adjacent to the tunnel junction layer and having a first invariable magnetization direction perpendicular to a layer plane thereof; an anti-ferromagnetic coupling layer formed adjacent to the magnetic reference layer structure; and a magnetic fixed layer structure formed adjacent to the anti-ferromagnetic coupling layer and having a second invariable magnetization direction that is perpendicular to a layer plane thereof and is opposite to the first invariable magnetization direction. The magnetic fixed layer structure includes multiple stacks of a trilayer unit structure, which includes three layers of different materials with at least one of the three layers of different materials being magnetic.

Classes IPC  ?

  • H01L 43/10 - Emploi de matériaux spécifiés
  • H01L 43/08 - Résistances commandées par un champ magnétique
  • H01L 43/02 - Dispositifs utilisant les effets galvanomagnétiques ou des effets magnétiques analogues; Procédés ou appareils spécialement adaptés à la fabrication ou au traitement de ces dispositifs ou de leurs parties constitutives - Détails
  • G11C 11/16 - Mémoires numériques caractérisées par l'utilisation d'éléments d'emmagasinage électriques ou magnétiques particuliersÉléments d'emmagasinage correspondants utilisant des éléments magnétiques utilisant des éléments dans lesquels l'effet d'emmagasinage est basé sur l'effet de spin
  • H01L 27/22 - Dispositifs consistant en une pluralité de composants semi-conducteurs ou d'autres composants à l'état solide formés dans ou sur un substrat commun utilisant des effets de champ magnétique analogues

45.

Magnetic random access memory with ultrathin reference layer

      
Numéro d'application 15815516
Numéro de brevet 10361362
Statut Délivré - en vigueur
Date de dépôt 2017-11-16
Date de la première publication 2018-03-29
Date d'octroi 2019-07-23
Propriétaire Avalanche Technology, Inc. (USA)
Inventeur(s)
  • Gan, Huadong
  • Huai, Yiming
  • Zhou, Yuchen
  • Wang, Zihui

Abrégé

The present invention is directed to a magnetic memory element including a magnetic free layer and a first magnetic reference layer with an insulating tunnel junction layer interposed therebetween; a second magnetic reference layer made of a material comprising cobalt and formed adjacent to the first magnetic reference layer opposite the insulating tunnel junction layer; an iridium layer formed adjacent to the second magnetic reference layer opposite the first magnetic reference layer; and a magnetic fixed layer formed adjacent to the iridium layer. The magnetic free layer has a variable magnetization direction substantially perpendicular to the layer plane thereof. The first and second magnetic reference layers have a first fixed magnetization direction substantially perpendicular to the layer planes thereof. The magnetic fixed layer has a second fixed magnetization direction that is substantially perpendicular to the layer plane thereof and is substantially opposite to the first fixed magnetization direction.

Classes IPC  ?

  • H01F 10/32 - Multicouches couplées par échange de spin, p. ex. superréseaux à structure nanométrique
  • H01L 43/08 - Résistances commandées par un champ magnétique
  • G11C 11/16 - Mémoires numériques caractérisées par l'utilisation d'éléments d'emmagasinage électriques ou magnétiques particuliersÉléments d'emmagasinage correspondants utilisant des éléments magnétiques utilisant des éléments dans lesquels l'effet d'emmagasinage est basé sur l'effet de spin

46.

Magnetic random access memory with dynamic random access memory (DRAM)-like interface

      
Numéro d'application 15816887
Numéro de brevet 10268393
Statut Délivré - en vigueur
Date de dépôt 2017-11-17
Date de la première publication 2018-03-29
Date d'octroi 2019-04-23
Propriétaire Avalanche Technology, Inc. (USA)
Inventeur(s) Nemazie, Siamack

Abrégé

A non-volatile memory device configured to emulate DRAM interface comprising a memory array that includes a plurality of magnetic memory cells organized into rows and columns with at least one row of the magnetic memory cells comprising one or more pages that store data during a burst write operation; a control circuit; an encoder operable to encode the data to be written to the memory array; and a decoder coupled to the memory array and operable to check and correct the data previously encoded by the encoder and saved in the memory array. The control circuit is operable to initiate the burst write operation that writes the data to the memory array while spanning multiple clock cycles; and after receiving one or more data units of the data by the memory array, allow a subsequent burst write or read command to begin before completion of the burst write operation in progress.

Classes IPC  ?

  • G06F 3/06 - Entrée numérique à partir de, ou sortie numérique vers des supports d'enregistrement
  • G11C 7/10 - Dispositions d'interface d'entrée/sortie [E/S, I/O] de données, p. ex. circuits de commande E/S de données, mémoires tampon de données E/S
  • G11C 7/22 - Circuits de synchronisation ou d'horloge pour la lecture-écriture [R-W]Générateurs ou gestion de signaux de commande pour la lecture-écriture [R-W]
  • G11C 11/16 - Mémoires numériques caractérisées par l'utilisation d'éléments d'emmagasinage électriques ou magnétiques particuliersÉléments d'emmagasinage correspondants utilisant des éléments magnétiques utilisant des éléments dans lesquels l'effet d'emmagasinage est basé sur l'effet de spin
  • G06F 12/0879 - Mode par rafale
  • G06F 13/28 - Gestion de demandes d'interconnexion ou de transfert pour l'accès au bus d'entrée/sortie utilisant le transfert par rafale, p. ex. acces direct à la mémoire, vol de cycle

47.

Magnetic memory element with perpendicular enhancement layer

      
Numéro d'application 15794983
Numéro de brevet 10079338
Statut Délivré - en vigueur
Date de dépôt 2017-10-26
Date de la première publication 2018-03-22
Date d'octroi 2018-09-18
Propriétaire Avalanche Technology, Inc. (USA)
Inventeur(s)
  • Huai, Yiming
  • Gan, Huadong
  • Yen, Bing K.

Abrégé

The present invention is directed to a magnetic memory element including a magnetic free layer structure having a variable magnetization direction perpendicular to a layer plane thereof; an oxide layer formed adjacent to the magnetic free layer structure; an insulating tunnel junction layer formed adjacent to the magnetic free layer structure opposite the oxide layer; a first magnetic reference layer formed adjacent to the insulating tunnel junction layer opposite the magnetic free layer structure; a second magnetic reference layer separated from the first magnetic reference layer by a perpendicular enhancement layer; an antiferromagnetic coupling layer formed adjacent to the second magnetic reference layer; and a magnetic fixed layer structure formed adjacent to the antiferromagnetic coupling layer. The first and second magnetic reference layers have a first invariable magnetization direction substantially perpendicular to layer planes thereof. The magnetic fixed layer structure has a second invariable magnetization direction substantially opposite to the first invariable magnetization direction.

Classes IPC  ?

  • H01L 43/08 - Résistances commandées par un champ magnétique
  • H01F 10/32 - Multicouches couplées par échange de spin, p. ex. superréseaux à structure nanométrique
  • G11C 11/16 - Mémoires numériques caractérisées par l'utilisation d'éléments d'emmagasinage électriques ou magnétiques particuliersÉléments d'emmagasinage correspondants utilisant des éléments magnétiques utilisant des éléments dans lesquels l'effet d'emmagasinage est basé sur l'effet de spin
  • H01L 29/66 - Types de dispositifs semi-conducteurs
  • H01L 43/10 - Emploi de matériaux spécifiés
  • H01L 27/22 - Dispositifs consistant en une pluralité de composants semi-conducteurs ou d'autres composants à l'état solide formés dans ou sur un substrat commun utilisant des effets de champ magnétique analogues
  • H01F 41/30 - Appareils ou procédés spécialement adaptés à la fabrication ou à l'assemblage des aimants, des inductances ou des transformateursAppareils ou procédés spécialement adaptés à la fabrication des matériaux caractérisés par leurs propriétés magnétiques pour appliquer des pellicules magnétiques sur des substrats pour appliquer des structures nanométriques, p. ex. en utilisant l'épitaxie par jets moléculaires [MBE]
  • H01L 43/02 - Dispositifs utilisant les effets galvanomagnétiques ou des effets magnétiques analogues; Procédés ou appareils spécialement adaptés à la fabrication ou au traitement de ces dispositifs ou de leurs parties constitutives - Détails
  • B82Y 40/00 - Fabrication ou traitement des nanostructures

48.

Magnetic memory element with iridium anti-ferromagnetic coupling layer

      
Numéro d'application 15816160
Numéro de brevet 10032979
Statut Délivré - en vigueur
Date de dépôt 2017-11-17
Date de la première publication 2018-03-15
Date d'octroi 2018-07-24
Propriétaire Avalanche Technology, Inc. (USA)
Inventeur(s)
  • Gan, Huadong
  • Huai, Yiming
  • Zhou, Yuchen
  • Wang, Zihui
  • Yen, Bing K.
  • Hao, Xiaojie
  • Xu, Pengfa

Abrégé

The present invention is directed to a magnetic memory element including a magnetic free layer structure having a variable magnetization direction perpendicular to a layer plane thereof; an insulating tunnel junction layer formed adjacent to the magnetic free layer structure; a first magnetic reference layer comprising cobalt, iron, and boron formed adjacent to the insulating tunnel junction layer; a second magnetic reference layer comprising cobalt separated from the first magnetic reference layer by a molybdenum layer; an iridium layer formed adjacent to the second magnetic reference layer; and a magnetic fixed layer structure formed adjacent to the iridium layer. The magnetic free layer structure includes a first and a second magnetic free layers with a perpendicular enhancement layer interposed therebetween. The first and second magnetic reference layers have a first invariable magnetization direction perpendicular to layer planes thereof. The magnetic fixed layer structure has a second invariable magnetization direction opposite to the first invariable magnetization direction.

Classes IPC  ?

  • H01L 43/08 - Résistances commandées par un champ magnétique
  • H01F 10/32 - Multicouches couplées par échange de spin, p. ex. superréseaux à structure nanométrique
  • G11C 11/16 - Mémoires numériques caractérisées par l'utilisation d'éléments d'emmagasinage électriques ou magnétiques particuliersÉléments d'emmagasinage correspondants utilisant des éléments magnétiques utilisant des éléments dans lesquels l'effet d'emmagasinage est basé sur l'effet de spin
  • H01F 41/30 - Appareils ou procédés spécialement adaptés à la fabrication ou à l'assemblage des aimants, des inductances ou des transformateursAppareils ou procédés spécialement adaptés à la fabrication des matériaux caractérisés par leurs propriétés magnétiques pour appliquer des pellicules magnétiques sur des substrats pour appliquer des structures nanométriques, p. ex. en utilisant l'épitaxie par jets moléculaires [MBE]
  • H01L 29/66 - Types de dispositifs semi-conducteurs
  • H01L 43/10 - Emploi de matériaux spécifiés
  • H01L 27/22 - Dispositifs consistant en une pluralité de composants semi-conducteurs ou d'autres composants à l'état solide formés dans ou sur un substrat commun utilisant des effets de champ magnétique analogues
  • H01L 43/02 - Dispositifs utilisant les effets galvanomagnétiques ou des effets magnétiques analogues; Procédés ou appareils spécialement adaptés à la fabrication ou au traitement de ces dispositifs ou de leurs parties constitutives - Détails
  • B82Y 40/00 - Fabrication ou traitement des nanostructures

49.

Method for sensing memory element coupled to selector device

      
Numéro d'application 15264847
Numéro de brevet 10153017
Statut Délivré - en vigueur
Date de dépôt 2016-09-14
Date de la première publication 2018-03-15
Date d'octroi 2018-12-11
Propriétaire Avalanche Technology, Inc. (USA)
Inventeur(s)
  • Yang, Hongxin
  • Wang, Xiaobin
  • Zhang, Jing
  • Hao, Xiaojie
  • Wang, Zihui
  • Satoh, Kimihiro

Abrégé

The present invention is directed to a method for sensing the resistance state of a memory cell that includes an MTJ memory element coupled to a two-terminal selector element in series. The method includes the steps of raising a cell voltage across the memory cell above a threshold voltage for the selector element to become conductive; decreasing the cell voltage to a first sensing voltage and measuring a first sensing current passing through the memory cell, the selector element being nominally conductive irrespective of the resistance state of the MTJ memory element at the first sensing voltage; and further decreasing the cell voltage to a second sensing voltage and measuring a second sensing current, the selector element being nominally conductive if the MTJ memory element is in the low resistance state or nominally insulative if the MTJ memory element is in the high resistance state at the second sensing voltage.

Classes IPC  ?

  • G11C 11/16 - Mémoires numériques caractérisées par l'utilisation d'éléments d'emmagasinage électriques ou magnétiques particuliersÉléments d'emmagasinage correspondants utilisant des éléments magnétiques utilisant des éléments dans lesquels l'effet d'emmagasinage est basé sur l'effet de spin
  • H01L 27/22 - Dispositifs consistant en une pluralité de composants semi-conducteurs ou d'autres composants à l'état solide formés dans ou sur un substrat commun utilisant des effets de champ magnétique analogues
  • H01L 43/02 - Dispositifs utilisant les effets galvanomagnétiques ou des effets magnétiques analogues; Procédés ou appareils spécialement adaptés à la fabrication ou au traitement de ces dispositifs ou de leurs parties constitutives - Détails

50.

Programming of magnetic random access memory (MRAM) by boosting gate voltage

      
Numéro d'application 15688746
Numéro de brevet 09858977
Statut Délivré - en vigueur
Date de dépôt 2017-08-28
Date de la première publication 2018-01-02
Date d'octroi 2018-01-02
Propriétaire Avalanche Technology, Inc. (USA)
Inventeur(s)
  • Abedifard, Ebrahim
  • Keshtbod, Parviz

Abrégé

The present invention is directed to a method for programming a magnetic tunnel junction (MTJ) coupled to a transistor having a gate, a source, and a drain. The method includes the steps of setting a voltage of a source line to a first voltage, the source line being coupled to one of the source and drain of the transistor, the other one of the source and drain of the transistor being coupled to one end of the MTJ; setting a voltage of a bit line to zero, the bit line being coupled to the other end of the MTJ; setting a voltage of a word line coupled to the gate of the transistor to a second voltage that is higher than the first voltage; and programming the MTJ from a first resistance state to a second resistance state by driving a current through the MTJ from the source line to the bit line.

Classes IPC  ?

  • G11C 11/00 - Mémoires numériques caractérisées par l'utilisation d'éléments d'emmagasinage électriques ou magnétiques particuliersÉléments d'emmagasinage correspondants
  • G11C 11/16 - Mémoires numériques caractérisées par l'utilisation d'éléments d'emmagasinage électriques ou magnétiques particuliersÉléments d'emmagasinage correspondants utilisant des éléments magnétiques utilisant des éléments dans lesquels l'effet d'emmagasinage est basé sur l'effet de spin

51.

Magnetic structure with multilayered seed

      
Numéro d'application 15687258
Numéro de brevet 10050083
Statut Délivré - en vigueur
Date de dépôt 2017-08-25
Date de la première publication 2017-12-07
Date d'octroi 2018-08-14
Propriétaire Avalanche Technology, Inc. (USA)
Inventeur(s)
  • Gan, Huadong
  • Yen, Bing K.
  • Huai, Yiming

Abrégé

The present invention is directed to an MTJ memory element, which comprises a magnetic fixed layer structure formed on top of a seed layer structure that includes a first seed layer and a second seed layer. The first seed layer includes one or more layers of nickel interleaved with one or more layers of a transition metal, which may be tantalum, titanium, or vanadium. The second seed layer is made of an alloy or compound comprising nickel and another transition metal, which may be chromium, tantalum, or titanium. The magnetic fixed layer structure has a first invariable magnetization direction substantially perpendicular to a layer plane thereof and includes layers of a first type material interleaved with layers of a second type material with at least one of the first and second type materials being magnetic. The first and second type materials may be cobalt and nickel, respectively.

Classes IPC  ?

  • H01L 43/02 - Dispositifs utilisant les effets galvanomagnétiques ou des effets magnétiques analogues; Procédés ou appareils spécialement adaptés à la fabrication ou au traitement de ces dispositifs ou de leurs parties constitutives - Détails
  • H01L 43/08 - Résistances commandées par un champ magnétique
  • H01L 27/22 - Dispositifs consistant en une pluralité de composants semi-conducteurs ou d'autres composants à l'état solide formés dans ou sur un substrat commun utilisant des effets de champ magnétique analogues
  • G11C 11/16 - Mémoires numériques caractérisées par l'utilisation d'éléments d'emmagasinage électriques ou magnétiques particuliersÉléments d'emmagasinage correspondants utilisant des éléments magnétiques utilisant des éléments dans lesquels l'effet d'emmagasinage est basé sur l'effet de spin
  • H01L 43/10 - Emploi de matériaux spécifiés

52.

Selector device incorporating conductive clusters for memory applications

      
Numéro d'application 15157607
Numéro de brevet 10224367
Statut Délivré - en vigueur
Date de dépôt 2016-05-18
Date de la première publication 2017-11-23
Date d'octroi 2019-03-05
Propriétaire Avalanche Technology, Inc. (USA)
Inventeur(s)
  • Yang, Hongxin
  • Satoh, Kimihiro
  • Wang, Xiaobin

Abrégé

The present invention is directed to a memory device that includes an array of memory cells. Each of the memory cells includes a memory element connected to a two-terminal selector element. The two-terminal selector element includes a first electrode and a second electrode with a switching layer interposed therebetween. The switching layer includes a plurality of metal-rich clusters embedded in a nominally insulating matrix. One or more conductive paths are formed in the switching layer when an applied voltage to the memory cell exceeds a threshold level. Each of the memory cells may further include an intermediate electrode interposed between the memory element and the two-terminal selector element. The two-terminal selector element may further include a third electrode formed between the first electrode and the switching layer, and a fourth electrode formed between the second electrode and the switching layer.

Classes IPC  ?

  • H01L 27/22 - Dispositifs consistant en une pluralité de composants semi-conducteurs ou d'autres composants à l'état solide formés dans ou sur un substrat commun utilisant des effets de champ magnétique analogues
  • H01L 43/08 - Résistances commandées par un champ magnétique
  • H01L 45/00 - Dispositifs à l'état solide spécialement adaptés pour le redressement, l'amplification, la production d'oscillations ou la commutation, sans barrière de potentiel ni barrière de surface, p.ex. triodes diélectriques; Dispositifs à effet Ovshinsky; Procédés ou appareils spécialement adaptés à la fabrication ou au traitement de ces dispositifs ou de leurs parties constitutives
  • H01L 27/24 - Dispositifs consistant en une pluralité de composants semi-conducteurs ou d'autres composants à l'état solide formés dans ou sur un substrat commun comprenant des composants à l'état solide pour le redressement, l'amplification ou la commutation, sans barrière de potentiel ni barrière de surface

53.

Magnetic memory element including oxide/metal composite layers formed adjacent to fixed layer

      
Numéro d'application 15662114
Numéro de brevet 10090456
Statut Délivré - en vigueur
Date de dépôt 2017-07-27
Date de la première publication 2017-11-09
Date d'octroi 2018-10-02
Propriétaire Avalanche Technology, Inc. (USA)
Inventeur(s)
  • Huai, Yiming
  • Gan, Huadong
  • Wang, Zihui

Abrégé

The present invention is directed to a magnetic tunnel junction (MTJ) memory element including a magnetic free layer structure and a magnetic reference layer structure with an insulating tunnel junction layer interposed therebetween; a magnetic fixed layer exchange coupled to the magnetic reference layer structure through an anti-ferromagnetic coupling layer; a magnesium oxide layer formed adjacent to the magnetic fixed layer; and a metal layer comprising nickel and chromium formed adjacent to the magnesium oxide layer. The magnetic reference layer structure includes a first and a second magnetic reference layers with a first perpendicular enhancement layer (PEL) interposed therebetween. The first and second magnetic reference layers have a first invariable magnetization direction substantially perpendicular to layer planes thereof. The magnetic fixed layer has a second invariable magnetization direction opposite to the first invariable magnetization direction. The magnetic free layer structure includes one or more magnetic free layers having a variable magnetization direction substantially perpendicular to layer planes thereof.

Classes IPC  ?

  • H01L 43/02 - Dispositifs utilisant les effets galvanomagnétiques ou des effets magnétiques analogues; Procédés ou appareils spécialement adaptés à la fabrication ou au traitement de ces dispositifs ou de leurs parties constitutives - Détails
  • H01L 43/08 - Résistances commandées par un champ magnétique
  • H01L 27/22 - Dispositifs consistant en une pluralité de composants semi-conducteurs ou d'autres composants à l'état solide formés dans ou sur un substrat commun utilisant des effets de champ magnétique analogues
  • H01F 10/32 - Multicouches couplées par échange de spin, p. ex. superréseaux à structure nanométrique
  • H01L 43/10 - Emploi de matériaux spécifiés
  • H01F 10/16 - Métaux ou alliages contenant du cobalt
  • H01F 10/14 - Métaux ou alliages contenant du fer ou du nickel

54.

Memory device incorporating selector element with multiple thresholds

      
Numéro d'application 15221505
Numéro de brevet 09812499
Statut Délivré - en vigueur
Date de dépôt 2016-07-27
Date de la première publication 2017-11-07
Date d'octroi 2017-11-07
Propriétaire Avalanche Technology, Inc. (USA)
Inventeur(s)
  • Satoh, Kimihiro
  • Yang, Hongxin

Abrégé

The present invention is directed to a memory device including a memory cell coupled to two wiring lines at two ends thereof. The memory cell includes a memory element, which includes a magnetic free layer and a magnetic reference layer with a tunnel junction layer interposed therebetween, and a bi-directional two-terminal selector element having multiple threshold voltages coupled to the memory element in series. The magnetic free layer has a variable magnetization direction substantially perpendicular to a layer plane thereof and the magnetic reference layer has a fixed magnetization direction substantially perpendicular to a layer plane thereof. In an embodiment, the bi-directional two-terminal selector element includes two selector devices with each selector device including two electrodes with a switching layer interposed therebetween. In another embodiment, the bi-directional two-terminal selector element includes a selector device incorporating therein two switching layers.

Classes IPC  ?

  • H01L 45/00 - Dispositifs à l'état solide spécialement adaptés pour le redressement, l'amplification, la production d'oscillations ou la commutation, sans barrière de potentiel ni barrière de surface, p.ex. triodes diélectriques; Dispositifs à effet Ovshinsky; Procédés ou appareils spécialement adaptés à la fabrication ou au traitement de ces dispositifs ou de leurs parties constitutives
  • H01L 27/24 - Dispositifs consistant en une pluralité de composants semi-conducteurs ou d'autres composants à l'état solide formés dans ou sur un substrat commun comprenant des composants à l'état solide pour le redressement, l'amplification ou la commutation, sans barrière de potentiel ni barrière de surface

55.

Programming of magnetic random access memory (MRAM) by boosting gate voltage

      
Numéro d'application 15614450
Numéro de brevet 09786344
Statut Délivré - en vigueur
Date de dépôt 2017-06-05
Date de la première publication 2017-10-10
Date d'octroi 2017-10-10
Propriétaire Avalanche Technology, Inc. (USA)
Inventeur(s)
  • Abedifard, Ebrahim
  • Keshtbod, Parviz

Abrégé

A method of programming an MTJ includes selecting the MTJ and an access transistor coupled thereto. The gate of the selected access transistor is coupled to a selected word line (WL), which is raised to a first voltage, Vdd, and is then allowed to float. The first voltage and a second voltage, Vx, are respectively applied to a selected bit line (BL) coupled to the selected MTJ and a selected source line (SL) coupled to the selected access transistor, thereby driving a switching current through the selected MTJ from the selected BL to SL. Alternatively, the switching current may be reversed by applying 0 V and Vdd to the selected BL and SL, respectively. Moreover, the second voltage is applied to other BLs not coupled to the selected MTJ and the first voltage is applied to other SLs not coupled to the selected access transistor, thereby boosting the voltage of the floating WL to above the first voltage.

Classes IPC  ?

  • G11C 11/00 - Mémoires numériques caractérisées par l'utilisation d'éléments d'emmagasinage électriques ou magnétiques particuliersÉléments d'emmagasinage correspondants
  • G11C 11/16 - Mémoires numériques caractérisées par l'utilisation d'éléments d'emmagasinage électriques ou magnétiques particuliersÉléments d'emmagasinage correspondants utilisant des éléments magnétiques utilisant des éléments dans lesquels l'effet d'emmagasinage est basé sur l'effet de spin

56.

Magnetic memory element with composite fixed layer

      
Numéro d'application 14797458
Numéro de brevet 09831421
Statut Délivré - en vigueur
Date de dépôt 2015-07-13
Date de la première publication 2017-10-05
Date d'octroi 2017-11-28
Propriétaire Avalanche Technology, Inc. (USA)
Inventeur(s)
  • Wang, Zihui
  • Gan, Huadong
  • Huai, Yiming
  • Zhou, Yuchen
  • Wang, Xiaobin
  • Yen, Bing K.
  • Hao, Xiaojie

Abrégé

The present invention is directed to an MTJ memory element including a magnetic free layer structure which includes one or more magnetic free layers that have a same variable magnetization direction substantially perpendicular to layer planes thereof; an insulating tunnel junction layer formed adjacent to the magnetic free layer structure; a magnetic reference layer structure comprising a first magnetic reference layer formed adjacent to the insulating tunnel junction layer and a second magnetic reference layer separated therefrom by a perpendicular enhancement layer with the first and second magnetic reference layers having a first fixed magnetization direction substantially perpendicular to layer planes thereof; an anti-ferromagnetic coupling layer formed adjacent to the second magnetic reference layer opposite the perpendicular enhancement layer; and a magnetic fixed layer comprising first and second magnetic fixed sublayers with the second magnetic fixed sublayer formed adjacent to the anti-ferromagnetic coupling layer opposite the second magnetic reference layer.

Classes IPC  ?

  • H01L 43/08 - Résistances commandées par un champ magnétique
  • H01L 43/10 - Emploi de matériaux spécifiés
  • H01F 10/32 - Multicouches couplées par échange de spin, p. ex. superréseaux à structure nanométrique
  • G11C 11/16 - Mémoires numériques caractérisées par l'utilisation d'éléments d'emmagasinage électriques ou magnétiques particuliersÉléments d'emmagasinage correspondants utilisant des éléments magnétiques utilisant des éléments dans lesquels l'effet d'emmagasinage est basé sur l'effet de spin
  • H01F 41/30 - Appareils ou procédés spécialement adaptés à la fabrication ou à l'assemblage des aimants, des inductances ou des transformateursAppareils ou procédés spécialement adaptés à la fabrication des matériaux caractérisés par leurs propriétés magnétiques pour appliquer des pellicules magnétiques sur des substrats pour appliquer des structures nanométriques, p. ex. en utilisant l'épitaxie par jets moléculaires [MBE]
  • H01L 29/66 - Types de dispositifs semi-conducteurs
  • H01L 43/02 - Dispositifs utilisant les effets galvanomagnétiques ou des effets magnétiques analogues; Procédés ou appareils spécialement adaptés à la fabrication ou au traitement de ces dispositifs ou de leurs parties constitutives - Détails
  • H01L 27/22 - Dispositifs consistant en une pluralité de composants semi-conducteurs ou d'autres composants à l'état solide formés dans ou sur un substrat commun utilisant des effets de champ magnétique analogues
  • B82Y 40/00 - Fabrication ou traitement des nanostructures

57.

Magnetic random access memory with dynamic random access memory (DRAM)-like interface

      
Numéro d'application 15599731
Numéro de brevet 09898204
Statut Délivré - en vigueur
Date de dépôt 2017-05-19
Date de la première publication 2017-09-07
Date d'octroi 2018-02-20
Propriétaire Avalanche Technology, Inc. (USA)
Inventeur(s) Nemazie, Siamack

Abrégé

A memory device configured to emulate DRAM comprising a memory array that includes a plurality of memory cells organized into rows and columns with at least one row of memory cells comprising one or more pages that store data during a burst write operation; a control circuit; an encoder operable to encode the data to be written to the memory array; and a decoder coupled to the memory array and operable to check and correct the data previously encoded by the encoder and saved in the memory array. The control circuit is operable to initiate the burst write operation that writes the data to the memory array while spanning multiple clock cycles; and after receiving one or more data units of the data by the memory array, allow a subsequent burst write or read command to begin before completion of the burst write operation in progress.

Classes IPC  ?

  • G06F 3/06 - Entrée numérique à partir de, ou sortie numérique vers des supports d'enregistrement
  • G11C 11/16 - Mémoires numériques caractérisées par l'utilisation d'éléments d'emmagasinage électriques ou magnétiques particuliersÉléments d'emmagasinage correspondants utilisant des éléments magnétiques utilisant des éléments dans lesquels l'effet d'emmagasinage est basé sur l'effet de spin
  • G11C 7/10 - Dispositions d'interface d'entrée/sortie [E/S, I/O] de données, p. ex. circuits de commande E/S de données, mémoires tampon de données E/S
  • G11C 7/22 - Circuits de synchronisation ou d'horloge pour la lecture-écriture [R-W]Générateurs ou gestion de signaux de commande pour la lecture-écriture [R-W]
  • G06F 13/28 - Gestion de demandes d'interconnexion ou de transfert pour l'accès au bus d'entrée/sortie utilisant le transfert par rafale, p. ex. acces direct à la mémoire, vol de cycle
  • G06F 12/0879 - Mode par rafale

58.

Method of implementing magnetic random access memory (MRAM) for mobile system-on-chip boot

      
Numéro d'application 15592575
Numéro de brevet 10628169
Statut Délivré - en vigueur
Date de dépôt 2017-05-11
Date de la première publication 2017-08-31
Date d'octroi 2020-04-21
Propriétaire Avalanche Technology, Inc. (USA)
Inventeur(s)
  • Le, Ngon Van
  • Tadepalli, Ravishankar

Abrégé

The present invention is directed to a method for booting a system-on-chip (SoC) including the steps of directly executing a boot software from an on-chip magnetic random access memory (MRAM) residing on a same semiconductor as the SoC; storing an operating system (OS) software and an application software on an external MRAM; directly executing the operating system software from the external MRAM by the SoC without loading the operating system into a volatile memory; directly executing the application software from the external MRAM by the SoC, wherein the external MRAM is coupled to the SoC and is configured for permanently storing the operating system software and the application software.

Classes IPC  ?

  • G06F 9/4401 - Amorçage
  • G06F 15/78 - Architectures de calculateurs universels à programmes enregistrés comprenant une seule unité centrale
  • G11C 14/00 - Mémoires numériques caractérisées par des dispositions de cellules ayant des propriétés de mémoire volatile et non volatile pour sauvegarder l'information en cas de défaillance de l'alimentation
  • G11C 11/16 - Mémoires numériques caractérisées par l'utilisation d'éléments d'emmagasinage électriques ou magnétiques particuliersÉléments d'emmagasinage correspondants utilisant des éléments magnétiques utilisant des éléments dans lesquels l'effet d'emmagasinage est basé sur l'effet de spin

59.

Spin-orbitronics device and applications thereof

      
Numéro d'application 15586638
Numéro de brevet 10008540
Statut Délivré - en vigueur
Date de dépôt 2017-05-04
Date de la première publication 2017-08-17
Date d'octroi 2018-06-26
Propriétaire Avalanche Technology, Inc. (USA)
Inventeur(s)
  • Keshtbod, Parviz
  • Wang, Xiaobin
  • Satoh, Kimihiro
  • Wang, Zihui
  • Gan, Huadong

Abrégé

The present invention is directed to a spin-orbitronics device including an array of MTJs with each of the MTJs coupled to a respective one of a plurality of selection transistors; a plurality of transverse polarizing lines with each of the transverse polarizing lines coupled to a row of the MTJs along a first direction; a plurality of word lines with each of the word lines coupled to gates of a row of the selection transistors along a second direction; and a plurality of source lines with each of the source lines coupled to a row of the selection transistors along a direction substantially perpendicular to the second direction. Each MTJ includes a magnetic comparison layer structure having a pseudo-invariable magnetization direction, which is configured to switch between two stable states by passing a comparison current through one of the plurality of transverse polarizing lines formed adjacent to the magnetic comparison layer structure.

Classes IPC  ?

  • H01L 27/22 - Dispositifs consistant en une pluralité de composants semi-conducteurs ou d'autres composants à l'état solide formés dans ou sur un substrat commun utilisant des effets de champ magnétique analogues
  • H01L 43/08 - Résistances commandées par un champ magnétique

60.

Memory device for emulating dynamic Random access memory (DRAM)

      
Numéro d'application 15011344
Numéro de brevet 09921782
Statut Délivré - en vigueur
Date de dépôt 2016-01-29
Date de la première publication 2017-08-03
Date d'octroi 2018-03-20
Propriétaire Avalanche Technology, Inc. (USA)
Inventeur(s) Nobunaga, Dean K.

Abrégé

The present invention is directed to a magnetic memory device that emulates DRAM and provides a plug-in or drop-in replacement for DRAM. The memory device includes one or more magnetic memory banks for storing data; a controller configured to issue a dormant write command upon receiving a refresh command for recharging DRAM capacitors; and a memory cache for storing temporary data and configured to save the temporary data to the one or more magnetic memory banks upon receiving the dormant write command from the controller. The memory device may be compliant with at least one version of low power DDR (LPDDR) Specification or at least one version of DDR SDRAM Specification.

Classes IPC  ?

  • G11C 7/00 - Dispositions pour écrire une information ou pour lire une information dans une mémoire numérique
  • G06F 3/06 - Entrée numérique à partir de, ou sortie numérique vers des supports d'enregistrement
  • G06F 12/0802 - Adressage d’un niveau de mémoire dans lequel l’accès aux données ou aux blocs de données désirés nécessite des moyens d’adressage associatif, p. ex. mémoires cache
  • G11C 11/16 - Mémoires numériques caractérisées par l'utilisation d'éléments d'emmagasinage électriques ou magnétiques particuliersÉléments d'emmagasinage correspondants utilisant des éléments magnétiques utilisant des éléments dans lesquels l'effet d'emmagasinage est basé sur l'effet de spin

61.

Serial link storage interface (SLSI) hybrid block storage

      
Numéro d'application 15383899
Numéro de brevet 10108542
Statut Délivré - en vigueur
Date de dépôt 2016-12-19
Date de la première publication 2017-07-06
Date d'octroi 2018-10-23
Propriétaire Avalanche Technology, Inc. (USA)
Inventeur(s)
  • Le, Ngon Van
  • Iman, Berhanu
  • Tadepalli, Ravishankar

Abrégé

The present invention is directed to a computer subsystem that includes a central processing unit (CPU); one or more byte-addressable memory modules having a dual in-line memory module (DIMM) form factor connected to the CPU via a first memory channel; and a master persistent memory module and one or more slave persistent memory modules having the DIMM form factor connected to the CPU via a second memory channel. The master persistent memory module and the one or more slave persistent memory modules are connected in a daisy chain configuration. The one or more slave persistent memory modules receive commands directly from the master persistent memory module.

Classes IPC  ?

  • G06F 3/06 - Entrée numérique à partir de, ou sortie numérique vers des supports d'enregistrement
  • G06F 13/16 - Gestion de demandes d'interconnexion ou de transfert pour l'accès au bus de mémoire
  • G06F 12/02 - Adressage ou affectationRéadressage
  • G06F 12/06 - Adressage d'un bloc physique de transfert, p. ex. par adresse de base, adressage de modules, extension de l'espace d'adresse, spécialisation de mémoire

62.

Method and apparatus for adjustment of current through a magnetoresistive tunnel junction (MTJ) based on temperature fluctuations

      
Numéro d'application 15434966
Numéro de brevet 09911482
Statut Délivré - en vigueur
Date de dépôt 2017-02-16
Date de la première publication 2017-06-08
Date d'octroi 2018-03-06
Propriétaire Avalanche Technology, Inc. (USA)
Inventeur(s)
  • Abedifard, Ebrahim
  • Keshtbod, Parviz

Abrégé

A non-volatile memory system includes a first circuit and a second circuit both coupled to a magnetoresistance tunnel junction (MTJ) cell to substantially reduce the level of current flowing through the MTJ with rise in temperature, as experienced by the MTJ. The first circuit is operable to adjust a slope of a curve representing current as a function of temperature and the second circuit is operable to adjust a value of the current level through the MTJ to maintain current constant or to reduce current when the temperature increases. This way sufficient current is provided for the MTJ at different temperatures to prevent write failure, over programming, MTJ damage and waste of current.

Classes IPC  ?

  • G11C 11/16 - Mémoires numériques caractérisées par l'utilisation d'éléments d'emmagasinage électriques ou magnétiques particuliersÉléments d'emmagasinage correspondants utilisant des éléments magnétiques utilisant des éléments dans lesquels l'effet d'emmagasinage est basé sur l'effet de spin

63.

Perpendicular magnetic memory element having magnesium oxide cap layer

      
Numéro d'application 15440948
Numéro de brevet 09748471
Statut Délivré - en vigueur
Date de dépôt 2017-02-23
Date de la première publication 2017-06-08
Date d'octroi 2017-08-29
Propriétaire Avalanche Technology, Inc. (USA)
Inventeur(s)
  • Zhou, Yuchen
  • Wang, Zihui
  • Gan, Huadong
  • Huai, Yiming

Abrégé

The present invention is directed to an STT-MRAM device comprising a plurality of memory elements. Each of the memory elements includes an MTJ structure that comprises a magnetic free layer structure and a magnetic reference layer structure with an insulating tunnel junction layer interposed therebetween; a first perpendicular enhancement layer (PEL) formed adjacent to the magnetic free layer structure; a magnetic dead layer formed adjacent to the first PEL; and a magnetic fixed layer exchange coupled to the magnetic reference layer structure through an anti-ferromagnetic coupling layer. The magnetic reference layer structure includes a first magnetic reference layer formed adjacent to the insulating tunnel junction layer and a second magnetic reference layer separated from the first magnetic reference layer by a second PEL. The first and second magnetic reference layers have a first invariable magnetization direction substantially perpendicular to layer planes thereof.

Classes IPC  ?

  • H01L 43/02 - Dispositifs utilisant les effets galvanomagnétiques ou des effets magnétiques analogues; Procédés ou appareils spécialement adaptés à la fabrication ou au traitement de ces dispositifs ou de leurs parties constitutives - Détails
  • H01L 43/10 - Emploi de matériaux spécifiés
  • H01F 10/32 - Multicouches couplées par échange de spin, p. ex. superréseaux à structure nanométrique
  • H01F 10/16 - Métaux ou alliages contenant du cobalt
  • H01L 43/08 - Résistances commandées par un champ magnétique
  • H01L 27/22 - Dispositifs consistant en une pluralité de composants semi-conducteurs ou d'autres composants à l'état solide formés dans ou sur un substrat commun utilisant des effets de champ magnétique analogues
  • H01F 10/14 - Métaux ou alliages contenant du fer ou du nickel

64.

Fast programming of magnetic random access memory (MRAM)

      
Numéro d'application 15417135
Numéro de brevet 09691464
Statut Délivré - en vigueur
Date de dépôt 2017-01-26
Date de la première publication 2017-05-18
Date d'octroi 2017-06-27
Propriétaire Avalanche Technology, Inc. (USA)
Inventeur(s)
  • Abedifard, Ebrahim
  • Keshtbod, Parviz

Abrégé

A method of programming an MTJ includes selecting the MTJ and an access transistor coupled thereto. The gate of the selected access transistor is coupled to a selected word line (WL), which is raised to a first voltage, Vdd, and is then allowed to float. The first voltage and a second voltage, Vx, are respectively applied to a selected bit line (BL) coupled to the selected MTJ and a selected source line (SL) coupled to the selected access transistor, thereby driving a switching current through the selected MTJ from the selected BL to SL. Alternatively, the switching current may be reversed by applying 0 V and Vdd to the selected BL and SL, respectively. Moreover, the second voltage is applied to other BLs not coupled to the selected MTJ and the first voltage is applied to other SLs not coupled to the selected access transistor, thereby boosting the voltage of the floating WL to above the first voltage.

Classes IPC  ?

  • G11C 11/00 - Mémoires numériques caractérisées par l'utilisation d'éléments d'emmagasinage électriques ou magnétiques particuliersÉléments d'emmagasinage correspondants
  • G11C 11/16 - Mémoires numériques caractérisées par l'utilisation d'éléments d'emmagasinage électriques ou magnétiques particuliersÉléments d'emmagasinage correspondants utilisant des éléments magnétiques utilisant des éléments dans lesquels l'effet d'emmagasinage est basé sur l'effet de spin

65.

Management of memory array with magnetic random access memory (MRAM)

      
Numéro d'application 15411913
Numéro de brevet 09830106
Statut Délivré - en vigueur
Date de dépôt 2017-01-20
Date de la première publication 2017-05-11
Date d'octroi 2017-11-28
Propriétaire Avalanche Technology, Inc. (USA)
Inventeur(s)
  • Le, Ngon Van
  • Iman, Berhanu
  • Nemazie, Siamack
  • Tadepalli, Ravishankar

Abrégé

The present invention is directed to a storage device including a storage media and a controller coupled thereto through a high speed interface. The storage media includes one or more byte-addressable persistent memory devices, one or more block-addressable persistent memory devices, a hybrid reserved area spanning at least a portion of the one or more byte-addressable persistent memory devices, and a hybrid user area spanning at least a portion of the one or more block-addressable persistent memory devices. The controller uses the hybrid reserved area to store private data. Each of the one or more byte-addressable persistent memory devices may include one or more magnetic random access memory (MRAM) arrays. Each of the one or more block-addressable persistent memory devices may include one or more NAND flash memory arrays. The high speed interface may be a universal flash storage (UFS) interface that operates in the full-duplex mode.

Classes IPC  ?

  • G11C 11/00 - Mémoires numériques caractérisées par l'utilisation d'éléments d'emmagasinage électriques ou magnétiques particuliersÉléments d'emmagasinage correspondants
  • G06F 3/06 - Entrée numérique à partir de, ou sortie numérique vers des supports d'enregistrement
  • G06F 12/14 - Protection contre l'utilisation non autorisée de mémoire
  • G06F 13/40 - Structure du bus
  • G06F 12/0802 - Adressage d’un niveau de mémoire dans lequel l’accès aux données ou aux blocs de données désirés nécessite des moyens d’adressage associatif, p. ex. mémoires cache
  • G06F 9/44 - Dispositions pour exécuter des programmes spécifiques
  • G06F 12/02 - Adressage ou affectationRéadressage
  • G06F 12/0804 - Adressage d’un niveau de mémoire dans lequel l’accès aux données ou aux blocs de données désirés nécessite des moyens d’adressage associatif, p. ex. mémoires cache avec mise à jour de la mémoire principale
  • G11C 8/12 - Circuits de sélection de groupe, p. ex. pour la sélection d'un bloc de mémoire, la sélection d'une puce, la sélection d'un réseau de cellules
  • G11C 11/16 - Mémoires numériques caractérisées par l'utilisation d'éléments d'emmagasinage électriques ou magnétiques particuliersÉléments d'emmagasinage correspondants utilisant des éléments magnétiques utilisant des éléments dans lesquels l'effet d'emmagasinage est basé sur l'effet de spin
  • G11C 16/04 - Mémoires mortes programmables effaçables programmables électriquement utilisant des transistors à seuil variable, p. ex. FAMOS
  • G11C 16/06 - Circuits auxiliaires, p. ex. pour l'écriture dans la mémoire
  • G11C 16/22 - Circuits de sécurité ou de protection pour empêcher l'accès non autorisé ou accidentel aux cellules de mémoire

66.

Three dimensional memory arrays and stitching thereof

      
Numéro d'application 15141726
Numéro de brevet 09627438
Statut Délivré - en vigueur
Date de dépôt 2016-04-28
Date de la première publication 2017-04-18
Date d'octroi 2017-04-18
Propriétaire Avalanche Technology, Inc. (USA)
Inventeur(s)
  • Satoh, Kimihiro
  • Yen, Bing K.

Abrégé

The present invention is directed to a memory device including a first layer of memory cells with each cell of the first layer of memory cells including a two-terminal selection element coupled to a memory element in series; a plurality of first local wiring lines connected to one ends of the first layer of memory cells along a first direction with each of the first local wiring lines being electrically connected to two first line selection transistors at two ends thereof; and a plurality of second local wiring lines connected to other ends of the first layer of memory cells along a second direction substantially orthogonal to the first direction with each of the second local wiring lines being electrically connected to two second line selection transistors at two ends thereof.

Classes IPC  ?

  • H01L 47/00 - Dispositifs à résistance négative à effet de volume, p.ex. dispositifs à effet Gunn; Procédés ou appareils spécialement adaptés à la fabrication ou au traitement de ces dispositifs ou de leurs parties constitutives
  • H01L 27/22 - Dispositifs consistant en une pluralité de composants semi-conducteurs ou d'autres composants à l'état solide formés dans ou sur un substrat commun utilisant des effets de champ magnétique analogues
  • H01L 27/24 - Dispositifs consistant en une pluralité de composants semi-conducteurs ou d'autres composants à l'état solide formés dans ou sur un substrat commun comprenant des composants à l'état solide pour le redressement, l'amplification ou la commutation, sans barrière de potentiel ni barrière de surface
  • H01L 45/00 - Dispositifs à l'état solide spécialement adaptés pour le redressement, l'amplification, la production d'oscillations ou la commutation, sans barrière de potentiel ni barrière de surface, p.ex. triodes diélectriques; Dispositifs à effet Ovshinsky; Procédés ou appareils spécialement adaptés à la fabrication ou au traitement de ces dispositifs ou de leurs parties constitutives

67.

Magnetic memory element with composite perpendicular enhancement layer

      
Numéro d'application 15365371
Numéro de brevet 09780300
Statut Délivré - en vigueur
Date de dépôt 2016-11-30
Date de la première publication 2017-03-23
Date d'octroi 2017-10-03
Propriétaire Avalanche Technology, Inc. (USA)
Inventeur(s)
  • Zhou, Yuchen
  • Yen, Bing K.
  • Gan, Huadong
  • Huai, Yiming

Abrégé

The present invention is directed to an MTJ memory element comprising a magnetic free layer structure including one or more magnetic free layers that have a variable magnetization direction substantially perpendicular to layer planes thereof; an insulating tunnel junction layer formed adjacent to the magnetic free layer structure; a magnetic reference layer structure including a first magnetic reference layer and a second magnetic reference layer with a perpendicular enhancement layer interposed therebetween, the first and second magnetic reference layers having a first fixed magnetization direction substantially perpendicular to layer planes thereof; an anti-ferromagnetic coupling layer formed adjacent to the second magnetic reference layer; and a magnetic fixed layer formed adjacent to the anti-ferromagnetic coupling layer. The non-magnetic perpendicular enhancement layer includes a first perpendicular enhancement sublayer formed adjacent to the first magnetic reference layer and a second perpendicular enhancement sublayer formed adjacent to the second magnetic reference layer.

Classes IPC  ?

  • H01L 43/08 - Résistances commandées par un champ magnétique
  • H01L 43/02 - Dispositifs utilisant les effets galvanomagnétiques ou des effets magnétiques analogues; Procédés ou appareils spécialement adaptés à la fabrication ou au traitement de ces dispositifs ou de leurs parties constitutives - Détails
  • H01F 10/32 - Multicouches couplées par échange de spin, p. ex. superréseaux à structure nanométrique
  • G11C 11/16 - Mémoires numériques caractérisées par l'utilisation d'éléments d'emmagasinage électriques ou magnétiques particuliersÉléments d'emmagasinage correspondants utilisant des éléments magnétiques utilisant des éléments dans lesquels l'effet d'emmagasinage est basé sur l'effet de spin
  • H01F 41/30 - Appareils ou procédés spécialement adaptés à la fabrication ou à l'assemblage des aimants, des inductances ou des transformateursAppareils ou procédés spécialement adaptés à la fabrication des matériaux caractérisés par leurs propriétés magnétiques pour appliquer des pellicules magnétiques sur des substrats pour appliquer des structures nanométriques, p. ex. en utilisant l'épitaxie par jets moléculaires [MBE]
  • H01L 29/66 - Types de dispositifs semi-conducteurs
  • H01L 43/10 - Emploi de matériaux spécifiés
  • H01L 27/22 - Dispositifs consistant en une pluralité de composants semi-conducteurs ou d'autres composants à l'état solide formés dans ou sur un substrat commun utilisant des effets de champ magnétique analogues
  • B82Y 40/00 - Fabrication ou traitement des nanostructures

68.

Programming of non-volatile memory subjected to high temperature exposure

      
Numéro d'application 15265774
Numéro de brevet 09793003
Statut Délivré - en vigueur
Date de dépôt 2016-09-14
Date de la première publication 2017-03-16
Date d'octroi 2017-10-17
Propriétaire Avalanche Technology, Inc. (USA)
Inventeur(s)
  • Abedifard, Ebrahim
  • Chandrasekhar, Uday
  • Ranjan, Rajiv Yadav
  • Huai, Yiming

Abrégé

A memory device having features of the present invention comprises a reprogrammable memory portion including therein a first plurality of magnetic tunnel junctions (MTJs) whose resistance is switchable; and a one-time-programmable (OTP) memory portion including therein a second plurality of MTJs whose resistance is switchable and a third plurality of MTJs whose resistance is fixed. Each MTJ of the first, second, and third plurality of MTJs includes a magnetic free layer having a magnetization direction substantially perpendicular to a layer plane thereof and a magnetic reference layer having a fixed magnetization direction substantially perpendicular to a layer plane thereof. The second plurality of MTJs represents one of two logical states and the third plurality of MTJs represents the other one of the two logical states.

Classes IPC  ?

  • G11C 17/00 - Mémoires mortes programmables une seule foisMémoires semi-permanentes, p. ex. cartes d'information pouvant être replacées à la main
  • G11C 17/18 - Circuits auxiliaires, p. ex. pour l'écriture dans la mémoire
  • G11C 17/16 - Mémoires mortes programmables une seule foisMémoires semi-permanentes, p. ex. cartes d'information pouvant être replacées à la main dans lesquelles le contenu est déterminé en établissant, en rompant ou en modifiant sélectivement les liaisons de connexion par une modification définitive de l'état des éléments de couplage, p. ex. mémoires PROM utilisant des liaisons électriquement fusibles
  • G11C 11/16 - Mémoires numériques caractérisées par l'utilisation d'éléments d'emmagasinage électriques ou magnétiques particuliersÉléments d'emmagasinage correspondants utilisant des éléments magnétiques utilisant des éléments dans lesquels l'effet d'emmagasinage est basé sur l'effet de spin
  • G11C 7/20 - Circuits d'initialisation de cellules de mémoire, p. ex. à la mise sous ou hors tension, effacement de mémoire, mémoire d'image latente
  • G11C 11/00 - Mémoires numériques caractérisées par l'utilisation d'éléments d'emmagasinage électriques ou magnétiques particuliersÉléments d'emmagasinage correspondants
  • G11C 17/02 - Mémoires mortes programmables une seule foisMémoires semi-permanentes, p. ex. cartes d'information pouvant être replacées à la main utilisant des éléments magnétiques ou inductifs
  • G11C 7/04 - Dispositions pour écrire une information ou pour lire une information dans une mémoire numérique avec des moyens d'éviter les effets perturbateurs thermiques
  • G11C 29/52 - Protection du contenu des mémoiresDétection d'erreurs dans le contenu des mémoires

69.

Method and apparatus for adjustment of current through a magnetoresistive tunnel junction (MTJ) based on temperature fluctuations

      
Numéro d'application 14824982
Numéro de brevet 09607676
Statut Délivré - en vigueur
Date de dépôt 2015-08-12
Date de la première publication 2017-02-16
Date d'octroi 2017-03-28
Propriétaire Avalanche Technology, Inc. (USA)
Inventeur(s)
  • Abedifard, Ebrahim
  • Keshtbod, Parviz

Abrégé

A non-volatile memory system includes a first circuit and a second circuit both coupled to a magnetoresistance tunnel junction (MTJ) cell to substantially reduce the level of current flowing through the MTJ with rise in temperature, as experienced by the MTJ. The first circuit is operable to adjust a slope of a curve representing current as a function of temperature and the second circuit is operable to adjust a value of the current level through the MTJ to maintain current constant or to reduce current when the temperature increases. This way sufficient current is provided for the MTJ at different temperatures, to prevent write failure, over programming, MTJ damage and waste of current.

Classes IPC  ?

  • G11C 11/16 - Mémoires numériques caractérisées par l'utilisation d'éléments d'emmagasinage électriques ou magnétiques particuliersÉléments d'emmagasinage correspondants utilisant des éléments magnétiques utilisant des éléments dans lesquels l'effet d'emmagasinage est basé sur l'effet de spin
  • G11C 5/14 - Dispositions pour l'alimentation
  • G11C 7/04 - Dispositions pour écrire une information ou pour lire une information dans une mémoire numérique avec des moyens d'éviter les effets perturbateurs thermiques

70.

Multilayered seed structure for perpendicular MTJ memory element

      
Numéro d'application 15295002
Numéro de brevet 09793319
Statut Délivré - en vigueur
Date de dépôt 2016-10-17
Date de la première publication 2017-02-02
Date d'octroi 2017-10-17
Propriétaire Avalanche Technology, Inc. (USA)
Inventeur(s)
  • Gan, Huadong
  • Huai, Yiming
  • Yen, Bing K.
  • Malmhall, Roger K.
  • Zhou, Yuchen

Abrégé

The present invention is directed to a magnetic random access memory element that includes a multilayered seed structure formed by interleaving multiple layers of a first transition metal with multiple layers of a second transition metal; and a first magnetic layer formed on top of the multilayered seed structure. The first magnetic layer has a multilayer structure formed by interleaving layers of the first transition metal with layers of a magnetic material and has a first fixed magnetization direction substantially perpendicular to a layer plane thereof. The first transition metal is platinum or palladium, while the second transition metal is selected from the group consisting of tantalum, titanium, zirconium, hafnium, vanadium, niobium, chromium, molybdenum, and tungsten.

Classes IPC  ?

  • H01L 43/08 - Résistances commandées par un champ magnétique
  • H01L 43/10 - Emploi de matériaux spécifiés
  • H01L 27/22 - Dispositifs consistant en une pluralité de composants semi-conducteurs ou d'autres composants à l'état solide formés dans ou sur un substrat commun utilisant des effets de champ magnétique analogues
  • H01L 43/02 - Dispositifs utilisant les effets galvanomagnétiques ou des effets magnétiques analogues; Procédés ou appareils spécialement adaptés à la fabrication ou au traitement de ces dispositifs ou de leurs parties constitutives - Détails
  • G11C 11/16 - Mémoires numériques caractérisées par l'utilisation d'éléments d'emmagasinage électriques ou magnétiques particuliersÉléments d'emmagasinage correspondants utilisant des éléments magnétiques utilisant des éléments dans lesquels l'effet d'emmagasinage est basé sur l'effet de spin

71.

Memory device with increased separation between memory elements

      
Numéro d'application 14939229
Numéro de brevet 09548448
Statut Délivré - en vigueur
Date de dépôt 2015-11-12
Date de la première publication 2017-01-17
Date d'octroi 2017-01-17
Propriétaire Avalanche Technology, inc. (USA)
Inventeur(s)
  • Satoh, Kimihiro
  • Yen, Bing K.
  • Jung, Dong Ha
  • Huai, Yiming

Abrégé

The present invention is directed to a semiconductor memory device including a plurality of first level contacts arranged in a rectangular array with parallel columns directed along a first direction and parallel rows directed along a second direction. The rectangular array of the plurality of first level contacts have a first pitch and a second pitch along the first and second directions, respectively. The memory device further includes a first and second plurality of second level contacts formed on top of the first level contacts with the first plurality of second level contacts electrically connected to odd columns along the second direction of the first level contacts and the second plurality of second level contacts electrically connected to even columns of the first level contacts; and a first and second plurality of memory elements formed on top of the first and second plurality of second level contacts, respectively.

Classes IPC  ?

  • H01L 29/06 - Corps semi-conducteurs caractérisés par les formes, les dimensions relatives, ou les dispositions des régions semi-conductrices
  • H01L 45/00 - Dispositifs à l'état solide spécialement adaptés pour le redressement, l'amplification, la production d'oscillations ou la commutation, sans barrière de potentiel ni barrière de surface, p.ex. triodes diélectriques; Dispositifs à effet Ovshinsky; Procédés ou appareils spécialement adaptés à la fabrication ou au traitement de ces dispositifs ou de leurs parties constitutives

72.

Magnetic random access memory with dynamic random access memory (DRAM)-like interface

      
Numéro d'application 15213278
Numéro de brevet 09658780
Statut Délivré - en vigueur
Date de dépôt 2016-07-18
Date de la première publication 2016-11-10
Date d'octroi 2017-05-23
Propriétaire Avalanche Technology, Inc. (USA)
Inventeur(s) Nemazie, Siamack

Abrégé

A memory device includes a magnetic memory unit for storing a burst of data during a burst write operation. Each burst of data includes sequential data units with each data unit being received at a clock cycle, and written during the burst write operation, wherein the burst write operation is performed during multiple clock cycles. Further, the memory device includes a mask register coupled to the magnetic memory unit that generates a write mask during the burst write operation to inhibit or enable data units of write data. Furthermore, the memory device allows a next burst write operation to begin while receiving data units of the burst of data to be written or providing read data.

Classes IPC  ?

  • G06F 3/06 - Entrée numérique à partir de, ou sortie numérique vers des supports d'enregistrement
  • G11C 7/10 - Dispositions d'interface d'entrée/sortie [E/S, I/O] de données, p. ex. circuits de commande E/S de données, mémoires tampon de données E/S
  • G11C 7/22 - Circuits de synchronisation ou d'horloge pour la lecture-écriture [R-W]Générateurs ou gestion de signaux de commande pour la lecture-écriture [R-W]
  • G11C 11/16 - Mémoires numériques caractérisées par l'utilisation d'éléments d'emmagasinage électriques ou magnétiques particuliersÉléments d'emmagasinage correspondants utilisant des éléments magnétiques utilisant des éléments dans lesquels l'effet d'emmagasinage est basé sur l'effet de spin
  • G06F 12/0879 - Mode par rafale
  • G06F 13/28 - Gestion de demandes d'interconnexion ou de transfert pour l'accès au bus d'entrée/sortie utilisant le transfert par rafale, p. ex. acces direct à la mémoire, vol de cycle

73.

Fast programming of magnetic random access memory (MRAM)

      
Numéro d'application 15203455
Numéro de brevet 09558802
Statut Délivré - en vigueur
Date de dépôt 2016-07-06
Date de la première publication 2016-10-27
Date d'octroi 2017-01-31
Propriétaire Avalanche Technology, Inc. (USA)
Inventeur(s)
  • Abedifard, Ebrahim
  • Keshtbod, Parviz

Abrégé

A method of programming an MTJ includes selecting an MTJ that is coupled to an access transistor at the drain of the access transistor. The gate of the access transistor is coupled to a selected word line (WL), the selected WL being substantially at a first voltage, Vdd; whereas the WLs that are not coupled to the MTJ are left to float. A second voltage, Vx, is applied to the unselected bit lines (BLs) and further applied to a source line (SL), the SL being coupled to the source of the access transistor. A third voltage, Vdd or 0 Volts, is applied to a selected BL, the selected BL being coupled the MTJ. The first voltage is applied to a SL, the SL being coupled to the source of the access transistor thereby causing the WL to boot above the first voltage.

Classes IPC  ?

  • G11C 11/00 - Mémoires numériques caractérisées par l'utilisation d'éléments d'emmagasinage électriques ou magnétiques particuliersÉléments d'emmagasinage correspondants
  • G11C 11/16 - Mémoires numériques caractérisées par l'utilisation d'éléments d'emmagasinage électriques ou magnétiques particuliersÉléments d'emmagasinage correspondants utilisant des éléments magnétiques utilisant des éléments dans lesquels l'effet d'emmagasinage est basé sur l'effet de spin

74.

Perpendicular MRAM with magnet

      
Numéro d'application 14667590
Numéro de brevet 09472595
Statut Délivré - en vigueur
Date de dépôt 2015-03-24
Date de la première publication 2016-09-29
Date d'octroi 2016-10-18
Propriétaire Avalanche Technology, Inc. (USA)
Inventeur(s)
  • Zhou, Yuchen
  • Yen, Bing K.
  • Huai, Yiming
  • Abedifard, Ebrahim

Abrégé

The present invention is directed to a magnetic random access memory (MRAM) comprising an MRAM die having a front side that includes therein a plurality of perpendicular magnetic tunnel junction (MTJ) memory elements and a back side; and a sheet of permanent magnet disposed in close proximity to the MRAM die with a sheet surface facing the front side or back side of the MRAM die. The sheet of permanent magnet has a permanent magnetization direction substantially perpendicular to the sheet surface facing the MRAM die and exerts a magnetic field that eliminate or minimize the offset field of the magnetic free layer. The MRAM die and the sheet of permanent magnet may be encapsulated by a package case. The MRAM may further comprise a soft magnetic shield disposed on a side of the MRAM die opposite the sheet of permanent magnet.

Classes IPC  ?

  • H01L 27/22 - Dispositifs consistant en une pluralité de composants semi-conducteurs ou d'autres composants à l'état solide formés dans ou sur un substrat commun utilisant des effets de champ magnétique analogues
  • H01L 43/02 - Dispositifs utilisant les effets galvanomagnétiques ou des effets magnétiques analogues; Procédés ou appareils spécialement adaptés à la fabrication ou au traitement de ces dispositifs ou de leurs parties constitutives - Détails
  • H01L 43/08 - Résistances commandées par un champ magnétique
  • H01L 43/10 - Emploi de matériaux spécifiés

75.

Magnetic tunnel junction (MTJ) memory element having tri-layer perpendicular reference layer

      
Numéro d'application 15174754
Numéro de brevet 09608038
Statut Délivré - en vigueur
Date de dépôt 2016-06-06
Date de la première publication 2016-09-29
Date d'octroi 2017-03-28
Propriétaire Avalanche Technology, Inc. (USA)
Inventeur(s)
  • Wang, Zihui
  • Zhou, Yuchen
  • Gan, Huadong
  • Huai, Yiming

Abrégé

The present invention is directed to an STT-MRAM device comprising a plurality of memory elements. Each of the memory elements includes an MTJ structure in between a seed layer and a cap layer. The MTJ structure includes a magnetic free layer structure and a magnetic reference layer structure with an insulating tunnel junction layer interposed therebetween; and a magnetic fixed layer separated from the magnetic reference layer structure by an anti-ferromagnetic coupling layer. The magnetic reference layer structure includes a first magnetic reference layer formed adjacent to the insulating tunnel junction layer and a second magnetic reference layer separated from the first magnetic reference layer by an intermediate magnetic reference layer. The first, second, and intermediate magnetic reference layers have a first invariable magnetization direction substantially perpendicular to layer planes thereof. The magnetic fixed layer has a second invariable magnetization direction that is opposite to the first invariable magnetization direction.

Classes IPC  ?

  • H01L 27/22 - Dispositifs consistant en une pluralité de composants semi-conducteurs ou d'autres composants à l'état solide formés dans ou sur un substrat commun utilisant des effets de champ magnétique analogues
  • H01L 43/08 - Résistances commandées par un champ magnétique
  • H01F 10/32 - Multicouches couplées par échange de spin, p. ex. superréseaux à structure nanométrique
  • G11C 11/16 - Mémoires numériques caractérisées par l'utilisation d'éléments d'emmagasinage électriques ou magnétiques particuliersÉléments d'emmagasinage correspondants utilisant des éléments magnétiques utilisant des éléments dans lesquels l'effet d'emmagasinage est basé sur l'effet de spin
  • H01F 41/30 - Appareils ou procédés spécialement adaptés à la fabrication ou à l'assemblage des aimants, des inductances ou des transformateursAppareils ou procédés spécialement adaptés à la fabrication des matériaux caractérisés par leurs propriétés magnétiques pour appliquer des pellicules magnétiques sur des substrats pour appliquer des structures nanométriques, p. ex. en utilisant l'épitaxie par jets moléculaires [MBE]
  • H01L 29/66 - Types de dispositifs semi-conducteurs
  • H01L 43/02 - Dispositifs utilisant les effets galvanomagnétiques ou des effets magnétiques analogues; Procédés ou appareils spécialement adaptés à la fabrication ou au traitement de ces dispositifs ou de leurs parties constitutives - Détails
  • H01L 43/10 - Emploi de matériaux spécifiés
  • B82Y 25/00 - Nanomagnétisme, p. ex. magnéto-impédance, magnétorésistance anisotropique, magnétorésistance géante ou magnétorésistance à effet tunnel

76.

Landing pad in peripheral circuit for magnetic random access memory (MRAM)

      
Numéro d'application 15158872
Numéro de brevet 09793318
Statut Délivré - en vigueur
Date de dépôt 2016-05-19
Date de la première publication 2016-09-22
Date d'octroi 2017-10-17
Propriétaire Avalanche Technology, Inc. (USA)
Inventeur(s)
  • Satoh, Kimihiro
  • Huai, Yiming

Abrégé

The present invention is directed to a memory device having a via landing pad in the peripheral circuit that minimizes the memory cell size. A device having features of the present invention comprises a peripheral circuit region and a magnetic memory cell region including at least a magnetic tunnel junction (MTJ) element. The peripheral circuit region comprises a substrate and a bottom contact formed therein; a landing pad including a first magnetic layer structure formed on top of the bottom contact and a second magnetic layer structure separated from the first magnetic layer structure by an insulating tunnel junction layer, wherein each of the insulating tunnel junction layer and the second magnetic layer structure has an opening aligned to each other; and a via partly embedded in the landing pad and directly coupled to the first magnetic layer structure through the openings.

Classes IPC  ?

  • H01L 27/22 - Dispositifs consistant en une pluralité de composants semi-conducteurs ou d'autres composants à l'état solide formés dans ou sur un substrat commun utilisant des effets de champ magnétique analogues

77.

Method and apparatus for increasing the reliability of an access transistor coupled to a magnetic tunnel junction (MTJ)

      
Numéro d'application 15147084
Numéro de brevet 09530479
Statut Délivré - en vigueur
Date de dépôt 2016-05-05
Date de la première publication 2016-09-01
Date d'octroi 2016-12-27
Propriétaire Avalanche Technology, Inc. (USA)
Inventeur(s) Abedifard, Ebrahim

Abrégé

A method is disclosed for writing a magnetic tunnel junction (MTJ) of a magnetic memory array by switching a magnetic orientation associated with the MTJ from anti-parallel to parallel magnetic orientation. One end of the MTJ is coupled to a bit line while the opposite end of the MTJ is coupled to one end of an access transistor. The method includes the steps of applying a gate voltage that is approximately a sum of a first voltage and a second voltage to a gate of the access transistor with the second voltage being less than the first voltage; raising the bit line to the first voltage; and applying the second voltage to the opposite end of the access transistor to program the MTJ while maintaining a voltage difference between the gate and the one end of the access transistor to be less than or equal to the first voltage.

Classes IPC  ?

  • G11C 11/15 - Mémoires numériques caractérisées par l'utilisation d'éléments d'emmagasinage électriques ou magnétiques particuliersÉléments d'emmagasinage correspondants utilisant des éléments magnétiques utilisant des éléments à pellicules minces utilisant des couches magnétiques multiples
  • G11C 11/16 - Mémoires numériques caractérisées par l'utilisation d'éléments d'emmagasinage électriques ou magnétiques particuliersÉléments d'emmagasinage correspondants utilisant des éléments magnétiques utilisant des éléments dans lesquels l'effet d'emmagasinage est basé sur l'effet de spin

78.

High capacity low cost multi-state magnetic memory

      
Numéro d'application 15148694
Numéro de brevet 09478279
Statut Délivré - en vigueur
Date de dépôt 2016-05-06
Date de la première publication 2016-09-01
Date d'octroi 2016-10-25
Propriétaire Avalanche Technology, Inc. (USA)
Inventeur(s)
  • Ranjan, Rajiv Yadav
  • Keshtbod, Parviz
  • Malmhall, Roger Klas

Abrégé

The present invention is directed to a multi-state current-switching magnetic memory element configured to store a state by current flowing therethrough to switch the state including two or more magnetic tunneling junctions (MTJs) coupled in parallel between a top electrode and a bottom electrode. Each MTJ includes a free layer with a switchable magnetic orientation perpendicular to a layer plane thereof, a fixed layer with a fixed magnetic orientation perpendicular to a layer plane thereof, and a barrier layer interposed between the free layer and the fixed layer. The magnetic memory element is operable to store more than one bit of information.

Classes IPC  ?

  • G11C 11/00 - Mémoires numériques caractérisées par l'utilisation d'éléments d'emmagasinage électriques ou magnétiques particuliersÉléments d'emmagasinage correspondants
  • G11C 11/56 - Mémoires numériques caractérisées par l'utilisation d'éléments d'emmagasinage électriques ou magnétiques particuliersÉléments d'emmagasinage correspondants utilisant des éléments d'emmagasinage comportant plus de deux états stables représentés par des échelons, p. ex. de tension, de courant, de phase, de fréquence
  • H01L 27/22 - Dispositifs consistant en une pluralité de composants semi-conducteurs ou d'autres composants à l'état solide formés dans ou sur un substrat commun utilisant des effets de champ magnétique analogues
  • G11C 11/16 - Mémoires numériques caractérisées par l'utilisation d'éléments d'emmagasinage électriques ou magnétiques particuliersÉléments d'emmagasinage correspondants utilisant des éléments magnétiques utilisant des éléments dans lesquels l'effet d'emmagasinage est basé sur l'effet de spin
  • H01L 43/02 - Dispositifs utilisant les effets galvanomagnétiques ou des effets magnétiques analogues; Procédés ou appareils spécialement adaptés à la fabrication ou au traitement de ces dispositifs ou de leurs parties constitutives - Détails
  • H01L 43/08 - Résistances commandées par un champ magnétique
  • H01L 43/10 - Emploi de matériaux spécifiés

79.

Management of memory array with magnetic random access memory (MRAM)

      
Numéro d'application 15094844
Numéro de brevet 09652386
Statut Délivré - en vigueur
Date de dépôt 2016-04-08
Date de la première publication 2016-08-11
Date d'octroi 2017-05-16
Propriétaire Avalanche Technology, Inc. (USA)
Inventeur(s)
  • Asnaashari, Mehdi
  • Nemazie, Siamack

Abrégé

An embodiment of the present invention includes a mass storage device with a storage media that includes magnetic random access memory (MRAM) devices with a NAND flash interface and NAND flash memory devices that are coupled to the MRAM devices. The storage media is partitioned into a hybrid reserved area made of a combination of MRAM array and NAND array and a hybrid user area made of a combination of MRAM array and NAND array. The mass storage device further includes a controller with a host interface and a flash interface coupled to the MRAM and NAND flash memory devices through the flash interface.

Classes IPC  ?

  • G11C 11/00 - Mémoires numériques caractérisées par l'utilisation d'éléments d'emmagasinage électriques ou magnétiques particuliersÉléments d'emmagasinage correspondants
  • G06F 12/0804 - Adressage d’un niveau de mémoire dans lequel l’accès aux données ou aux blocs de données désirés nécessite des moyens d’adressage associatif, p. ex. mémoires cache avec mise à jour de la mémoire principale
  • G06F 13/00 - Interconnexion ou transfert d'information ou d'autres signaux entre mémoires, dispositifs d'entrée/sortie ou unités de traitement
  • G11C 11/16 - Mémoires numériques caractérisées par l'utilisation d'éléments d'emmagasinage électriques ou magnétiques particuliersÉléments d'emmagasinage correspondants utilisant des éléments magnétiques utilisant des éléments dans lesquels l'effet d'emmagasinage est basé sur l'effet de spin
  • G11C 11/34 - Mémoires numériques caractérisées par l'utilisation d'éléments d'emmagasinage électriques ou magnétiques particuliersÉléments d'emmagasinage correspondants utilisant des éléments électriques utilisant des dispositifs à semi-conducteurs
  • G11C 16/06 - Circuits auxiliaires, p. ex. pour l'écriture dans la mémoire
  • G11C 16/22 - Circuits de sécurité ou de protection pour empêcher l'accès non autorisé ou accidentel aux cellules de mémoire
  • G06F 12/02 - Adressage ou affectationRéadressage
  • G06F 12/0802 - Adressage d’un niveau de mémoire dans lequel l’accès aux données ou aux blocs de données désirés nécessite des moyens d’adressage associatif, p. ex. mémoires cache
  • G06F 3/06 - Entrée numérique à partir de, ou sortie numérique vers des supports d'enregistrement
  • G06F 9/00 - Dispositions pour la commande par programme, p. ex. unités de commande

80.

Magnetic random access memory with perpendicular interfacial anisotropy

      
Numéro d'application 15080208
Numéro de brevet 09634244
Statut Délivré - en vigueur
Date de dépôt 2016-03-24
Date de la première publication 2016-07-21
Date d'octroi 2017-04-25
Propriétaire Avalanche Technology, Inc. (USA)
Inventeur(s)
  • Gan, Huadong
  • Huai, Yiming
  • Wang, Zihui
  • Zhou, Yuchen

Abrégé

The present invention is directed to an MRAM element comprising a magnetic free layer structure and a magnetic reference layer structure with an insulating tunnel junction layer interposed therebetween. The magnetic free layer structure has a variable magnetization direction substantially perpendicular to the layer plane thereof. The magnetic reference layer structure includes a first magnetic reference layer formed adjacent to the insulating tunnel junction layer and a second magnetic reference layer separated from the first magnetic reference layer by a first non-magnetic perpendicular enhancement layer. The first and second magnetic reference layers have a first fixed magnetization direction substantially perpendicular to the layer plane thereof. The second magnetic reference layer has a multilayer structure comprising a first magnetic reference sublayer formed adjacent to the first non-magnetic perpendicular enhancement layer and a second magnetic reference sublayer separated from the first magnetic reference sublayer by an intermediate metallic layer.

Classes IPC  ?

  • H01L 43/02 - Dispositifs utilisant les effets galvanomagnétiques ou des effets magnétiques analogues; Procédés ou appareils spécialement adaptés à la fabrication ou au traitement de ces dispositifs ou de leurs parties constitutives - Détails
  • H01L 43/10 - Emploi de matériaux spécifiés
  • H01F 10/32 - Multicouches couplées par échange de spin, p. ex. superréseaux à structure nanométrique
  • G11C 11/16 - Mémoires numériques caractérisées par l'utilisation d'éléments d'emmagasinage électriques ou magnétiques particuliersÉléments d'emmagasinage correspondants utilisant des éléments magnétiques utilisant des éléments dans lesquels l'effet d'emmagasinage est basé sur l'effet de spin
  • H01F 41/30 - Appareils ou procédés spécialement adaptés à la fabrication ou à l'assemblage des aimants, des inductances ou des transformateursAppareils ou procédés spécialement adaptés à la fabrication des matériaux caractérisés par leurs propriétés magnétiques pour appliquer des pellicules magnétiques sur des substrats pour appliquer des structures nanométriques, p. ex. en utilisant l'épitaxie par jets moléculaires [MBE]
  • H01L 29/66 - Types de dispositifs semi-conducteurs
  • H01L 43/08 - Résistances commandées par un champ magnétique
  • H01L 27/22 - Dispositifs consistant en une pluralité de composants semi-conducteurs ou d'autres composants à l'état solide formés dans ou sur un substrat commun utilisant des effets de champ magnétique analogues
  • B82Y 40/00 - Fabrication ou traitement des nanostructures

81.

Magnetic random access memory with tri-layer reference layer

      
Numéro d'application 15054561
Numéro de brevet 09543506
Statut Délivré - en vigueur
Date de dépôt 2016-02-26
Date de la première publication 2016-07-14
Date d'octroi 2017-01-10
Propriétaire Avalanche Technology, Inc. (USA)
Inventeur(s)
  • Gan, Huadong
  • Huai, Yiming
  • Zhou, Yuchen
  • Wang, Zihui
  • Wang, Xiaobin
  • Yen, Bing K.
  • Hao, Xiaojie

Abrégé

The present invention is directed to an MTJ memory element including a magnetic free layer structure which comprises one or more magnetic free layers that have a same variable magnetization direction substantially perpendicular to layer planes thereof; an insulating tunnel junction layer formed adjacent to the magnetic free layer structure; a magnetic reference layer structure comprising a first magnetic reference layer formed adjacent to the insulating tunnel junction layer and a second magnetic reference layer separated therefrom by a perpendicular enhancement layer with the first and second magnetic reference layers having a first fixed magnetization direction substantially perpendicular to layer planes thereof; an anti-ferromagnetic coupling layer formed adjacent to the second magnetic reference layer opposite the perpendicular enhancement layer; and a magnetic fixed layer comprising first and second magnetic fixed sublayers with the second magnetic fixed sublayer formed adjacent to the anti-ferromagnetic coupling layer opposite the second magnetic reference layer.

Classes IPC  ?

  • H01L 29/82 - Types de dispositifs semi-conducteurs commandés par la variation du champ magnétique appliqué au dispositif
  • H01L 43/02 - Dispositifs utilisant les effets galvanomagnétiques ou des effets magnétiques analogues; Procédés ou appareils spécialement adaptés à la fabrication ou au traitement de ces dispositifs ou de leurs parties constitutives - Détails
  • H01L 43/08 - Résistances commandées par un champ magnétique
  • H01F 10/32 - Multicouches couplées par échange de spin, p. ex. superréseaux à structure nanométrique
  • G11C 11/16 - Mémoires numériques caractérisées par l'utilisation d'éléments d'emmagasinage électriques ou magnétiques particuliersÉléments d'emmagasinage correspondants utilisant des éléments magnétiques utilisant des éléments dans lesquels l'effet d'emmagasinage est basé sur l'effet de spin
  • H01F 41/30 - Appareils ou procédés spécialement adaptés à la fabrication ou à l'assemblage des aimants, des inductances ou des transformateursAppareils ou procédés spécialement adaptés à la fabrication des matériaux caractérisés par leurs propriétés magnétiques pour appliquer des pellicules magnétiques sur des substrats pour appliquer des structures nanométriques, p. ex. en utilisant l'épitaxie par jets moléculaires [MBE]
  • H01L 29/66 - Types de dispositifs semi-conducteurs
  • H01L 43/10 - Emploi de matériaux spécifiés
  • H01L 27/22 - Dispositifs consistant en une pluralité de composants semi-conducteurs ou d'autres composants à l'état solide formés dans ou sur un substrat commun utilisant des effets de champ magnétique analogues
  • B82Y 40/00 - Fabrication ou traitement des nanostructures

82.

Spin-transfer torque magnetic random access memory with perpendicular magnetic anisotropy multilayers

      
Numéro d'application 15072254
Numéro de brevet 09419210
Statut Délivré - en vigueur
Date de dépôt 2016-03-16
Date de la première publication 2016-07-07
Date d'octroi 2016-08-16
Propriétaire Avalanche Technology, Inc. (USA)
Inventeur(s)
  • Huai, Yiming
  • Zhang, Jing
  • Ranjan, Rajiv Yadav
  • Zhou, Yuchen
  • Malmhall, Roger Klas

Abrégé

The present invention is directed to a spin transfer torque magnetic random access memory (STTMRAM) element comprising a composite free layer including one or more stacks of a bilayer unit that comprises an insulator layer and a magnetic layer with the magnetic layer having a variable magnetization direction substantially perpendicular to a layer plane thereof; a magnetic pinned layer having a first fixed magnetization direction substantially perpendicular to a layer plane thereof; a tunnel barrier layer formed between the composite free layer and the magnetic pinned layer; and a magnetic fixed layer coupled to the magnetic pinned layer through an anti-ferromagnetic coupling layer. The magnetic fixed layer has a second fixed magnetization direction that is substantially perpendicular to a layer plane thereof and is substantially opposite to the first fixed magnetization direction.

Classes IPC  ?

  • G11C 16/00 - Mémoires mortes programmables effaçables
  • H01L 43/10 - Emploi de matériaux spécifiés
  • H01L 43/08 - Résistances commandées par un champ magnétique
  • H01L 43/02 - Dispositifs utilisant les effets galvanomagnétiques ou des effets magnétiques analogues; Procédés ou appareils spécialement adaptés à la fabrication ou au traitement de ces dispositifs ou de leurs parties constitutives - Détails
  • G11C 11/16 - Mémoires numériques caractérisées par l'utilisation d'éléments d'emmagasinage électriques ou magnétiques particuliersÉléments d'emmagasinage correspondants utilisant des éléments magnétiques utilisant des éléments dans lesquels l'effet d'emmagasinage est basé sur l'effet de spin

83.

Unipolar-switching perpendicular MRAM and method for using same

      
Numéro d'application 14975419
Numéro de brevet 09502092
Statut Délivré - en vigueur
Date de dépôt 2015-12-18
Date de la première publication 2016-06-23
Date d'octroi 2016-11-22
Propriétaire Avalanche Technology, Inc. (USA)
Inventeur(s)
  • Zhou, Yuchen
  • Wang, Zihui
  • Abedifard, Ebrahim
  • Huai, Yiming
  • Hao, Xiaojie

Abrégé

MRAM devices that are switched by unipolar electron flow are described. Embodiments use arrays of cells that include a diode or transistor with a pMTJ. The switching between the high and low resistance states of the pMTJ is achieved by electron flow in the same direction, i.e. a unipolar flow. Embodiments of the invention include methods of operating unipolar MRAM devices that include a read step after a write step to verify the operation. Embodiments also include methods of operating unipolar MRAM devices that include an iterative stepped-voltage write process that includes a plurality of write-read steps that begin with a selected voltage for the write pulse for the first iteration and gradually increase the voltage for the write pulse for the next iteration until a successful read operation occurs.

Classes IPC  ?

  • G11C 11/00 - Mémoires numériques caractérisées par l'utilisation d'éléments d'emmagasinage électriques ou magnétiques particuliersÉléments d'emmagasinage correspondants
  • G11C 11/16 - Mémoires numériques caractérisées par l'utilisation d'éléments d'emmagasinage électriques ou magnétiques particuliersÉléments d'emmagasinage correspondants utilisant des éléments magnétiques utilisant des éléments dans lesquels l'effet d'emmagasinage est basé sur l'effet de spin
  • H01L 43/02 - Dispositifs utilisant les effets galvanomagnétiques ou des effets magnétiques analogues; Procédés ou appareils spécialement adaptés à la fabrication ou au traitement de ces dispositifs ou de leurs parties constitutives - Détails
  • H01L 43/08 - Résistances commandées par un champ magnétique
  • H01L 27/22 - Dispositifs consistant en une pluralité de composants semi-conducteurs ou d'autres composants à l'état solide formés dans ou sur un substrat commun utilisant des effets de champ magnétique analogues

84.

Magnetic random access memory with dynamic random access memory (DRAM)-like interface

      
Numéro d'application 15009367
Numéro de brevet 09396783
Statut Délivré - en vigueur
Date de dépôt 2016-01-28
Date de la première publication 2016-05-26
Date d'octroi 2016-07-19
Propriétaire Avalanche Technology, Inc. (USA)
Inventeur(s) Nemazie, Siamack

Abrégé

A memory device includes a magnetic memory unit for storing a burst of data during a burst write operation. Each burst of data includes sequential data units with each data unit being received at a clock cycle, and written during the burst write operation, wherein the burst write operation is performed during multiple clock cycles. Further, the memory device includes a mask register coupled to the magnetic memory unit that generates a write mask during the burst write operation to inhibit or enable data units of write data. Furthermore, the memory device allows a next burst write operation to begin while receiving data units of the burst of data to be written or providing read data.

Classes IPC  ?

  • G11C 11/16 - Mémoires numériques caractérisées par l'utilisation d'éléments d'emmagasinage électriques ou magnétiques particuliersÉléments d'emmagasinage correspondants utilisant des éléments magnétiques utilisant des éléments dans lesquels l'effet d'emmagasinage est basé sur l'effet de spin
  • G06F 13/28 - Gestion de demandes d'interconnexion ou de transfert pour l'accès au bus d'entrée/sortie utilisant le transfert par rafale, p. ex. acces direct à la mémoire, vol de cycle
  • G06F 12/08 - Adressage ou affectationRéadressage dans des systèmes de mémoires hiérarchiques, p. ex. des systèmes de mémoire virtuelle

85.

Method and apparatus for writing to a magnetic tunnel junction (MTJ) by applying incrementally increasing voltage level

      
Numéro d'application 14754635
Numéro de brevet 09520174
Statut Délivré - en vigueur
Date de dépôt 2015-06-29
Date de la première publication 2016-04-28
Date d'octroi 2016-12-13
Propriétaire Avalanche Technology, Inc. (USA)
Inventeur(s)
  • Abedifard, Ebrahim
  • Estakhri, Petro

Abrégé

A method of writing to magnetic tunnel junctions (MTJs) of a magnetic memory array includes storing in-coming data in a cache register, reading the present logic state of a first one of a set of at least two MTJs, the set of at least two MTJs including the first MTJ and a second MTJ. The in-coming data is to be written into the second MTJ. Further steps are storing the read logic state into a data register, swapping the contents of the data register and the cache register so that the cache register stores the read logic state and the data register stores the in-coming data, applying a first predetermined voltage level to the set of MTJs thereby causing the first MTJ to be over-written, applying a second predetermined voltage level to the set of MTJs, and storing the in-coming data into the second MTJ.

Classes IPC  ?

  • G11C 11/00 - Mémoires numériques caractérisées par l'utilisation d'éléments d'emmagasinage électriques ou magnétiques particuliersÉléments d'emmagasinage correspondants
  • G11C 11/16 - Mémoires numériques caractérisées par l'utilisation d'éléments d'emmagasinage électriques ou magnétiques particuliersÉléments d'emmagasinage correspondants utilisant des éléments magnétiques utilisant des éléments dans lesquels l'effet d'emmagasinage est basé sur l'effet de spin
  • G11C 11/56 - Mémoires numériques caractérisées par l'utilisation d'éléments d'emmagasinage électriques ou magnétiques particuliersÉléments d'emmagasinage correspondants utilisant des éléments d'emmagasinage comportant plus de deux états stables représentés par des échelons, p. ex. de tension, de courant, de phase, de fréquence

86.

Shared PCIe end point system including a PCIe switch and method for initializing the switch

      
Numéro d'application 14948187
Numéro de brevet 09824050
Statut Délivré - en vigueur
Date de dépôt 2015-11-20
Date de la première publication 2016-03-24
Date d'octroi 2017-11-21
Propriétaire Avalanche Technology, Inc. (USA)
Inventeur(s)
  • Mandapuram, Anilkumar
  • Nemazie, Siamack

Abrégé

A method of accessing a server address space of a shared PCIe end point system includes programming a primary address translation table with a server address of a server address space, setting up a direct memory access (DMA) to access a primary port memory map, the primary port memory map correlating with addresses in the primary address translation table, and re-directing the direct memory accesses to the primary port memory map to the server address space according to the primary address translation table.

Classes IPC  ?

  • G06F 13/00 - Interconnexion ou transfert d'information ou d'autres signaux entre mémoires, dispositifs d'entrée/sortie ou unités de traitement
  • G06F 13/40 - Structure du bus
  • G06F 9/44 - Dispositions pour exécuter des programmes spécifiques
  • G06F 13/24 - Gestion de demandes d'interconnexion ou de transfert pour l'accès au bus d'entrée/sortie utilisant l'interruption
  • G06F 13/28 - Gestion de demandes d'interconnexion ou de transfert pour l'accès au bus d'entrée/sortie utilisant le transfert par rafale, p. ex. acces direct à la mémoire, vol de cycle
  • G06F 13/16 - Gestion de demandes d'interconnexion ou de transfert pour l'accès au bus de mémoire
  • G06F 13/42 - Protocole de transfert pour bus, p. ex. liaisonSynchronisation

87.

Fast programming of magnetic random access memory (MRAM)

      
Numéro d'application 14253192
Numéro de brevet 09401194
Statut Délivré - en vigueur
Date de dépôt 2014-04-15
Date de la première publication 2016-03-17
Date d'octroi 2016-07-26
Propriétaire Avalanche Technology, Inc. (USA)
Inventeur(s)
  • Abedifard, Ebrahim
  • Keshtbod, Parviz

Abrégé

A method of programming a MTJ includes selecting a MTJ that is coupled to an access transistor at the drain of the access transistor. The gate of the access transistor is coupled to a selected word line (WL), the selected WL is substantially at a first voltage, Vdd; whereas the WLs that are not coupled to the MTJ are left to float. A second voltage, Vx, is applied to the unselected bit lines (BLs) and further applied to a source line (SL), the SL being coupled to the source of the access transistor. A third voltage, Vdd or 0 Volts, is applied to a selected BL, the selected BL is coupled the MTJ. The first voltage is applied to a SL, the SL is coupled to the source of the access transistor thereby causing the WL to boot above the first voltage.

Classes IPC  ?

  • G11C 11/00 - Mémoires numériques caractérisées par l'utilisation d'éléments d'emmagasinage électriques ou magnétiques particuliersÉléments d'emmagasinage correspondants
  • G11C 11/16 - Mémoires numériques caractérisées par l'utilisation d'éléments d'emmagasinage électriques ou magnétiques particuliersÉléments d'emmagasinage correspondants utilisant des éléments magnétiques utilisant des éléments dans lesquels l'effet d'emmagasinage est basé sur l'effet de spin

88.

STTMRAM element having multiple perpendicular MTJs coupled in series

      
Numéro d'application 14944117
Numéro de brevet 09349941
Statut Délivré - en vigueur
Date de dépôt 2015-11-17
Date de la première publication 2016-03-17
Date d'octroi 2016-05-24
Propriétaire Avalanche Technology, Inc. (USA)
Inventeur(s)
  • Ranjan, Rajiv Yadav
  • Keshtbod, Parviz
  • Malmhall, Roger Klas

Abrégé

The present invention is directed to a multi-state current-switching magnetic memory element configured to store a state by current flowing therethrough to switch the state. The magnetic memory element includes a stack of two or more magnetic tunneling junctions (MTJs) with each MTJ including a free layer with a switchable magnetic orientation perpendicular to a layer plane thereof, a barrier layer, and a fixed layer with a fixed magnetic orientation perpendicular to a layer plane thereof. Each MTJ is separated from other MTJs in the stack by at least an isolation layer. The stack of MTJs may store more than one bit of information. The free layer of each MTJ has a switching current threshold different from free layers of other MTJs in the stack.

Classes IPC  ?

  • G11C 11/00 - Mémoires numériques caractérisées par l'utilisation d'éléments d'emmagasinage électriques ou magnétiques particuliersÉléments d'emmagasinage correspondants
  • H01L 43/02 - Dispositifs utilisant les effets galvanomagnétiques ou des effets magnétiques analogues; Procédés ou appareils spécialement adaptés à la fabrication ou au traitement de ces dispositifs ou de leurs parties constitutives - Détails
  • G11C 11/56 - Mémoires numériques caractérisées par l'utilisation d'éléments d'emmagasinage électriques ou magnétiques particuliersÉléments d'emmagasinage correspondants utilisant des éléments d'emmagasinage comportant plus de deux états stables représentés par des échelons, p. ex. de tension, de courant, de phase, de fréquence
  • H01L 27/22 - Dispositifs consistant en une pluralité de composants semi-conducteurs ou d'autres composants à l'état solide formés dans ou sur un substrat commun utilisant des effets de champ magnétique analogues
  • G11C 11/16 - Mémoires numériques caractérisées par l'utilisation d'éléments d'emmagasinage électriques ou magnétiques particuliersÉléments d'emmagasinage correspondants utilisant des éléments magnétiques utilisant des éléments dans lesquels l'effet d'emmagasinage est basé sur l'effet de spin
  • H01L 43/08 - Résistances commandées par un champ magnétique
  • H01L 43/10 - Emploi de matériaux spécifiés

89.

Spin-orbitronics device and applications thereof

      
Numéro d'application 14831546
Numéro de brevet 09647032
Statut Délivré - en vigueur
Date de dépôt 2015-08-20
Date de la première publication 2016-03-03
Date d'octroi 2017-05-09
Propriétaire Avalanche Technology, Inc. (USA)
Inventeur(s)
  • Wang, Xiaobin
  • Keshtbod, Parviz
  • Satoh, Kimihiro
  • Wang, Zihui
  • Gan, Huadong

Abrégé

The present invention is directed to a spin-orbitronics device including a magnetic comparison layer structure having a pseudo-invariable magnetization direction; a magnetic free layer structure whose variable magnetization direction can be switched by a switching current passing between the magnetic comparison layer structure and the magnetic free layer structure; an insulating tunnel junction layer interposed between the magnetic comparison layer structure and the magnetic free layer structure; and a non-magnetic transverse polarizing layer formed adjacent to the magnetic comparison layer structure. The pseudo-invariable magnetization direction of the magnetic comparison layer structure may be switched by passing a comparison current through the transverse polarizing layer along a direction that is substantially parallel to a layer plane of the transverse polarizing layer. The pseudo-invariable magnetization direction of the magnetic comparison layer structure is not switched by the switching current. The variable magnetization direction of the magnetic free layer structure is not switched by the comparison current.

Classes IPC  ?

  • H01L 27/22 - Dispositifs consistant en une pluralité de composants semi-conducteurs ou d'autres composants à l'état solide formés dans ou sur un substrat commun utilisant des effets de champ magnétique analogues
  • H01L 43/08 - Résistances commandées par un champ magnétique

90.

Perpendicular magnetic tunnel junction (pMTJ) with in-plane magneto-static switching-enhancing layer

      
Numéro d'application 14930523
Numéro de brevet 09679625
Statut Délivré - en vigueur
Date de dépôt 2015-11-02
Date de la première publication 2016-02-25
Date d'octroi 2017-06-13
Propriétaire Avalanche Technology, Inc. (USA)
Inventeur(s)
  • Zhang, Jing
  • Huai, Yiming
  • Ranjan, Rajiv Yadav
  • Zhou, Yuchen
  • Wang, Zihui
  • Hao, Xiaojie

Abrégé

An STTMRAM element includes a magnetic tunnel junction (MTJ) having a perpendicular magnetic orientation. The MTJ includes a barrier layer, a free layer formed on top of the barrier layer and having a magnetic orientation that is perpendicular and switchable relative to the magnetic orientation of the fixed layer. The magnetic orientation of the free layer switches when electrical current flows through the STTMRAM element. A switching-enhancing layer (SEL), separated from the free layer by a spacer layer, is formed on top of the free layer and has an in-plane magnetic orientation and generates magneto-static fields onto the free layer, causing the magnetic moments of the outer edges of the free layer to tilt with an in-plane component while minimally disturbing the magnetic moment at the center of the free layer to ease the switching of the free layer and to reduce the threshold voltage/current.

Classes IPC  ?

  • H01L 29/82 - Types de dispositifs semi-conducteurs commandés par la variation du champ magnétique appliqué au dispositif
  • G11C 11/16 - Mémoires numériques caractérisées par l'utilisation d'éléments d'emmagasinage électriques ou magnétiques particuliersÉléments d'emmagasinage correspondants utilisant des éléments magnétiques utilisant des éléments dans lesquels l'effet d'emmagasinage est basé sur l'effet de spin
  • H01L 43/08 - Résistances commandées par un champ magnétique
  • H01L 43/02 - Dispositifs utilisant les effets galvanomagnétiques ou des effets magnétiques analogues; Procédés ou appareils spécialement adaptés à la fabrication ou au traitement de ces dispositifs ou de leurs parties constitutives - Détails
  • H01L 43/10 - Emploi de matériaux spécifiés

91.

High capaciy low cost multi-state magnetic memory

      
Numéro d'application 14927412
Numéro de brevet 09337413
Statut Délivré - en vigueur
Date de dépôt 2015-10-29
Date de la première publication 2016-02-18
Date d'octroi 2016-05-10
Propriétaire Avalanche Technology, Inc. (USA)
Inventeur(s)
  • Ranjan, Rajiv Yadav
  • Keshtbod, Parviz
  • Malmhall, Roger Klas

Abrégé

One embodiment of the present invention includes a multi-state current-switching magnetic memory element that includes a stack of two or more magnetic tunneling junctions (MTJs), each MTJ having a free layer and being separated from other MTJs in the stack by a seeding layer formed upon an isolation layer. The stack is for storing more than one bit of information, wherein different levels of current applied to the memory element cause switching to different states.

Classes IPC  ?

  • G11C 11/00 - Mémoires numériques caractérisées par l'utilisation d'éléments d'emmagasinage électriques ou magnétiques particuliersÉléments d'emmagasinage correspondants
  • H01L 43/02 - Dispositifs utilisant les effets galvanomagnétiques ou des effets magnétiques analogues; Procédés ou appareils spécialement adaptés à la fabrication ou au traitement de ces dispositifs ou de leurs parties constitutives - Détails
  • G11C 11/56 - Mémoires numériques caractérisées par l'utilisation d'éléments d'emmagasinage électriques ou magnétiques particuliersÉléments d'emmagasinage correspondants utilisant des éléments d'emmagasinage comportant plus de deux états stables représentés par des échelons, p. ex. de tension, de courant, de phase, de fréquence
  • H01L 27/22 - Dispositifs consistant en une pluralité de composants semi-conducteurs ou d'autres composants à l'état solide formés dans ou sur un substrat commun utilisant des effets de champ magnétique analogues
  • G11C 11/16 - Mémoires numériques caractérisées par l'utilisation d'éléments d'emmagasinage électriques ou magnétiques particuliersÉléments d'emmagasinage correspondants utilisant des éléments magnétiques utilisant des éléments dans lesquels l'effet d'emmagasinage est basé sur l'effet de spin
  • H01L 43/08 - Résistances commandées par un champ magnétique
  • H01L 43/10 - Emploi de matériaux spécifiés

92.

Secure spin torque transfer magnetic random access memory (STTMRAM)

      
Numéro d'application 14867881
Numéro de brevet 09319387
Statut Délivré - en vigueur
Date de dépôt 2015-09-28
Date de la première publication 2016-01-21
Date d'octroi 2016-04-19
Propriétaire Avalanche Technology, Inc. (USA)
Inventeur(s)
  • Nemazie, Siamack
  • Van Le, Ngon

Abrégé

A magnetic memory device includes a main memory made of magnetic memory, the main memory and further includes a parameter area used to store parameters used to authenticate data. Further, the magnetic memory device has parameter memory that maintains a protected zone used to store protected zone parameters, and an authentication zone used to store authentication parameters, the protection zone parameters and the authentication parameters being associated with the data that requires authentication. Upon modification of any of the parameters stored in the parameter memory by a user, a corresponding location of the parameter area of the main memory is also modified.

Classes IPC  ?

  • H04L 9/08 - Répartition de clés
  • H04L 29/06 - Commande de la communication; Traitement de la communication caractérisés par un protocole
  • G11C 11/16 - Mémoires numériques caractérisées par l'utilisation d'éléments d'emmagasinage électriques ou magnétiques particuliersÉléments d'emmagasinage correspondants utilisant des éléments magnétiques utilisant des éléments dans lesquels l'effet d'emmagasinage est basé sur l'effet de spin
  • H04W 12/04 - Gestion des clés, p. ex. par architecture d’amorçage générique [GBA]

93.

Magnetic random access memory with multilayered seed structure

      
Numéro d'application 14687161
Numéro de brevet 09496489
Statut Délivré - en vigueur
Date de dépôt 2015-04-15
Date de la première publication 2015-11-26
Date d'octroi 2016-11-15
Propriétaire Avalanche Technology, Inc. (USA)
Inventeur(s)
  • Gan, Huadong
  • Huai, Yiming
  • Zhou, Yuchen

Abrégé

The present invention is directed to a magnetic random access memory element that includes a multilayered seed structure formed by interleaving a first type sublayer and a second type sublayer to form one or more repeats of a unit bilayer structure and a first magnetic layer formed on top of the multilayered seed structure. The unit bilayer structure is made of the first and second type sublayers with at least one of the first and second type sublayers including therein one or more ferromagnetic elements. The multilayered seed structure may be amorphous or non-magnetic or both. The unit bilayer structure may be made of CoFeB and Ta sublayers.

Classes IPC  ?

  • H01L 43/08 - Résistances commandées par un champ magnétique
  • H01L 43/10 - Emploi de matériaux spécifiés
  • H01L 43/02 - Dispositifs utilisant les effets galvanomagnétiques ou des effets magnétiques analogues; Procédés ou appareils spécialement adaptés à la fabrication ou au traitement de ces dispositifs ou de leurs parties constitutives - Détails
  • H01L 27/22 - Dispositifs consistant en une pluralité de composants semi-conducteurs ou d'autres composants à l'état solide formés dans ou sur un substrat commun utilisant des effets de champ magnétique analogues

94.

Magnetic random access memory with multilayered seed structure

      
Numéro d'application 14701955
Numéro de brevet 09419207
Statut Délivré - en vigueur
Date de dépôt 2015-05-01
Date de la première publication 2015-11-26
Date d'octroi 2016-08-16
Propriétaire Avalanche Technology, Inc. (USA)
Inventeur(s)
  • Huai, Yiming
  • Gan, Huadong
  • Zhou, Yuchen

Abrégé

The present invention is directed to a magnetic random access memory element that includes a multilayered seed structure formed by interleaving a first type sublayer and a second type sublayer to form one or more repeats of a unit bilayer structure and a first magnetic layer formed on top of the multilayered seed structure. The unit bilayer structure is made of the first and second type sublayers with at least one of the first and second type sublayers including therein one or more ferromagnetic elements. The multilayered seed structure may be amorphous or non-magnetic or both. The unit bilayer structure may be made of CoFeB and Ta sublayers.

Classes IPC  ?

  • H01L 43/08 - Résistances commandées par un champ magnétique
  • H01L 43/02 - Dispositifs utilisant les effets galvanomagnétiques ou des effets magnétiques analogues; Procédés ou appareils spécialement adaptés à la fabrication ou au traitement de ces dispositifs ou de leurs parties constitutives - Détails
  • H01L 43/10 - Emploi de matériaux spécifiés
  • H01L 27/22 - Dispositifs consistant en une pluralité de composants semi-conducteurs ou d'autres composants à l'état solide formés dans ou sur un substrat commun utilisant des effets de champ magnétique analogues

95.

Magnetic random access memory with nickel/transition metal multilayered seed structure

      
Numéro d'application 14727642
Numéro de brevet 09444038
Statut Délivré - en vigueur
Date de dépôt 2015-06-01
Date de la première publication 2015-11-26
Date d'octroi 2016-09-13
Propriétaire Avalanche Technology, Inc. (USA)
Inventeur(s)
  • Huai, Yiming
  • Gan, Huadong
  • Yen, Bing K.
  • Malmhall, Roger K.
  • Zhou, Yuchen

Abrégé

The present invention is directed to a magnetic random access memory element that includes a multilayered seed structure formed by interleaving a first type sublayer and a second type sublayer to form one or more repeats of a unit bilayer structure and a first magnetic layer formed on top of the multilayered seed structure. The unit bilayer structure is made of the first and second type sublayers with at least one of the first and second type sublayers including therein one or more ferromagnetic elements. The multilayered seed structure may be amorphous or non-magnetic or both. The unit bilayer structure may be made of CoFeB and Ta sublayers.

Classes IPC  ?

  • H01L 29/82 - Types de dispositifs semi-conducteurs commandés par la variation du champ magnétique appliqué au dispositif
  • H01L 43/08 - Résistances commandées par un champ magnétique
  • H01L 43/02 - Dispositifs utilisant les effets galvanomagnétiques ou des effets magnétiques analogues; Procédés ou appareils spécialement adaptés à la fabrication ou au traitement de ces dispositifs ou de leurs parties constitutives - Détails
  • H01L 43/10 - Emploi de matériaux spécifiés
  • H01L 27/22 - Dispositifs consistant en une pluralité de composants semi-conducteurs ou d'autres composants à l'état solide formés dans ou sur un substrat commun utilisant des effets de champ magnétique analogues

96.

Voltage-switched magnetic random access memory (MRAM) and method for using the same

      
Numéro d'application 14281673
Numéro de brevet 09443577
Statut Délivré - en vigueur
Date de dépôt 2014-05-19
Date de la première publication 2015-11-19
Date d'octroi 2016-09-13
Propriétaire Avalanche Technology, Inc. (USA)
Inventeur(s)
  • Wang, Zihui
  • Wang, Xiaobin
  • Gan, Huadong
  • Zhou, Yuchen
  • Huai, Yiming

Abrégé

The present invention is directed to a magnetic random access memory comprising a first magnetic tunnel junction (MTJ) including a first magnetic reference layer and a first magnetic free layer with a first insulating tunnel junction layer interposed therebetween; a second MTJ including a second magnetic reference layer and a second magnetic free layer with a second insulating tunnel junction layer interposed therebetween; and an anti-ferromagnetic coupling layer formed between the first and second variable magnetic free layers. The first and second magnetic free layers have a first and second magnetization directions, respectively, that are perpendicular to the layer planes thereof. The first magnetic reference layer has a first pseudo-fixed magnetization direction substantially perpendicular to the layer plane thereof. The second magnetic reference layer has a second pseudo-fixed magnetization direction that is substantially perpendicular to the layer plane thereof and is substantially opposite to the first pseudo-fixed magnetization direction.

Classes IPC  ?

  • H01L 29/82 - Types de dispositifs semi-conducteurs commandés par la variation du champ magnétique appliqué au dispositif
  • G11C 11/56 - Mémoires numériques caractérisées par l'utilisation d'éléments d'emmagasinage électriques ou magnétiques particuliersÉléments d'emmagasinage correspondants utilisant des éléments d'emmagasinage comportant plus de deux états stables représentés par des échelons, p. ex. de tension, de courant, de phase, de fréquence
  • H01L 43/08 - Résistances commandées par un champ magnétique
  • G11C 11/16 - Mémoires numériques caractérisées par l'utilisation d'éléments d'emmagasinage électriques ou magnétiques particuliersÉléments d'emmagasinage correspondants utilisant des éléments magnétiques utilisant des éléments dans lesquels l'effet d'emmagasinage est basé sur l'effet de spin

97.

Magnetic random access memory with ultrathin reference layer

      
Numéro d'application 14263046
Numéro de brevet 09871190
Statut Délivré - en vigueur
Date de dépôt 2014-04-28
Date de la première publication 2015-10-29
Date d'octroi 2018-01-16
Propriétaire Avalanche Technology, Inc. (USA)
Inventeur(s)
  • Gan, Huadong
  • Huai, Yiming
  • Zhou, Yuchen
  • Wang, Xiaobin
  • Wang, Zihui

Abrégé

The present invention is directed to an MRAM device comprising a plurality of MTJ memory elements. Each of the memory elements includes a magnetic free layer and a first magnetic reference layer with an insulating tunnel junction layer interposed therebetween; a second magnetic reference layer formed adjacent to the first magnetic reference layer opposite the insulating tunnel junction layer; an anti-ferromagnetic coupling layer formed adjacent to the second magnetic reference layer opposite the first magnetic reference layer; and a magnetic fixed layer formed adjacent to the anti-ferromagnetic coupling layer. The magnetic free layer has a variable magnetization direction substantially perpendicular to the layer plane thereof. The first and second magnetic reference layers have a first fixed magnetization direction substantially perpendicular to the layer planes thereof. The magnetic fixed layer has a second fixed magnetization direction that is substantially perpendicular to the layer plane thereof and is substantially opposite to the first fixed magnetization direction.

Classes IPC  ?

  • G11C 11/16 - Mémoires numériques caractérisées par l'utilisation d'éléments d'emmagasinage électriques ou magnétiques particuliersÉléments d'emmagasinage correspondants utilisant des éléments magnétiques utilisant des éléments dans lesquels l'effet d'emmagasinage est basé sur l'effet de spin
  • H01L 43/08 - Résistances commandées par un champ magnétique

98.

Magnetic random access memory with ultrathin reference layer

      
Numéro d'application 14730073
Numéro de brevet 09871191
Statut Délivré - en vigueur
Date de dépôt 2015-06-03
Date de la première publication 2015-10-29
Date d'octroi 2018-01-16
Propriétaire Avalanche Technology, Inc. (USA)
Inventeur(s)
  • Zhou, Yuchen
  • Huai, Yiming
  • Wang, Zihui
  • Hao, Xiaojie
  • Gan, Huadong
  • Wang, Xiaobin

Abrégé

The present invention is directed to an MRAM device comprising a plurality of MTJ memory elements. Each of the memory elements includes a magnetic free layer and a first magnetic reference layer with an insulating tunnel junction layer interposed therebetween; a second magnetic reference layer formed adjacent to the first magnetic reference layer opposite the insulating tunnel junction layer; an anti-ferromagnetic coupling layer formed adjacent to the second magnetic reference layer opposite the first magnetic reference layer; and a magnetic fixed layer formed adjacent to the anti-ferromagnetic coupling layer. The magnetic free layer has a variable magnetization direction substantially perpendicular to the layer plane thereof. The first and second magnetic reference layers have a first fixed magnetization direction substantially perpendicular to the layer planes thereof. The magnetic fixed layer has a second fixed magnetization direction that is substantially perpendicular to the layer plane thereof and is substantially opposite to the first fixed magnetization direction.

Classes IPC  ?

  • H01L 43/08 - Résistances commandées par un champ magnétique
  • G11C 11/16 - Mémoires numériques caractérisées par l'utilisation d'éléments d'emmagasinage électriques ou magnétiques particuliersÉléments d'emmagasinage correspondants utilisant des éléments magnétiques utilisant des éléments dans lesquels l'effet d'emmagasinage est basé sur l'effet de spin

99.

Magnetic random access memory with multiple free layers

      
Numéro d'application 14304775
Numéro de brevet 09166143
Statut Délivré - en vigueur
Date de dépôt 2014-06-13
Date de la première publication 2015-10-20
Date d'octroi 2015-10-20
Propriétaire Avalanche Technology, Inc. (USA)
Inventeur(s)
  • Gan, Huadong
  • Wang, Xiaobin
  • Zhou, Yuchen
  • Huai, Yiming

Abrégé

The present invention is directed to a magnetic random access memory element comprising a first magnetic reference layer, a first insulating tunnel junction layer, a first magnetic free layer, a first coupling layer, a second magnetic free layer, a second coupling layer, a third magnetic free layer, a second insulating tunnel junction layer, and a second magnetic reference layer formed in sequence. The first and second magnetic reference layers have respectively a first and second fixed magnetization directions that are substantially perpendicular to respective layer planes and are substantially opposite to each other. The first, second, and third magnetic free layers have respectively a first, second, and third variable magnetization directions that are substantially perpendicular to respective layer planes. The second variable magnetization direction may be parallel or anti-parallel to the first and third variable magnetization directions.

Classes IPC  ?

  • H01L 29/82 - Types de dispositifs semi-conducteurs commandés par la variation du champ magnétique appliqué au dispositif
  • H01L 43/02 - Dispositifs utilisant les effets galvanomagnétiques ou des effets magnétiques analogues; Procédés ou appareils spécialement adaptés à la fabrication ou au traitement de ces dispositifs ou de leurs parties constitutives - Détails
  • H01L 43/10 - Emploi de matériaux spécifiés

100.

Magnetic random access memory with perpendicular enhancement layer

      
Numéro d'application 14745785
Numéro de brevet 09306154
Statut Délivré - en vigueur
Date de dépôt 2015-06-22
Date de la première publication 2015-10-08
Date d'octroi 2016-04-05
Propriétaire Avalanche Technology, Inc. (USA)
Inventeur(s)
  • Gan, Huadong
  • Wang, Zihui
  • Wang, Xiaobin
  • Huai, Yiming
  • Zhou, Yuchen
  • Yen, Bing K.
  • Hao, Xiaojie

Abrégé

The present invention is directed to an MTJ memory element including a magnetic free layer structure which comprises one or more magnetic free layers that have a same variable magnetization direction substantially perpendicular to layer planes thereof; an insulating tunnel junction layer formed adjacent to the magnetic free layer structure; a magnetic reference layer structure comprising a first magnetic reference layer formed adjacent to the insulating tunnel junction layer and a second magnetic reference layer separated therefrom by a perpendicular enhancement layer with the first and second magnetic reference layers having a first fixed magnetization direction substantially perpendicular to layer planes thereof; an anti-ferromagnetic coupling layer formed adjacent to the second magnetic reference layer opposite the perpendicular enhancement layer; and a magnetic fixed layer comprising first and second magnetic fixed sublayers with the second magnetic fixed sublayer formed adjacent to the anti-ferromagnetic coupling layer opposite the second magnetic reference layer.

Classes IPC  ?

  • H01L 29/82 - Types de dispositifs semi-conducteurs commandés par la variation du champ magnétique appliqué au dispositif
  • H01L 43/08 - Résistances commandées par un champ magnétique
  • H01L 43/02 - Dispositifs utilisant les effets galvanomagnétiques ou des effets magnétiques analogues; Procédés ou appareils spécialement adaptés à la fabrication ou au traitement de ces dispositifs ou de leurs parties constitutives - Détails
  • H01F 10/32 - Multicouches couplées par échange de spin, p. ex. superréseaux à structure nanométrique
  • G11C 11/16 - Mémoires numériques caractérisées par l'utilisation d'éléments d'emmagasinage électriques ou magnétiques particuliersÉléments d'emmagasinage correspondants utilisant des éléments magnétiques utilisant des éléments dans lesquels l'effet d'emmagasinage est basé sur l'effet de spin
  • H01F 41/30 - Appareils ou procédés spécialement adaptés à la fabrication ou à l'assemblage des aimants, des inductances ou des transformateursAppareils ou procédés spécialement adaptés à la fabrication des matériaux caractérisés par leurs propriétés magnétiques pour appliquer des pellicules magnétiques sur des substrats pour appliquer des structures nanométriques, p. ex. en utilisant l'épitaxie par jets moléculaires [MBE]
  • H01L 29/66 - Types de dispositifs semi-conducteurs
  • H01L 43/10 - Emploi de matériaux spécifiés
  • H01L 27/22 - Dispositifs consistant en une pluralité de composants semi-conducteurs ou d'autres composants à l'état solide formés dans ou sur un substrat commun utilisant des effets de champ magnétique analogues
  • B82Y 40/00 - Fabrication ou traitement des nanostructures
  1     2     3     4        Prochaine page