Vishay Intertechnology, Inc.

États‑Unis d’Amérique

Retour au propriétaire

1-100 de 292 pour Vishay Intertechnology, Inc. et 14 filiales Trier par
Recheche Texte
Affiner par
Type PI
        Brevet 193
        Marque 99
Juridiction
        États-Unis 136
        International 129
        Canada 19
        Europe 8
Propriétaire / Filiale
Vishay Semiconductor GmbH 47
Vishay Sprague, Inc. 46
Siliconix Incorporated 38
[Owner] Vishay Intertechnology, Inc. 35
Vishay Electronic GmbH 28
Voir plus
Date
Nouveautés (dernières 4 semaines) 3
2025 février (MACJ) 3
2024 décembre 1
2025 (AACJ) 3
2024 9
Voir plus
Classe IPC
H01L 29/78 - Transistors à effet de champ l'effet de champ étant produit par une porte isolée 16
H01L 29/66 - Types de dispositifs semi-conducteurs 15
H01L 29/40 - Electrodes 14
H01G 9/00 - Condensateurs électrolytiques, redresseurs électrolytiques, détecteurs électrolytiques, dispositifs de commutation électrolytiques, dispositifs électrolytiques photosensibles ou sensibles à la températureProcédés pour leur fabrication 12
H01L 29/06 - Corps semi-conducteurs caractérisés par les formes, les dimensions relatives, ou les dispositions des régions semi-conductrices 12
Voir plus
Classe NICE
09 - Appareils et instruments scientifiques et électriques 95
40 - Traitement de matériaux; recyclage, purification de l'air et traitement de l'eau 7
41 - Éducation, divertissements, activités sportives et culturelles 6
42 - Services scientifiques, technologiques et industriels, recherche et conception 6
35 - Publicité; Affaires commerciales 5
Voir plus
Statut
En Instance 11
Enregistré / En vigueur 281
  1     2     3        Prochaine page

1.

SEMICONDUCTOR DEVICE AND METHOD OF FORMING COMPONENTS FOR SEMICONDUCTOR DEVICE

      
Numéro d'application 18720247
Statut En instance
Date de dépôt 2021-12-17
Date de la première publication 2025-02-20
Propriétaire Vishay Silliconix LLC (USA)
Inventeur(s)
  • Chee Chian, Lim
  • Kwang Hwee, Tuang
  • Teoh, Yew-Khuan
  • Lin, Barry
  • Lai, Stanley

Abrégé

A semiconductor device and method of forming semiconductor components is disclosed herein. In one aspect, the semiconductor components are formed from a common lead frame in which a die attach pad and a source clip are initially connected to each other. Formation of the semiconductor can either include cutting the source clip from the die attach pad and then stacking a die therebetween, or folding the source clip over the die attach pad such that the source clip is folded over a die attached to the die attach pad.

Classes IPC  ?

2.

METHOD FOR FORMING A SEMICONDUCTOR DEVICE, AND A STRUCTURE FORMED BY THE METHOD

      
Numéro d'application US2024040673
Numéro de publication 2025/034536
Statut Délivré - en vigueur
Date de dépôt 2024-08-02
Date de publication 2025-02-13
Propriétaire SILICONIX INCORPORATED (USA)
Inventeur(s)
  • Lin, Barry
  • Chiu, Tony

Abrégé

A method for assembling a chip includes attaching a first side of each die of multiple dies to a respective at least one paddle of multiple paddles of a lead-frame strip, and attaching each of at least one paddle of multiple paddles of a clip-frame strip to a second side of the respective die of the multiple dies. As compared to a semiconductor-packaging method that places individual clips on the second sides of multiple dies one at a time, such a method can be less expensive, less complex, faster, have a higher yield, and/or can reduce the per-component cost of integrated circuits (ICs) and/or other components packaged according to this method.

Classes IPC  ?

3.

METHOD FOR FORMING A SEMICONDUCTOR DEVICE, AND A STRUCTURE FORMED BY THE METHOD

      
Numéro d'application 18230221
Statut En instance
Date de dépôt 2023-08-04
Date de la première publication 2025-02-06
Propriétaire Siliconix Incorporated (USA)
Inventeur(s)
  • Lin, Barry
  • Chiu, Tony

Abrégé

A method for assembling a chip includes attaching a first side of each die of multiple dies to a respective at least one paddle of multiple paddles of a lead-frame strip, and attaching each of at least one paddle of multiple paddles of a clip-frame strip to a second side of the respective die of the multiple dies. As compared to a semiconductor-packaging method that places individual clips on the second sides of multiple dies one at a time, such a method can be less expensive, less complex, faster, have a higher yield, and/or can reduce the per-component cost of integrated circuits (ICs) and/or other components packaged according to this method.

Classes IPC  ?

  • H01L 23/495 - Cadres conducteurs
  • H01L 23/00 - Détails de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide
  • H01L 23/31 - Encapsulations, p. ex. couches d’encapsulation, revêtements caractérisées par leur disposition
  • H01L 23/544 - Marques appliquées sur le dispositif semi-conducteur, p. ex. marques de repérage, schémas de test

4.

SEMICONDUCTOR DEVICE HAVING SINGLE-MEMBER CONDUCTIVE LEADS COUPLED TO BOTH SIDES OF A DIE, AND METHOD FOR FORMING, AND SYSTEM INCORPORATING, THE SEMICONDUCTOR DEVICE

      
Numéro d'application US2023024511
Numéro de publication 2024/253639
Statut Délivré - en vigueur
Date de dépôt 2023-06-06
Date de publication 2024-12-12
Propriétaire SILICONIX INCORPORATED (USA)
Inventeur(s)
  • Lin, Barry
  • Chiu, Tony

Abrégé

A semiconductor device includes a housing, a die disposed in the housing and having first and second surfaces, a first single-member conductive lead electrically coupled to the first surface and extending through the housing, and a second single-member conductive lead electrically coupled to the second surface and extending through the housing. As compared to prior semiconductor devices, such a semiconductor device can be easier, cheaper, and/or faster to manufacture, and/or, for a given device footprint, can accommodate a larger semiconductor die.

Classes IPC  ?

  • H01L 23/495 - Cadres conducteurs
  • H01L 23/04 - ConteneursScellements caractérisés par la forme
  • H01L 23/544 - Marques appliquées sur le dispositif semi-conducteur, p. ex. marques de repérage, schémas de test
  • H01L 21/66 - Test ou mesure durant la fabrication ou le traitement
  • H01L 29/78 - Transistors à effet de champ l'effet de champ étant produit par une porte isolée
  • H01L 23/31 - Encapsulations, p. ex. couches d’encapsulation, revêtements caractérisées par leur disposition
  • H01L 23/00 - Détails de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide
  • H01L 21/78 - Fabrication ou traitement de dispositifs consistant en une pluralité de composants à l'état solide ou de circuits intégrés formés dans ou sur un substrat commun avec une division ultérieure du substrat en plusieurs dispositifs individuels

5.

MOLYBDENUM CARRIER SUBSTRATE FOR A SURFACE-EMITTING IR-LED DEVICE

      
Numéro d'application EP2023057496
Numéro de publication 2024/165183
Statut Délivré - en vigueur
Date de dépôt 2023-03-23
Date de publication 2024-08-15
Propriétaire VISHAY SEMICONDUCTOR GMBH (Allemagne)
Inventeur(s) Leber, Philipp

Abrégé

An optoelectronic semiconductor device includes a top contact and a conductive carrier including a metallic molybdenum conductive carrier substrate. A metal layer is deposited on the metallic molybdenum conductive carrier substrate. A light emitting film is disposed between the top contact, a mirror layer and the metallic molybdenum conductive carrier substrate.

Classes IPC  ?

  • H01L 33/38 - DISPOSITIFS À SEMI-CONDUCTEURS NON COUVERTS PAR LA CLASSE - Détails caractérisés par les électrodes ayant une forme particulière
  • H01L 33/00 - DISPOSITIFS À SEMI-CONDUCTEURS NON COUVERTS PAR LA CLASSE - Détails
  • H01L 33/40 - Matériaux
  • H01L 33/62 - Dispositions pour conduire le courant électrique vers le corps semi-conducteur ou depuis celui-ci, p.ex. grille de connexion, fil de connexion ou billes de soudure

6.

MOLYBDENUM CARRIER SUBSTRATE FOR A SURFACE-EMITTING IR-LED DEVICE

      
Numéro d'application 18166267
Statut En instance
Date de dépôt 2023-02-08
Date de la première publication 2024-08-08
Propriétaire VISHAY SEMICONDUCTOR GmbH (Allemagne)
Inventeur(s) Leber, Philipp

Abrégé

An optoelectronic semiconductor device includes a top contact and a conductive carrier including a metallic molybdenum conductive carrier substrate. A metal layer is deposited on the metallic molybdenum conductive carrier substrate. A light emitting film is disposed between the top contact, a mirror layer and the metallic molybdenum conductive carrier substrate.

Classes IPC  ?

7.

TOUCH N TUNE

      
Numéro de série 98578546
Statut En instance
Date de dépôt 2024-05-31
Propriétaire VISHAY ISRAEL LTD. (Israël)
Classes de Nice  ? 09 - Appareils et instruments scientifiques et électriques

Produits et services

Testing device, namely, an instrument for use in tuning and testing circuits

8.

CHIP LEVEL PACKAGE PHOTODIODE

      
Numéro d'application EP2022087099
Numéro de publication 2024/104604
Statut Délivré - en vigueur
Date de dépôt 2022-12-20
Date de publication 2024-05-23
Propriétaire VISHAY SEMICONDUCTOR GMBH (Allemagne)
Inventeur(s) Schmidt, Manuel

Abrégé

A chip level package photodiode includes a first conductive layer located at a first side of the chip level package photodiode. A first contact is located at a second side of the chip level package photodiode. A dopant diffusion layer is formed between the first conductive layer and the first contact electrically connecting the first conductive layer to the first contact, the dopant diffusion layer proceeding from the first side of the chip level package photodiode to the second side of the chip level package photodiode completely through a depletion zone of the chip level package photodiode.

Classes IPC  ?

  • H01L 31/103 - Dispositifs sensibles au rayonnement infrarouge, visible ou ultraviolet caractérisés par une seule barrière de potentiel ou de surface la barrière de potentiel étant du type PN à homojonction
  • H01L 31/0224 - Electrodes

9.

CHIP LEVEL PACKAGE PHOTODIODE

      
Numéro d'application 17987507
Statut En instance
Date de dépôt 2022-11-15
Date de la première publication 2024-05-16
Propriétaire Vishay Semiconductor GmbH (Allemagne)
Inventeur(s) Schmidt, Manuel

Abrégé

A chip level package photodiode includes a first conductive layer located at a first side of the chip level package photodiode. A first contact is located at a second side of the chip level package photodiode. A dopant diffusion layer is formed between the first conductive layer and the first contact electrically connecting the first conductive layer to the first contact, the dopant diffusion layer proceeding from the first side of the chip level package photodiode to the second side of the chip level package photodiode completely through a depletion zone of the chip level package photodiode.

Classes IPC  ?

  • H01L 31/0224 - Electrodes
  • H01L 31/02 - Dispositifs à semi-conducteurs sensibles aux rayons infrarouges, à la lumière, au rayonnement électromagnétique d'ondes plus courtes, ou au rayonnement corpusculaire, et spécialement adaptés, soit comme convertisseurs de l'énergie dudit rayonnement e; Procédés ou appareils spécialement adaptés à la fabrication ou au traitement de ces dispositifs ou de leurs parties constitutives; Leurs détails - Détails
  • H01L 31/103 - Dispositifs sensibles au rayonnement infrarouge, visible ou ultraviolet caractérisés par une seule barrière de potentiel ou de surface la barrière de potentiel étant du type PN à homojonction
  • H01L 31/18 - Procédés ou appareils spécialement adaptés à la fabrication ou au traitement de ces dispositifs ou de leurs parties constitutives

10.

METHOD FOR PRODUCING A PHOTODIODE

      
Numéro d'application 18038780
Statut En instance
Date de dépôt 2021-12-03
Date de la première publication 2024-03-28
Propriétaire VISHAY SEMICONDUCTOR GMBH (Allemagne)
Inventeur(s)
  • Schmidt, Manuel
  • Richter, Simon
  • Specht, Christian

Abrégé

A method of producing a photodiode having a layer structure that comprises a front-side first semiconductor layer of a first conductivity type, a second semiconductor layer of a second conductivity type into which the first semiconductor layer is embedded, and an adjoining rear-side third semiconductor layer of the second conductivity type having a higher doping concentration in comparison with the second semiconductor layer includes providing a substrate wafer composed of a semiconductor material. A layer sequence having a first, second, and third semiconductor region on and/or in the substrate wafer is produced. The first and second semiconductor regions form the first and second semiconductor layers, and the layer sequence is partly removed from the rear side of the substrate wafer until the third semiconductor region is reduced to the thickness of the third semiconductor layer.

Classes IPC  ?

  • H01L 31/18 - Procédés ou appareils spécialement adaptés à la fabrication ou au traitement de ces dispositifs ou de leurs parties constitutives

11.

P-GAN HIGH ELECTRON MOBILITY TRANSISTOR FIELD PLATING

      
Numéro d'application US2022039314
Numéro de publication 2024/030127
Statut Délivré - en vigueur
Date de dépôt 2022-08-03
Date de publication 2024-02-08
Propriétaire VISHAY SILICONIX LLC (USA)
Inventeur(s)
  • Shibib, Ayman
  • Rajabi, Saba

Abrégé

A high electron mobility transistor (HEMT) which includes a source disposed on a surface, a drain disposed on the surface, a gate disposed on the surface between the source and the drain, and a first field plate disposed on the surface between the gate and the drain. In some implementations, the first field plate includes a p-type doped GaN (P-GAN). In some implementations, the first field plate includes a doping concentration, doping material, geometry, and/or position that is configured to minimize an increase of an on-resistance of the HEMT. In some implementations, the first field plate extends continuously between and parallel to the source and the drain regions, such that any path from the source to the drain passes under, through, or over the first field plate. In some implementations, the first field plate extends continuously beyond an entire width of the surface between the source and the drain.

Classes IPC  ?

  • H01L 29/778 - Transistors à effet de champ avec un canal à gaz de porteurs de charge à deux dimensions, p.ex. transistors à effet de champ à haute mobilité électronique HEMT
  • H01L 29/66 - Types de dispositifs semi-conducteurs

12.

TERMINATION STRUCTURE

      
Numéro d'application 17872949
Statut En instance
Date de dépôt 2022-07-25
Date de la première publication 2024-01-25
Propriétaire SILICONIX INCORPORATED (USA)
Inventeur(s)
  • Shibib, Ayman
  • Hu, Jun

Abrégé

A metal oxide semiconductor field effect transistor (MOSFET) device, and methods for manufacturing and using the same. In some implementations, the MOSFET device includes a plurality of gate structures which are parallel to each other and separated from each other, and a termination structure having a first edge adjacent to the plurality of gate structures and a second edge on a side of the termination structure opposite the first edge. Each of the plurality of gate structures has a curved edge adjacent to the first edge of the termination structure, and the second edge of the termination structure is curved concave to the curved edges of the plurality of gate structures.

Classes IPC  ?

  • H01L 29/78 - Transistors à effet de champ l'effet de champ étant produit par une porte isolée
  • H01L 29/66 - Types de dispositifs semi-conducteurs
  • H01L 29/06 - Corps semi-conducteurs caractérisés par les formes, les dimensions relatives, ou les dispositions des régions semi-conductrices
  • H01L 29/417 - Electrodes caractérisées par leur forme, leurs dimensions relatives ou leur disposition relative transportant le courant à redresser, à amplifier ou à commuter
  • H01L 29/423 - Electrodes caractérisées par leur forme, leurs dimensions relatives ou leur disposition relative ne transportant pas le courant à redresser, à amplifier ou à commuter
  • H01L 21/28 - Fabrication des électrodes sur les corps semi-conducteurs par emploi de procédés ou d'appareils non couverts par les groupes

13.

MOSFET DEVICE

      
Numéro d'application US2022029604
Numéro de publication 2023/224603
Statut Délivré - en vigueur
Date de dépôt 2022-05-17
Date de publication 2023-11-23
Propriétaire VISHAY SILICONIX LLC (USA)
Inventeur(s)
  • Shibib, Ayman
  • Azam, Misbah
  • Yang, Jinman

Abrégé

Semiconductor devices and methods, including metal oxide silicon field effect transistor (MOSFET) devices and methods. The semiconductor device, such as a MOSFET, includes two source regions; a drain region; two body regions, and a buffer region. Each of the two body regions contacts a different one of the two source regions. The buffer region is located between the two body regions, and contacts the two body regions. A doping concentration of the buffer region is less than a doping concentration of the two body regions.

Classes IPC  ?

  • H01L 29/78 - Transistors à effet de champ l'effet de champ étant produit par une porte isolée

14.

ADAPTIVE EDGE TERMINATION BY DESIGN FOR EFFICIENT AND RUGGED HIGH VOLTAGE SILICON CARBIDE POWER DEVICE

      
Numéro d'application US2022015910
Numéro de publication 2023/154046
Statut Délivré - en vigueur
Date de dépôt 2022-02-10
Date de publication 2023-08-17
Propriétaire VISHAY SILICONIX LLC (USA)
Inventeur(s)
  • Shibib, Ayman
  • Yang, Jinman
  • Azam, Misbah

Abrégé

A semiconductor device is provided including two or more termination units. Each termination unit can include a via channel, a connection via, floating field rings, a metal plate, and a floating field plate. The floating field rings may include a first floating field ring having a first width and a second floating field ring having a second width. The first width may be different than the second width. The metal plate is coupled to the first floating field ring through the via channel. The floating field plate is coupled to the metal plate through the connection via. The termination units provide an adaptive electric field distribution configured to dissipate a voltage passing from a drain of the semiconductor device to a source of the semiconductor device.

Classes IPC  ?

  • H01L 29/40 - Electrodes
  • H01L 29/739 - Dispositifs du type transistor, c.à d. susceptibles de répondre en continu aux signaux de commande appliqués commandés par effet de champ
  • H01L 29/788 - Transistors à effet de champ l'effet de champ étant produit par une porte isolée à grille flottante

15.

PROXIMITY SENSOR

      
Numéro d'application EP2023052034
Numéro de publication 2023/144322
Statut Délivré - en vigueur
Date de dépôt 2023-01-27
Date de publication 2023-08-03
Propriétaire VISHAY SEMICONDUCTOR GMBH (Allemagne)
Inventeur(s)
  • Huang, Cheng Chieh
  • Kao, Yu Hao
  • Tsang, Koon Wing

Abrégé

Devices, methods, and systems for detecting proximity. A first light emitter emits light for a first time period while a light detector is not sensing. A second light emitter emits light for a second time period while the light detector is sensing. In some implementations, the first light emitter directly illuminates the light detector during the first time period, whereas the second light emitter is obstructed from directly illuminating the light detector during the second time period. In some implementations, the first light emitter is obstructed from illuminating a display during the first time period, and the second light emitter is obstructed from directly illuminating the light detector during the second time period. In some implementations, the first light emitter emits the light during the first time period such that the light detector maintains a linear responsivity during the second time period.

Classes IPC  ?

  • H03K 17/94 - Commutation ou ouverture de porte électronique, c.-à-d. par d'autres moyens que la fermeture et l'ouverture de contacts caractérisée par la manière dont sont produits les signaux de commande

16.

Proximity sensor

      
Numéro d'application 17589184
Numéro de brevet 12117586
Statut Délivré - en vigueur
Date de dépôt 2022-01-31
Date de la première publication 2023-08-03
Date d'octroi 2024-10-15
Propriétaire Vishay Semiconductor GmbH (Allemagne)
Inventeur(s)
  • Huang, Cheng Chieh
  • Kao, Yu Hao
  • Tsang, Koon-Wing

Abrégé

Devices, methods, and systems for detecting proximity. A first light emitter emits light for a first time period while a light detector is not sensing. A second light emitter emits light for a second time period while the light detector is sensing. In some implementations, the first light emitter directly illuminates the light detector during the first time period, whereas the second light emitter is obstructed from directly illuminating the light detector during the second time period. In some implementations, the first light emitter is obstructed from illuminating a display during the first time period, and the second light emitter is obstructed from directly illuminating the light detector during the second time period. In some implementations, the first light emitter emits the light during the first time period such that the light detector maintains a linear responsivity during the second time period.

Classes IPC  ?

  • G01V 8/12 - Détection, p. ex. en utilisant des barrières de lumière en utilisant un émetteur et un récepteur

17.

SEMICONDUCTOR DEVICE AND METHOD OF FORMING COMPONENTS FOR SEMICONDUCTOR DEVICE

      
Numéro d'application US2021064135
Numéro de publication 2023/113824
Statut Délivré - en vigueur
Date de dépôt 2021-12-17
Date de publication 2023-06-22
Propriétaire VISHAY SILICONIX, LLC (USA)
Inventeur(s)
  • Chee Chian, Lim
  • Kwang Hwee, Tuang
  • Teoh, Yew-Khuan
  • Lin, Barry
  • Lai, Stanley

Abrégé

A semiconductor device and method of forming semiconductor components is disclosed herein. In one aspect, the semiconductor components are formed from a common lead frame in which a die attach pad and a source clip are initially connected to each other. Formation of the semiconductor can either include cutting the source clip from the die attach pad and then stacking a die therebetween, or folding the source clip over the die attach pad such that the source clip is folded over a die attached to the die attach pad.

Classes IPC  ?

18.

HERMETICALLY SEALED HIGH ENERGY ELECTROLYTIC CAPACITOR AND CAPACITOR ASSEMBLIES WITH IMPROVED SHOCK AND VIBRATION PERFORMANCE

      
Numéro d'application IB2022060895
Numéro de publication 2023/089463
Statut Délivré - en vigueur
Date de dépôt 2022-11-13
Date de publication 2023-05-25
Propriétaire VISHAY ISRAEL LTD. (Israël)
Inventeur(s)
  • Lang, Matthew J.
  • Mitiagin, Andrey
  • Breithaupt, Steve
  • Godfrey, Scott
  • Vaisman, Pavel

Abrégé

A capacitor and capacitor assemblies are provided, configured to prevent damage from shock and/or vibration. A capacitor assembly according to the invention comprises an anode plate having an anode plate wire extending from a surface of the anode plate. An anode wire holder is positioned around at least a portion of the anode plate wire. A wire separator comprising a channel is provided, at least a portion of the anode plate wire received within the channel. Methods of forming capacitors and capacitor assemblies are also provided.

Classes IPC  ?

  • H01G 9/10 - Scellement, p. ex. de fils de traversée
  • H01G 11/52 - Séparateurs
  • H01G 9/26 - Combinaisons structurales de condensateurs électrolytiques, de redresseurs électrolytiques, de détecteurs électrolytiques, de dispositifs de commutation électrolytiques, de dispositifs électrolytiques photosensibles ou sensibles à la température les uns avec les autres

19.

Hermetically sealed high energy electrolytic capacitor and capacitor assemblies with improved shock and vibration performance

      
Numéro d'application 17528943
Numéro de brevet 11742149
Statut Délivré - en vigueur
Date de dépôt 2021-11-17
Date de la première publication 2023-05-18
Date d'octroi 2023-08-29
Propriétaire VISHAY ISRAEL LTD. (USA)
Inventeur(s)
  • Lang, Matthew J.
  • Mitiagin, Andrey
  • Breithaupt, Steve
  • Godfrey, Scott
  • Vaisman, Pavel

Abrégé

A capacitor and capacitor assemblies are provided, configured to prevent damage from shock and/or vibration. A capacitor assembly according to the invention comprises an anode plate having an anode plate wire extending from a surface of the anode plate. An anode wire holder is positioned around at least a portion of the anode plate wire. A wire separator comprising a channel is provided, at least a portion of the anode plate wire received within the channel. Methods of forming capacitors and capacitor assemblies are also provided.

Classes IPC  ?

  • H01G 9/10 - Scellement, p. ex. de fils de traversée
  • H01G 9/145 - Condensateurs à électrolyte liquide
  • H01G 9/048 - Électrodes caractérisées par leur structure

20.

ELECTRICAL RESISTANCE COMPONENT

      
Numéro de document 03223011
Statut En instance
Date de dépôt 2022-08-01
Date de disponibilité au public 2023-02-23
Propriétaire VISHAY ELECTRONIC GMBH (Allemagne)
Inventeur(s)
  • Asperger, Thomas
  • Huttner, Sven
  • Huttner, Jorg

Abrégé

An electrical resistance component comprises an electrically insulating carrier; at least one resistance layer on the carrier; and at least one electrical connector formed at the carrier and connected to the resistance layer, wherein the resistance layer has a surface structure along its surface at a side facing away from the carrier. The resistance layer is further covered by a barrier layer that comprises an inorganic material and that reproduces the surface structure of the resistance layer continuously and with a uniform thickness.

Classes IPC  ?

  • H01C 7/00 - Résistances fixes constituées par une ou plusieurs couches ou revêtementsRésistances fixes constituées de matériaux conducteurs en poudre ou de matériaux semi-conducteurs en poudre avec ou sans matériaux isolants
  • H01C 7/06 - Résistances fixes constituées par une ou plusieurs couches ou revêtementsRésistances fixes constituées de matériaux conducteurs en poudre ou de matériaux semi-conducteurs en poudre avec ou sans matériaux isolants présentant des moyens pour réduire au minimum les variations de résistance dépendantes des variations de température
  • H01C 7/18 - Résistances fixes constituées par une ou plusieurs couches ou revêtementsRésistances fixes constituées de matériaux conducteurs en poudre ou de matériaux semi-conducteurs en poudre avec ou sans matériaux isolants comprenant une pluralité de couches empilées entre les bornes
  • H01C 17/065 - Appareils ou procédés spécialement adaptés à la fabrication de résistances adaptés pour déposer en couche le matériau résistif sur un élément de base par des techniques de film épais, p. ex. sérigraphie

21.

FILM CAPACITOR WITH SEGMENTED METALLIZED ELECTRODE GEOMETRY IN SINGLE FILM WINDING

      
Numéro d'application EP2021072735
Numéro de publication 2023/020679
Statut Délivré - en vigueur
Date de dépôt 2021-08-16
Date de publication 2023-02-23
Propriétaire VISHAY ELECTRONIC GMBH (Allemagne)
Inventeur(s) Vanoosthuyse, Marc

Abrégé

A method of forming a capacitor is disclosed herein. In one aspect, the method comprises providing a single dielectric film comprising a plurality of metallic electrodes that are arranged in an alternating pattern along a machine direction of the single dielectric film such that any two adjacent metallic electrodes in the machine direction are offset from each other in a transverse direction. The method also includes winding the single dielectric film upon itself such that adjacent layers of the wound single dielectric film include a partially overlapping pair of the metallic electrodes in a radial direction.

Classes IPC  ?

  • H01G 4/012 - Forme des électrodes non autoporteuses
  • H01G 4/232 - Bornes pour la connexion électrique d'au moins deux couches d'un condensateur à empilement ou à enroulement
  • H01G 4/33 - Condensateurs à film mince ou à film épais
  • H01G 4/38 - Condensateurs multiples, c.-à-d. combinaisons structurales de condensateurs fixes

22.

ELECTRICAL RESISTIVE ELEMENT ON A SUBSTRATE HAVING A THIN UNIFORM BARRIER LAYER

      
Numéro d'application EP2022071501
Numéro de publication 2023/020815
Statut Délivré - en vigueur
Date de dépôt 2022-08-01
Date de publication 2023-02-23
Propriétaire VISHAY ELECTRONIC GMBH (Allemagne)
Inventeur(s)
  • Asperger, Thomas
  • Hüttner, Sven
  • Hüttner, Jörg

Abrégé

An electrical resistive element comprises an electrically insulating carrier (13), at least one resistive layer (15) on the carrier and at least one electrical terminal (17) formed on the carrier and connected to the resistive layer, wherein the resistive layer has a surface structure (21) along its surface on a side facing away from the carrier. The resistive layer is also covered by a barrier layer (23), which comprises an inorganic material and which replicates the surface structure of the resistive layer throughout and with a uniform thickness (D).

Classes IPC  ?

  • H01C 7/00 - Résistances fixes constituées par une ou plusieurs couches ou revêtementsRésistances fixes constituées de matériaux conducteurs en poudre ou de matériaux semi-conducteurs en poudre avec ou sans matériaux isolants
  • H01C 7/06 - Résistances fixes constituées par une ou plusieurs couches ou revêtementsRésistances fixes constituées de matériaux conducteurs en poudre ou de matériaux semi-conducteurs en poudre avec ou sans matériaux isolants présentant des moyens pour réduire au minimum les variations de résistance dépendantes des variations de température
  • H01C 7/18 - Résistances fixes constituées par une ou plusieurs couches ou revêtementsRésistances fixes constituées de matériaux conducteurs en poudre ou de matériaux semi-conducteurs en poudre avec ou sans matériaux isolants comprenant une pluralité de couches empilées entre les bornes
  • H01C 17/065 - Appareils ou procédés spécialement adaptés à la fabrication de résistances adaptés pour déposer en couche le matériau résistif sur un élément de base par des techniques de film épais, p. ex. sérigraphie

23.

Light level sensor for device with display

      
Numéro d'application 17899474
Numéro de brevet 11790869
Statut Délivré - en vigueur
Date de dépôt 2022-08-30
Date de la première publication 2022-12-29
Date d'octroi 2023-10-17
Propriétaire Vishay Semiconductor GmbH (Allemagne)
Inventeur(s)
  • Tsang, Koon Wing
  • Koo, Jia Yang
  • Lin, Yuh-Min

Abrégé

Techniques for generating an indication of ambient light intensity are provided. The techniques include obtaining a set of one or more low light level measurements during a low light level display panel period of a display; obtaining a set of one or more high light level measurements during a high light level display panel period of the display; generating an ambient light level result based on analysis of the set of one or more low light level measurements, the set of one or more high light level measurements, and calibration information; and controlling brightness of the display based on the ambient light level result.

Classes IPC  ?

24.

Under display sensors, systems and methods

      
Numéro d'application 17883200
Numéro de brevet 11830458
Statut Délivré - en vigueur
Date de dépôt 2022-08-08
Date de la première publication 2022-12-01
Date d'octroi 2023-11-28
Propriétaire Vishay Semiconductor GmbH (Allemagne)
Inventeur(s)
  • Huang, Cheng Chieh
  • Wang, Wei Chien
  • Kao, Yu Hao

Abrégé

A display device and a method for operating a display device disclosed herein include transmitting a proximity signal from a proximity sensor, the proximity sensor being positioned under a lower surface of a surface layer with an illumination component being positioned between the surface layer and the proximity sensor, in response to the illumination component being deactivated, receiving a reflected proximity signal based on the proximity signal, determining a proximity value based on the reflected proximity signal and modifying an operation of the display device based on the proximity value. The modifying the operation of the display device includes any one or a combination of activating the illumination component, deactivating the illumination component, or modifying a property of the illumination component.

Classes IPC  ?

  • G09G 3/20 - Dispositions ou circuits de commande présentant un intérêt uniquement pour l'affichage utilisant des moyens de visualisation autres que les tubes à rayons cathodiques pour la présentation d'un ensemble de plusieurs caractères, p. ex. d'une page, en composant l'ensemble par combinaison d'éléments individuels disposés en matrice
  • G01J 1/42 - Photométrie, p. ex. posemètres photographiques en utilisant des détecteurs électriques de radiations
  • G01S 17/08 - Systèmes déterminant les données relatives à la position d'une cible pour mesurer la distance uniquement
  • G09G 5/10 - Circuits d'intensité
  • G09G 3/00 - Dispositions ou circuits de commande présentant un intérêt uniquement pour l'affichage utilisant des moyens de visualisation autres que les tubes à rayons cathodiques

25.

LIGHT LEVEL SENSOR FOR DEVICE WITH DISPLAY

      
Numéro d'application EP2022062902
Numéro de publication 2022/238534
Statut Délivré - en vigueur
Date de dépôt 2022-05-12
Date de publication 2022-11-17
Propriétaire VISHAY SEMICONDUCTOR GMBH (Allemagne)
Inventeur(s)
  • Tsang, Koon Wing
  • Koo, Jia Yang
  • Lin, Yuh-Min

Abrégé

Techniques for generating an indication of ambient light intensity are provided. The techniques include obtaining a set of one or more low light level measurements during a low light level display panel period of a display; obtaining a set of one or more high light level measurements during a high light level display panel period of the display; and generating an ambient light level result based on analysis of the set of one or more low light level measurements, the set of one or more high light level measurements, and calibration information.

Classes IPC  ?

  • G01J 1/42 - Photométrie, p. ex. posemètres photographiques en utilisant des détecteurs électriques de radiations

26.

METHOD FOR TRIMMING THE LIGHT SENSITIVITY OF A PHOTOTRANSISTOR

      
Numéro d'application EP2022057166
Numéro de publication 2022/228776
Statut Délivré - en vigueur
Date de dépôt 2022-03-18
Date de publication 2022-11-03
Propriétaire VISHAY SEMICONDUCTOR GMBH (Allemagne)
Inventeur(s)
  • Schmidt, Manuel
  • Noll, Dennis
  • Cromwell, Kevin

Abrégé

The invention relates to a method for trimming the light sensitivity of phototransistors which are produced in a wafer-based semiconductor process and which each have a rear-side collector, a base (13) embedded in the collector, an emitter (15) embedded in the base, and a front-side metallisation that comprises at least one bond pad (19) for the emitter and in particular a trimming structure (25), wherein the regions of the front side that are coated by the metallisation define a light-insensitive surface of the relevant phototransistor and the metal-free regions of the front side define a light-sensitive surface of the relevant phototransistor, wherein the method comprises the steps of: measuring the collector-emitter current of the phototransistor, and changing, in particular increasing, according to the measured collector-emitter current, the size of the light-sensitive surface by changing the size of the surface coated by the metallisation, in particular by removing at least some of the trimming structure.

Classes IPC  ?

  • H01L 31/11 - Dispositifs sensibles au rayonnement infrarouge, visible ou ultraviolet caractérisés par deux barrières de potentiel ou de surface, p.ex. phototransistor bipolaire
  • H01L 31/0216 - Revêtements
  • H01L 31/0224 - Electrodes
  • H01L 21/66 - Test ou mesure durant la fabrication ou le traitement

27.

DRALORIC

      
Numéro de série 79354456
Statut Enregistrée
Date de dépôt 2022-10-07
Date d'enregistrement 2024-05-14
Propriétaire Vishay Electronic GmbH (Allemagne)
Classes de Nice  ?
  • 09 - Appareils et instruments scientifiques et électriques
  • 17 - Produits en caoutchouc ou en matières plastiques; matières à calfeutrer et à isoler

Produits et services

Electric resistances and their combinations, potentiometers, varistors, attenuators, electric resistance structural component parts, namely, cross-pieces, support springs, angle suspension brackets, turn buttons, hand wheels, dials and locking screws; thermistors, electric resistances with positive temperature coefficient, thick layer circuits, thin layer circuits, electric modules with thick layers and thin layers, electrical capacitors, adjustable and variable capacitors, ceramic transverse filters, ceramic variometers, ceramic structural component parts for capacitors, piezoceramic structural components for high-voltage production, fixed-frequency piezoceramic filters, ceramic piezoelectric structural component parts, high-frequency electric coils, electric chocking coils and chocking coil bodies, electro-magnetic interference filters, soft and hard ferries in the nature of magnets, electric switches, electric relays, electric networks as functional units consisting of resistors and capacitors, electrical transducers, regulating elements for television sets, particularly channel selectors being remote controls for televisions Ceramic parts for electrotechnical applications, particularly electrical ceramic insulators for high-voltage and high-frequency apparatus as well as emitting installations

28.

THERMAWICK

      
Numéro d'application 221852700
Statut Enregistrée
Date de dépôt 2022-10-06
Date d'enregistrement 2024-06-07
Propriétaire VISHAY SPRAGUE, INC. (USA)
Classes de Nice  ? 09 - Appareils et instruments scientifiques et électriques

Produits et services

(1) Thermal conductors in the nature of electrically isolating surface mounted (SMD) components.

29.

Light level sensor for device with display

      
Numéro d'application 17321011
Numéro de brevet 11436998
Statut Délivré - en vigueur
Date de dépôt 2021-05-14
Date de la première publication 2022-09-06
Date d'octroi 2022-09-06
Propriétaire Vishay Semiconductor GmbH (Allemagne)
Inventeur(s)
  • Tsang, Koon Wing
  • Koo, Jia Yang
  • Lin, Yuh-Min

Abrégé

Techniques for generating an indication of ambient light intensity are provided. The techniques include obtaining a set of one or more low light level measurements during a low light level display panel period of a display; obtaining a set of one or more high light level measurements during a high light level display panel period of the display; and generating an ambient light level result based on analysis of the set of one or more low light level measurements, the set of one or more high light level measurements, and calibration information.

Classes IPC  ?

30.

Drive circuit

      
Numéro d'application 17442368
Numéro de brevet 11496132
Statut Délivré - en vigueur
Date de dépôt 2020-03-23
Date de la première publication 2022-06-16
Date d'octroi 2022-11-08
Propriétaire VISHAY SEMICONDUCTOR GMBH (Allemagne)
Inventeur(s) Kruck, Achim

Abrégé

A drive circuit has a control signal input for receiving a first control signal at a first circuit input, an optocoupler which is connected to the control signal input and which is adapted to generate a galvanically decoupled second control signal in accordance with the first control signal, an output circuit for controlling at least one circuit output terminal of the drive circuit in accordance with a third control signal, and an electronic control circuit comprising an energy supply, an input for receiving the second control signal, and an output for outputting the third control signal in accordance with the second control signal received at the input.

Classes IPC  ?

  • H03K 17/689 - Commutation ou ouverture de porte électronique, c.-à-d. par d'autres moyens que la fermeture et l'ouverture de contacts caractérisée par l'utilisation de composants spécifiés par l'utilisation, comme éléments actifs, de dispositifs à semi-conducteurs les dispositifs étant des transistors à effet de champ avec une isolation galvanique entre le circuit de commande et le circuit de sortie
  • H03K 17/567 - Circuits caractérisés par l'utilisation d'au moins deux types de dispositifs à semi-conducteurs, p. ex. BIMOS, dispositifs composites tels que IGBT

31.

Semiconductor package having side wall plating

      
Numéro d'application 17436454
Numéro de brevet 12224232
Statut Délivré - en vigueur
Date de dépôt 2019-03-08
Date de la première publication 2022-06-09
Date d'octroi 2025-02-11
Propriétaire SILICONIX INCORPORATED (USA)
Inventeur(s) Lin, Barry

Abrégé

Techniques are disclosed herein for forming a dual flat no-leads semiconductor package. The techniques begin with a package assembly that includes multiple non-singulated packages. The semiconductor package assembly includes a lead frame assembly having dies coupled thereto. A mold encapsulation covers at least portions of the dies and exposes a plurality of leads. A first cutting step exposes sidewalls of leads of the lead frame. An electroplating step deposits a plating on the exposed leads. A second cutting step cuts through the mold encapsulation aligned with the step cut sidewalls. A third cutting step perpendicular to the step cuts and is made through the lead frame and mold encapsulation to singulate the dies into individual packages.

Classes IPC  ?

  • H01L 21/56 - Encapsulations, p. ex. couches d’encapsulation, revêtements
  • H01L 23/00 - Détails de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide
  • H01L 23/31 - Encapsulations, p. ex. couches d’encapsulation, revêtements caractérisées par leur disposition
  • H01L 23/495 - Cadres conducteurs

32.

Optical encoder

      
Numéro d'application 17602077
Numéro de brevet 12222228
Statut Délivré - en vigueur
Date de dépôt 2020-04-06
Date de la première publication 2022-06-09
Date d'octroi 2025-02-11
Propriétaire VISHAY SEMICONDUCTOR GMBH (Allemagne)
Inventeur(s)
  • Burger, Daniel
  • Kuhn, Sascha
  • Mühleck, Peter
  • Schaff, Christina

Abrégé

An optical encoder comprises an emitter; a receiver; a reflector; and a code carrier, wherein the emitter emits electromagnetic radiation along an emission axis in the direction of the reflector and the reflector deflects the electromagnetic radiation along a reception axis in the direction of the receiver. The code carrier is movably supported and has a sequence of code sections to interrupt or to give way for the emitted electromagnetic radiation to impinge on the detector in dependence on the position of the code carrier, wherein the emission axis and the reception axis extend at an alignment angle with respect to one another that has a value in the range from 30 degrees to 150 degrees.

Classes IPC  ?

  • G01D 5/347 - Moyens mécaniques pour le transfert de la grandeur de sortie d'un organe sensibleMoyens pour convertir la grandeur de sortie d'un organe sensible en une autre variable, lorsque la forme ou la nature de l'organe sensible n'imposent pas un moyen de conversion déterminéTransducteurs non spécialement adaptés à une variable particulière utilisant des moyens optiques, c.-à-d. utilisant de la lumière infrarouge, visible ou ultraviolette avec atténuation ou obturation complète ou partielle des rayons lumineux les rayons lumineux étant détectés par des cellules photo-électriques en utilisant le déplacement d'échelles de codage

33.

METHOD FOR PRODUCING A PHOTODIODE

      
Numéro d'application EP2021084141
Numéro de publication 2022/117804
Statut Délivré - en vigueur
Date de dépôt 2021-12-03
Date de publication 2022-06-09
Propriétaire VISHAY SEMICONDUCTOR GMBH (Allemagne)
Inventeur(s)
  • Schmidt, Manuel
  • Richter, Simon
  • Specht, Christian

Abrégé

The present invention relates to a method for producing a photodiode, which has a layer structure comprising: - a front-surface first semiconductor layer of a first conductivity type; - a second semiconductor layer of a second conductivity type, in which the first semiconductor layer is embedded; and - a back-surface third semiconductor layer of the second conductivity type, which adjoins the second semiconductor layer and has a higher doping concentration than the second semiconductor layer; wherein the first and second semiconductor layers define a p-n junction and the third semiconductor layer defines a back surface field, and wherein the ratio of the thickness of the third semiconductor layer to the thickness of the layer structure is not more than 0.25. The method comprises: - providing a substrate wafer made of a semiconductor material; - producing a layer sequence having a first, a second and a third semiconductor region on and/or in the substrate wafer, the first and second semiconductor regions forming the first and second semiconductor layers; and - partially removing the layer sequence, proceeding from the back surface of the substrate wafer, until the third semiconductor region is reduced to the thickness of the third semiconductor layer.

Classes IPC  ?

  • H01L 31/0224 - Electrodes
  • H01L 27/146 - Structures de capteurs d'images
  • H01L 31/103 - Dispositifs sensibles au rayonnement infrarouge, visible ou ultraviolet caractérisés par une seule barrière de potentiel ou de surface la barrière de potentiel étant du type PN à homojonction
  • H01L 31/18 - Procédés ou appareils spécialement adaptés à la fabrication ou au traitement de ces dispositifs ou de leurs parties constitutives
  • H01L 21/306 - Traitement chimique ou électrique, p. ex. gravure électrolytique
  • H01L 21/322 - Traitement des corps semi-conducteurs en utilisant des procédés ou des appareils non couverts par les groupes pour modifier leurs propriétés internes, p. ex. pour produire des défectuosités internes

34.

Semiconductor package having side wall plating

      
Numéro d'application 17436429
Numéro de brevet 12211704
Statut Délivré - en vigueur
Date de dépôt 2019-03-08
Date de la première publication 2022-06-02
Date d'octroi 2025-01-28
Propriétaire Siliconix Incorporated (USA)
Inventeur(s) Lin, Barry

Abrégé

Methods are disclosed herein for forming wettable flanks on quad flat no-leads semiconductor packages. The methods may begin with a package assembly having multiple non-singulated packages. The package assembly includes a lead frame assembly having dies coupled thereto. A mold encapsulation covers the dies and exposes portions of leads. An electroplating step deposits plating on the exposed portions of the leads. First and second series of parallel step cuts are made between the die packages to form sidewalls of wettable flanks. The first and second series of parallel step cuts are perpendicular to each other. These cuts are made at a depth to cut fully through the lead frame but not fully through the mold encapsulation. After the first and second series of parallel step cuts, the wettable flanks are plated using an electroless method. A third and fourth series of cuts singulates the assembly into discrete QNF semiconductor packages.

Classes IPC  ?

  • H01L 21/48 - Fabrication ou traitement de parties, p. ex. de conteneurs, avant l'assemblage des dispositifs, en utilisant des procédés non couverts par l'un uniquement des groupes ou
  • H01L 21/56 - Encapsulations, p. ex. couches d’encapsulation, revêtements
  • H01L 23/31 - Encapsulations, p. ex. couches d’encapsulation, revêtements caractérisées par leur disposition
  • H01L 23/495 - Cadres conducteurs

35.

RADIATION SENSOR AND MANUFACTURING METHOD FOR SAME

      
Numéro d'application 17298210
Statut En instance
Date de dépôt 2019-11-29
Date de la première publication 2022-04-28
Propriétaire VISHAY SEMICONDUCTOR GMBH (Allemagne)
Inventeur(s)
  • Gottlob, Heinrich
  • Schmidt, Manuel
  • Gebauer, Christoph

Abrégé

A radiation sensor has a substrate, a radiation sensitive chip thereon, a radiation impermeable frame joined to the chip side surfaces and surrounding the chip, and a radiation permeable layer over the chip. The frame does not project or does not substantially project over the upper edge of the chip along a substantial part of its inner periphery. The radiation permeable layer value projects over the chip in the lateral direction and is on the frame or above it.

Classes IPC  ?

  • G01T 1/24 - Mesure de l'intensité de radiation avec des détecteurs à semi-conducteurs

36.

Semiconductor device with multiple independent gates

      
Numéro d'application 17561046
Numéro de brevet 11824523
Statut Délivré - en vigueur
Date de dépôt 2021-12-23
Date de la première publication 2022-04-21
Date d'octroi 2023-11-21
Propriétaire Vishay-Siliconix, LLC (USA)
Inventeur(s)
  • Havanur, Sanjay
  • Shibib, M. Ayman

Abrégé

Semiconductor device with multiple independent gates. A gate-controlled semiconductor device includes a first plurality of cells of the semiconductor device configured to be controlled by a primary gate, and a second plurality of cells of the semiconductor device configured to be controlled by an auxiliary gate. The primary gate is electrically isolated from the auxiliary gate, and sources and drains of the semiconductor device are electrically coupled in parallel. The first and second pluralities of cells may be substantially identical in structure.

Classes IPC  ?

  • H03K 17/0812 - Modifications pour protéger le circuit de commutation contre la surintensité ou la surtension sans réaction du circuit de sortie vers le circuit de commande par des dispositions prises dans le circuit de commande
  • H03K 17/567 - Circuits caractérisés par l'utilisation d'au moins deux types de dispositifs à semi-conducteurs, p. ex. BIMOS, dispositifs composites tels que IGBT
  • H01L 27/07 - Dispositifs consistant en une pluralité de composants semi-conducteurs ou d'autres composants à l'état solide formés dans ou sur un substrat commun comprenant des éléments de circuit passif intégrés avec au moins une barrière de potentiel ou une barrière de surface le substrat étant un corps semi-conducteur comprenant une pluralité de composants individuels dans une configuration non répétitive les composants ayant une région active en commun
  • H01L 29/423 - Electrodes caractérisées par leur forme, leurs dimensions relatives ou leur disposition relative ne transportant pas le courant à redresser, à amplifier ou à commuter
  • H01L 29/778 - Transistors à effet de champ avec un canal à gaz de porteurs de charge à deux dimensions, p.ex. transistors à effet de champ à haute mobilité électronique HEMT
  • H01L 29/866 - Diodes Zener
  • H01L 29/78 - Transistors à effet de champ l'effet de champ étant produit par une porte isolée
  • H01L 29/20 - Corps semi-conducteurs caractérisés par les matériaux dont ils sont constitués comprenant, à part les matériaux de dopage ou autres impuretés, uniquement des composés AIIIBV

37.

Film capacitor with coated dielectric layer

      
Numéro d'application 17282321
Numéro de brevet 11791100
Statut Délivré - en vigueur
Date de dépôt 2019-10-02
Date de la première publication 2021-12-09
Date d'octroi 2023-10-17
Propriétaire VISHAY ELECTRONIC GMBH (USA)
Inventeur(s) Stevens, Geert

Abrégé

A film capacitor preferably includes a single film capacitor layer wound around itself in adjacent layers to form a winding. The film capacitor layer preferably includes a dielectric film, a first metallization layer formed on the dielectric film, a dielectric coating formed on the first metallization layer, and a second metallization layer formed on the dielectric coating. A metallic contact layer is preferably formed on an outer edge of the winding. A terminal is preferably formed on an outer edge of the metallic contact layer. An insulating material preferably encapsulates the winding, the metallic contact layer, and a portion of the terminal. The capacitor as self-healing properties. Further, the border of the electrodes may be wave-cut. Further, an insulating gap may be added between the border and the upper electrode.

Classes IPC  ?

  • H01G 4/232 - Bornes pour la connexion électrique d'au moins deux couches d'un condensateur à empilement ou à enroulement
  • H01G 4/018 - Diélectriques
  • H01G 4/38 - Condensateurs multiples, c.-à-d. combinaisons structurales de condensateurs fixes

38.

Method for producing a plurality of resistance modular units over a ceramic substrate

      
Numéro d'application 17255803
Numéro de brevet 11302462
Statut Délivré - en vigueur
Date de dépôt 2019-06-12
Date de la première publication 2021-09-02
Date d'octroi 2022-04-12
Propriétaire VISHAY ELECTRONIC GMBH (Allemagne)
Inventeur(s)
  • Schott, Bertram
  • Sobora, Ondrej
  • Tillmann, Kerstin

Abrégé

A method of manufacturing resistor units that each comprise a carrier comprising resistor elements including ends with a respective first and second electrical terminal is disclosed. The method includes: a) providing a carrier plate; b) forming strips of a resistor material at the lower side of the carrier plate in a regular pattern such that a respective row of strips of the resistor material is formed along a longitudinal direction; c) forming a plurality of zones of an electrically conductive material at the lower side of the carrier plate in a regular pattern such that a respective row of zones of the electrically conductive material is formed along the longitudinal direction; and d) cutting through the carrier plate by regular transverse incisions, first longitudinal incisions, and second longitudinal incisions such that a respective resistor unit and a respective residual section are alternately formed along a transverse direction.

Classes IPC  ?

  • H01C 1/14 - Bornes ou points de prise spécialement adaptés aux résistancesDispositions de bornes ou points de prise sur les résistances
  • H01C 1/01 - MontageSupport
  • H01C 17/242 - Appareils ou procédés spécialement adaptés à la fabrication de résistances adaptés pour ajuster la valeur de la résistance en supprimant ou en ajoutant du matériau résistif par laser
  • H01C 17/00 - Appareils ou procédés spécialement adaptés à la fabrication de résistances

39.

LOW CONSUMPTION CONTACTLESS SENSOR

      
Numéro d'application IB2020050356
Numéro de publication 2021/144614
Statut Délivré - en vigueur
Date de dépôt 2020-01-16
Date de publication 2021-07-22
Propriétaire VISHAY S.A. (France)
Inventeur(s)
  • Karciauskas, Pierre
  • Rouffet, Marie-Emilie
  • Gaume, Willy Louis Bernard

Abrégé

Systems and methods for non-contact rotary sensing are discussed herein. An example position sensing device may include a position sensor circuit comprising at least a magnetic sensor that is a tunnel magneto resistance (TMR) sensor and a processing circuit. The magnetic sensor, located in a magnetic field of a magnet coupled to a rotary shaft, measures at least one component of the magnetic field generated by the magnet. The processing circuit calculates an angular position value of the magnet based on the measurement of the at least one component of the magnetic field, and generates at least one output signal representing the angular position value of the magnet. The output signal may be analog or digital. An example contactless angular position sensing system may include to one or more cups using one or more position sensor circuits in parallel for redundancy.

Classes IPC  ?

  • G01D 5/14 - Moyens mécaniques pour le transfert de la grandeur de sortie d'un organe sensibleMoyens pour convertir la grandeur de sortie d'un organe sensible en une autre variable, lorsque la forme ou la nature de l'organe sensible n'imposent pas un moyen de conversion déterminéTransducteurs non spécialement adaptés à une variable particulière utilisant des moyens électriques ou magnétiques influençant la valeur d'un courant ou d'une tension

40.

Methods of manufacture of termination for vertical trench shielded devices

      
Numéro d'application 17203546
Numéro de brevet 11482601
Statut Délivré - en vigueur
Date de dépôt 2021-03-16
Date de la première publication 2021-07-08
Date d'octroi 2022-10-25
Propriétaire Vishay-Siliconix, LLC (USA)
Inventeur(s)
  • Hu, Jun
  • Shibib, M. Ayman
  • Azam, Misbah
  • Terrill, Kyle

Abrégé

A vertical trench shield device can include a plurality of gate structures and a termination structure surrounding the plurality of gate structures. The plurality of gate structures can include a plurality of gate regions and a corresponding plurality of gate shield regions. The plurality of gate structures can be disposed between the plurality of source regions, and extending through the plurality of body regions to the drift region. The plurality of gate structures can be separated from each other by a first predetermined spacing in a core area. A first set of the plurality of gate structures can extend fully to the termination structure. The ends of a second set of the plurality of gate structures can be separated from the termination structure by a second predetermined spacing. The first and second spacings can be configured to balance charge in the core area and the termination area in a reverse bias condition.

Classes IPC  ?

  • H01L 29/78 - Transistors à effet de champ l'effet de champ étant produit par une porte isolée
  • H01L 29/66 - Types de dispositifs semi-conducteurs
  • H01L 29/40 - Electrodes
  • H01L 29/423 - Electrodes caractérisées par leur forme, leurs dimensions relatives ou leur disposition relative ne transportant pas le courant à redresser, à amplifier ou à commuter
  • H01L 29/06 - Corps semi-conducteurs caractérisés par les formes, les dimensions relatives, ou les dispositions des régions semi-conductrices
  • H01L 29/739 - Dispositifs du type transistor, c.à d. susceptibles de répondre en continu aux signaux de commande appliqués commandés par effet de champ

41.

MULTI-TURN CONTACTLESS POSITION SENSING SYSTEM AND METHOD

      
Numéro d'application IB2019060137
Numéro de publication 2021/105741
Statut Délivré - en vigueur
Date de dépôt 2019-11-25
Date de publication 2021-06-03
Propriétaire VISHAY S.A. (France)
Inventeur(s)
  • Bertrand, Sylvain Guy
  • Lanot, Antoine Jean-Michel
  • Marchio, Sebastien Jean Robert

Abrégé

Systems and methods for high-resolution multi-turn non-contact rotary sensing are disclosed herein. A position sensing device may include a first rotary shaft coupled to a second rotary shaft such that a rotation of the first rotary shaft causes the second rotary shaft to rotate. First and second magnets may be coupled to the first and second rotary shafts, respectively. The first and second rotary shafts may move angularly relative to at least one magnetic sensor circuit that is not in contact with the first or second rotary shafts. The at least one magnetic sensor circuit may measure angular positions of the first and second magnets to determine the angular position and number of rotations by the first rotary shaft.

Classes IPC  ?

  • G01D 5/14 - Moyens mécaniques pour le transfert de la grandeur de sortie d'un organe sensibleMoyens pour convertir la grandeur de sortie d'un organe sensible en une autre variable, lorsque la forme ou la nature de l'organe sensible n'imposent pas un moyen de conversion déterminéTransducteurs non spécialement adaptés à une variable particulière utilisant des moyens électriques ou magnétiques influençant la valeur d'un courant ou d'une tension
  • G01D 5/246 - Moyens mécaniques pour le transfert de la grandeur de sortie d'un organe sensibleMoyens pour convertir la grandeur de sortie d'un organe sensible en une autre variable, lorsque la forme ou la nature de l'organe sensible n'imposent pas un moyen de conversion déterminéTransducteurs non spécialement adaptés à une variable particulière utilisant des moyens électriques ou magnétiques influençant les caractéristiques d'impulsionsMoyens mécaniques pour le transfert de la grandeur de sortie d'un organe sensibleMoyens pour convertir la grandeur de sortie d'un organe sensible en une autre variable, lorsque la forme ou la nature de l'organe sensible n'imposent pas un moyen de conversion déterminéTransducteurs non spécialement adaptés à une variable particulière utilisant des moyens électriques ou magnétiques produisant des impulsions ou des trains d'impulsions en faisant varier la durée des différentes impulsions

42.

Photosensitive semiconductor component, method for forming a photosensitive semiconductor component

      
Numéro d'application 17042686
Numéro de brevet 11876144
Statut Délivré - en vigueur
Date de dépôt 2019-03-28
Date de la première publication 2021-04-29
Date d'octroi 2024-01-16
Propriétaire Vishay Semiconductor GmbH (Allemagne)
Inventeur(s) Schmidt, Manuel

Abrégé

A photosensitive transistor is disclosed herein that includes: a semiconductor substrate of the first conductivity type as a collector layer; above it a less doped layer of the first conductivity type having regions of different thickness; a semiconductor base layer of the second conductivity type above at least parts of the regions of the less doped layer; and an emitter layer of the first conductivity type above at least parts of the base layer, but not above at least one part of the part of the base layer disposed above the thinner region of the less doped layer.

Classes IPC  ?

  • H01L 31/11 - Dispositifs sensibles au rayonnement infrarouge, visible ou ultraviolet caractérisés par deux barrières de potentiel ou de surface, p.ex. phototransistor bipolaire
  • H01L 31/18 - Procédés ou appareils spécialement adaptés à la fabrication ou au traitement de ces dispositifs ou de leurs parties constitutives

43.

UNDER DISPLAY SENSORS, SYSTEMS AND METHODS

      
Numéro d'application EP2020075899
Numéro de publication 2021/058353
Statut Délivré - en vigueur
Date de dépôt 2020-09-16
Date de publication 2021-04-01
Propriétaire VISHAY SEMICONDUCTOR GMBH (Allemagne)
Inventeur(s)
  • Huang, Cheng Chieh
  • Wang, Wei Chien
  • Kao, Yu Hao

Abrégé

Techniques, devices, and systems disclosed herein include detecting a vertical synchronization (VSYNC) signal cycle, determining a high frequency trigger pulse based on detecting an illumination component's pulse width modulation (PWM) signal, the high frequency trigger pulse corresponding to the illumination component's deactivation times, receiving a delay time period and activating a first sensor, at a first time, within the VSYNC signal cycle, the first time determined based on the high frequency trigger pulse and the delay time period. The first sensor may sense a first sensor reading and may be deactivated after being activated. A display setting may be adjusted based at least on the first sensor reading and the illumination component may be activated after the first sensor is deactivated.

Classes IPC  ?

  • G06F 3/041 - Numériseurs, p. ex. pour des écrans ou des pavés tactiles, caractérisés par les moyens de transduction
  • G09G 3/20 - Dispositions ou circuits de commande présentant un intérêt uniquement pour l'affichage utilisant des moyens de visualisation autres que les tubes à rayons cathodiques pour la présentation d'un ensemble de plusieurs caractères, p. ex. d'une page, en composant l'ensemble par combinaison d'éléments individuels disposés en matrice
  • G09G 5/12 - Synchronisation entre l'unité d'affichage et d'autres unités, p. ex. d'autres unités d'affichage, des lecteurs de disques vidéo

44.

Under display sensors, systems and methods

      
Numéro d'application 16860198
Numéro de brevet 11430407
Statut Délivré - en vigueur
Date de dépôt 2020-04-28
Date de la première publication 2021-03-25
Date d'octroi 2022-08-30
Propriétaire Vishay Semiconductor GmbH (Allemagne)
Inventeur(s)
  • Huang, Cheng Chieh
  • Wang, Wei Chien
  • Kao, Yu Hao

Abrégé

Techniques, devices, and systems disclosed herein include detecting a vertical synchronization (VSYNC) signal cycle, determining a high frequency trigger pulse based on detecting an illumination component's pulse width modulation (PWM) signal, the high frequency trigger pulse corresponding to the illumination component's deactivation times, receiving a delay time period and activating a first sensor, at a first time, within the VSYNC signal cycle, the first time determined based on the high frequency trigger pulse and the delay time period. The first sensor may sense a first sensor reading and may be deactivated after being activated. A display setting may be adjusted based at least on the first sensor reading and the illumination component may be activated after the first sensor is deactivated.

Classes IPC  ?

  • G09G 5/10 - Circuits d'intensité
  • G09G 3/00 - Dispositions ou circuits de commande présentant un intérêt uniquement pour l'affichage utilisant des moyens de visualisation autres que les tubes à rayons cathodiques

45.

SEMICONDUCTOR DEVICE WITH MULTIPLE INDEPENDENT GATES

      
Numéro d'application US2020050228
Numéro de publication 2021/050748
Statut Délivré - en vigueur
Date de dépôt 2020-09-10
Date de publication 2021-03-18
Propriétaire SILICONIX INCORPORATED (USA)
Inventeur(s)
  • Havanur, Sanjay
  • Shibib, M., Ayman

Abrégé

Semiconductor device with multiple independent gates. A gate-controlled semiconductor device includes a first plurality of cells of the semiconductor device configured to be controlled by a primary gate, and a second plurality of cells of the semiconductor device configured to be controlled by an auxiliary gate. The primary gate is electrically isolated from the auxiliary gate, and sources and drains of the semiconductor device are electrically coupled in parallel. The first and second pluralities of cells may be substantially identical in structure.

Classes IPC  ?

  • H01L 27/02 - Dispositifs consistant en une pluralité de composants semi-conducteurs ou d'autres composants à l'état solide formés dans ou sur un substrat commun comprenant des éléments de circuit passif intégrés avec au moins une barrière de potentiel ou une barrière de surface
  • H01L 29/78 - Transistors à effet de champ l'effet de champ étant produit par une porte isolée
  • H01L 29/778 - Transistors à effet de champ avec un canal à gaz de porteurs de charge à deux dimensions, p.ex. transistors à effet de champ à haute mobilité électronique HEMT
  • H01L 29/20 - Corps semi-conducteurs caractérisés par les matériaux dont ils sont constitués comprenant, à part les matériaux de dopage ou autres impuretés, uniquement des composés AIIIBV
  • H01L 29/866 - Diodes Zener

46.

Semiconductor device with multiple independent gates

      
Numéro d'application 16569572
Numéro de brevet 11218144
Statut Délivré - en vigueur
Date de dépôt 2019-09-12
Date de la première publication 2021-03-18
Date d'octroi 2022-01-04
Propriétaire Vishay-Siliconix, LLC (USA)
Inventeur(s)
  • Havanur, Sanjay
  • Shibib, M. Ayman

Abrégé

Semiconductor device with multiple independent gates. A gate-controlled semiconductor device includes a first plurality of cells of the semiconductor device configured to be controlled by a primary gate, and a second plurality of cells of the semiconductor device configured to be controlled by an auxiliary gate. The primary gate is electrically isolated from the auxiliary gate, and sources and drains of the semiconductor device are electrically coupled in parallel. The first and second pluralities of cells may be substantially identical in structure.

Classes IPC  ?

  • H03K 17/0812 - Modifications pour protéger le circuit de commutation contre la surintensité ou la surtension sans réaction du circuit de sortie vers le circuit de commande par des dispositions prises dans le circuit de commande
  • H03K 17/567 - Circuits caractérisés par l'utilisation d'au moins deux types de dispositifs à semi-conducteurs, p. ex. BIMOS, dispositifs composites tels que IGBT
  • H01L 27/07 - Dispositifs consistant en une pluralité de composants semi-conducteurs ou d'autres composants à l'état solide formés dans ou sur un substrat commun comprenant des éléments de circuit passif intégrés avec au moins une barrière de potentiel ou une barrière de surface le substrat étant un corps semi-conducteur comprenant une pluralité de composants individuels dans une configuration non répétitive les composants ayant une région active en commun
  • H01L 29/423 - Electrodes caractérisées par leur forme, leurs dimensions relatives ou leur disposition relative ne transportant pas le courant à redresser, à amplifier ou à commuter
  • H01L 29/778 - Transistors à effet de champ avec un canal à gaz de porteurs de charge à deux dimensions, p.ex. transistors à effet de champ à haute mobilité électronique HEMT
  • H01L 29/866 - Diodes Zener
  • H01L 29/78 - Transistors à effet de champ l'effet de champ étant produit par une porte isolée
  • H01L 29/20 - Corps semi-conducteurs caractérisés par les matériaux dont ils sont constitués comprenant, à part les matériaux de dopage ou autres impuretés, uniquement des composés AIIIBV

47.

Termination for vertical trench shielded devices

      
Numéro d'application 16532001
Numéro de brevet 10950699
Statut Délivré - en vigueur
Date de dépôt 2019-08-05
Date de la première publication 2021-02-11
Date d'octroi 2021-03-16
Propriétaire Vishay-Siliconix, LLC (USA)
Inventeur(s)
  • Hu, Jun
  • Shibib, M. Ayman
  • Azam, Misbah
  • Terrill, Kyle

Abrégé

A vertical trench shield device can include a plurality of gate structures and a termination structure surrounding the plurality of gate structures. The plurality of gate structures can include a plurality of gate regions and a corresponding plurality of gate shield regions. The plurality of gate structures can be disposed between the plurality of source regions, and extending through the plurality of body regions to the drift region. The plurality of gate structures can be separated from each other by a first predetermined spacing in a core area. A first set of the plurality of gate structures can extend fully to the termination structure. The ends of a second set of the plurality of gate structures can be separated from the termination structure by a second predetermined spacing. The first and second spacings can be configured to balance charge in the core area and the termination area in a reverse bias condition.

Classes IPC  ?

  • H01L 29/40 - Electrodes
  • H01L 29/78 - Transistors à effet de champ l'effet de champ étant produit par une porte isolée
  • H01L 29/66 - Types de dispositifs semi-conducteurs
  • H01L 29/423 - Electrodes caractérisées par leur forme, leurs dimensions relatives ou leur disposition relative ne transportant pas le courant à redresser, à amplifier ou à commuter
  • H01L 29/06 - Corps semi-conducteurs caractérisés par les formes, les dimensions relatives, ou les dispositions des régions semi-conductrices
  • H01L 29/739 - Dispositifs du type transistor, c.à d. susceptibles de répondre en continu aux signaux de commande appliqués commandés par effet de champ

48.

TERMINATION FOR VERTICAL TRENCH SHIELDED DEVICES AND METHODS OF MANUFACTURE

      
Numéro d'application US2020044612
Numéro de publication 2021/026027
Statut Délivré - en vigueur
Date de dépôt 2020-07-31
Date de publication 2021-02-11
Propriétaire SILICONIX INCORPORATED (USA)
Inventeur(s)
  • Hu, Jun
  • Shibib, M. Ayman
  • Azam, Misbah
  • Terrill, Kyle

Abrégé

A vertical trench shield device can include a plurality of gate structures and a termination structure surrounding the plurality of gate structures. The plurality of gate structures can include a plurality of gate regions and a corresponding plurality of gate shield regions. The plurality of gate structures can be disposed between the plurality of source regions, and extending through the plurality of body regions to the drift region. The plurality of gate structures can be separated from each other by a first predetermined spacing in a core area. A first set of the plurality of gate structures can extend fully to the termination structure. The ends of a second set of the plurality of gate structures can be separated from the termination structure by a second predetermined spacing. The first and second spacings can be configured to balance charge in the core area and the termination area in a reverse bias condition.

Classes IPC  ?

  • H01L 29/78 - Transistors à effet de champ l'effet de champ étant produit par une porte isolée
  • H01L 29/66 - Types de dispositifs semi-conducteurs
  • H01L 29/423 - Electrodes caractérisées par leur forme, leurs dimensions relatives ou leur disposition relative ne transportant pas le courant à redresser, à amplifier ou à commuter

49.

Optoelectronic device arranged as a multi-spectral light sensor having a photodiode array with aligned light blocking layers and n-well regions

      
Numéro d'application 17012683
Numéro de brevet 11862648
Statut Délivré - en vigueur
Date de dépôt 2020-09-04
Date de la première publication 2020-12-24
Date d'octroi 2024-01-02
Propriétaire VISHAY INTERTECHNOLOGY, INC. (USA)
Inventeur(s)
  • Tsang, Koon-Wing
  • Lin, Yuh-Min

Abrégé

An optoelectronic device is disclosed, comprising: a photodiode array including a plurality of first photodiodes, each first photodiode including a respective n+ region and a respective n-well region; a guide array disposed over the photodiode array, the guide array including a plurality of guide members separated from one another by a layer of light-blocking material, the guide members being aligned with the n+ regions of the first photodiodes, such that each guide member is disposed over a different respective n+ region, and the layer of light-blocking material being aligned with the n-well regions of the first photodiodes; and a filter array disposed over the guide array, the filter array including a plurality of bandpass filters, each bandpass filter being aligned with a different one of the plurality of guide members, each bandpass filter having a different transmission band.

Classes IPC  ?

  • H01L 27/144 - Dispositifs commandés par rayonnement
  • H01L 31/0216 - Revêtements
  • G01J 3/02 - SpectrométrieSpectrophotométrieMonochromateursMesure de la couleur Parties constitutives
  • G01J 3/28 - Étude du spectre
  • H01L 31/101 - Dispositifs sensibles au rayonnement infrarouge, visible ou ultraviolet

50.

Transistors with electrically active chip seal ring and methods of manufacture

      
Numéro d'application 16406437
Numéro de brevet 11217541
Statut Délivré - en vigueur
Date de dépôt 2019-05-08
Date de la première publication 2020-11-12
Date d'octroi 2022-01-04
Propriétaire Vishay-Siliconix, LLC (USA)
Inventeur(s)
  • Shibib, M. Ayman
  • Terrill, Kyle

Abrégé

A transistor and method of manufacturing an electrically active chip seal ring surrounding the gate, gate insulator and source structure of the active core area of the transistor. The chip seal ring can be electrically coupled to the gate to seal the active core area from intrusions of contaminants, impurities, defects and or the like.

Classes IPC  ?

  • H01L 23/58 - Dispositions électriques structurelles non prévues ailleurs pour dispositifs semi-conducteurs
  • H01L 29/78 - Transistors à effet de champ l'effet de champ étant produit par une porte isolée
  • H01L 29/08 - Corps semi-conducteurs caractérisés par les formes, les dimensions relatives, ou les dispositions des régions semi-conductrices avec des régions semi-conductrices connectées à une électrode transportant le courant à redresser, amplifier ou commuter, cette électrode faisant partie d'un dispositif à semi-conducteur qui comporte trois électrodes ou plus
  • H01L 29/10 - Corps semi-conducteurs caractérisés par les formes, les dimensions relatives, ou les dispositions des régions semi-conductrices avec des régions semi-conductrices connectées à une électrode ne transportant pas le courant à redresser, amplifier ou commuter, cette électrode faisant partie d'un dispositif à semi-conducteur qui comporte trois électrodes ou plus
  • H01L 29/66 - Types de dispositifs semi-conducteurs

51.

OPTICAL ENCODER

      
Numéro d'application EP2020059742
Numéro de publication 2020/207959
Statut Délivré - en vigueur
Date de dépôt 2020-04-06
Date de publication 2020-10-15
Propriétaire VISHAY SEMICONDUCTOR GMBH (Allemagne)
Inventeur(s)
  • Burger, Daniel
  • Kuhn, Sascha
  • Mühleck, Peter
  • Schaff, Christina

Abrégé

The invention relates to an optical encoder (10) comprising a transmitter (12), a receiver (14), a reflector (16) and a code carrier (18), wherein the transmitter emits electromagnetic radiation along a transmission axis (S) in the direction of the reflector (16) and the reflector deflects the electromagnetic radiation along a receiving axis (E) in the direction of the receiver. The code carrier is movably mounted and has a sequence of code segments (26) in order to interrupt the emitted electromagnetic radiation in dependence on the position of the code carrier or to release the emitted electromagnetic radiation to impinge on the detector, wherein the transmission axis (S) and the receiving axis (E) extend in an alignment angle relative to each other which has a value in the range from 30 degrees to 150 degrees.

Classes IPC  ?

  • G01D 5/347 - Moyens mécaniques pour le transfert de la grandeur de sortie d'un organe sensibleMoyens pour convertir la grandeur de sortie d'un organe sensible en une autre variable, lorsque la forme ou la nature de l'organe sensible n'imposent pas un moyen de conversion déterminéTransducteurs non spécialement adaptés à une variable particulière utilisant des moyens optiques, c.-à-d. utilisant de la lumière infrarouge, visible ou ultraviolette avec atténuation ou obturation complète ou partielle des rayons lumineux les rayons lumineux étant détectés par des cellules photo-électriques en utilisant le déplacement d'échelles de codage

52.

Virtual wafer techniques for fabricating semiconductor devices

      
Numéro d'application 16372381
Numéro de brevet 11295949
Statut Délivré - en vigueur
Date de dépôt 2019-04-01
Date de la première publication 2020-10-01
Date d'octroi 2022-04-05
Propriétaire Vishay Siliconix, LLC (USA)
Inventeur(s)
  • Shibib, M. Ayman
  • Terrill, Kyle

Abrégé

A method of fabricating semiconductor devices including epitaxially depositing a heavily doped substrate layer that is substantially free of crystalline defects on a lightly doped virtual substrate. The device regions of the semiconductor devices can be fabricated about the heavily doped substrate layer before the lightly doped virtual substrate is removed.

Classes IPC  ?

  • H01L 21/02 - Fabrication ou traitement des dispositifs à semi-conducteurs ou de leurs parties constitutives
  • H01L 21/683 - Appareils spécialement adaptés pour la manipulation des dispositifs à semi-conducteurs ou des dispositifs électriques à l'état solide pendant leur fabrication ou leur traitementAppareils spécialement adaptés pour la manipulation des plaquettes pendant la fabrication ou le traitement des dispositifs à semi-conducteurs ou des dispositifs électriques à l'état solide ou de leurs composants pour le maintien ou la préhension
  • H01L 29/04 - Corps semi-conducteurs caractérisés par leur structure cristalline, p.ex. polycristalline, cubique ou à orientation particulière des plans cristallins
  • H01L 29/66 - Types de dispositifs semi-conducteurs

53.

DRIVER CIRCUIT

      
Numéro d'application EP2020058031
Numéro de publication 2020/193488
Statut Délivré - en vigueur
Date de dépôt 2020-03-23
Date de publication 2020-10-01
Propriétaire VISHAY SEMICONDUCTOR GMBH (Allemagne)
Inventeur(s) Kruck, Achim

Abrégé

The invention relates to a driver circuit having: a control signal input for receiving a first control signal at a first circuit input; an optocoupler which is connected to the control signal input and is designed to generate a galvanically decoupled second control signal according to the first control signal; an output circuit for controlling at least one circuit output terminal of the driver circuit according to a third control signal; and an electronic control circuit having a power supply, an input for receiving the second control signal, and an output for outputting the third control signal according to the second control signal received at the input.

Classes IPC  ?

  • H03K 17/689 - Commutation ou ouverture de porte électronique, c.-à-d. par d'autres moyens que la fermeture et l'ouverture de contacts caractérisée par l'utilisation de composants spécifiés par l'utilisation, comme éléments actifs, de dispositifs à semi-conducteurs les dispositifs étant des transistors à effet de champ avec une isolation galvanique entre le circuit de commande et le circuit de sortie
  • H03K 17/78 - Commutation ou ouverture de porte électronique, c.-à-d. par d'autres moyens que la fermeture et l'ouverture de contacts caractérisée par l'utilisation de composants spécifiés par l'utilisation, comme éléments actifs, de dispositifs opto-électroniques, c.-à-d. des dispositifs émetteurs de lumière et des dispositifs photo-électriques couplés électriquement ou optiquement

54.

SEMICONDUCTOR PACKAGE HAVING SIDE WALL PLATING

      
Numéro d'application US2019021272
Numéro de publication 2020/185192
Statut Délivré - en vigueur
Date de dépôt 2019-03-08
Date de publication 2020-09-17
Propriétaire SILICONIX INCORPORATED (USA)
Inventeur(s) Lin, Barry

Abrégé

Techniques are disclosed herein for forming a dual flat no-leads semiconductor package. The techniques begin with a package assembly that includes multiple non-singulated packages. The semiconductor package assembly includes a lead frame assembly having dies coupled thereto. A mold encapsulation covers at least portions of the dies and exposes a plurality of leads. A first cutting step exposes sidewalls of leads of the lead frame. An electroplating step deposits a plating on the exposed leads. A second cutting step cuts through the mold encapsulation aligned with the step cut sidewalls. A third cutting step perpendicular to the step cuts and is made through the lead frame and mold encapsulation to singulate the dies into individual packages.

Classes IPC  ?

  • H01L 21/02 - Fabrication ou traitement des dispositifs à semi-conducteurs ou de leurs parties constitutives
  • H01L 21/00 - Procédés ou appareils spécialement adaptés à la fabrication ou au traitement de dispositifs à semi-conducteurs ou de dispositifs à l'état solide, ou bien de leurs parties constitutives
  • H01L 23/48 - Dispositions pour conduire le courant électrique vers le ou hors du corps à l'état solide pendant son fonctionnement, p. ex. fils de connexion ou bornes
  • H01L 23/488 - Dispositions pour conduire le courant électrique vers le ou hors du corps à l'état solide pendant son fonctionnement, p. ex. fils de connexion ou bornes formées de structures soudées
  • H01L 23/495 - Cadres conducteurs
  • H01L 21/48 - Fabrication ou traitement de parties, p. ex. de conteneurs, avant l'assemblage des dispositifs, en utilisant des procédés non couverts par l'un uniquement des groupes ou
  • H01L 21/56 - Encapsulations, p. ex. couches d’encapsulation, revêtements
  • H05K 3/30 - Assemblage de circuits imprimés avec des composants électriques, p. ex. avec une résistance
  • H05K 3/32 - Connexions électriques des composants électriques ou des fils à des circuits imprimés
  • H05K 3/34 - Connexions soudées

55.

SEMICONDUCTOR PACKAGE HAVING SIDE WALL PLATING

      
Numéro d'application US2019021276
Numéro de publication 2020/185193
Statut Délivré - en vigueur
Date de dépôt 2019-03-08
Date de publication 2020-09-17
Propriétaire SILICONIX INCORPORATED (USA)
Inventeur(s) Lin, Barry

Abrégé

Methods are disclosed herein for forming wettable flanks on quad flat no-leads semiconductor packages. The methods may begin with a package assembly having multiple non-singulated packages. The package assembly includes a lead frame assembly having dies coupled thereto. A mold encapsulation covers the dies and exposes portions of leads. An electroplating step deposits plating on the exposed portions of the leads. First and second series of parallel step cuts are made between the die packages to form sidewalls of wettable flanks. The first and second series of parallel step cuts are perpendicular to each other. These cuts are made at a depth to cut fully through the lead frame but not fully through the mold encapsulation. After the first and second series of parallel step cuts, the wettable flanks are plated using an electroless method. A third and fourth series of cuts singulates the assembly into discrete QNF semiconductor packages.

Classes IPC  ?

  • H01L 21/48 - Fabrication ou traitement de parties, p. ex. de conteneurs, avant l'assemblage des dispositifs, en utilisant des procédés non couverts par l'un uniquement des groupes ou
  • H01L 21/50 - Assemblage de dispositifs à semi-conducteurs en utilisant des procédés ou des appareils non couverts par l'un uniquement des groupes ou
  • H01L 21/56 - Encapsulations, p. ex. couches d’encapsulation, revêtements
  • H01L 23/31 - Encapsulations, p. ex. couches d’encapsulation, revêtements caractérisées par leur disposition
  • H01L 23/495 - Cadres conducteurs
  • H01L 23/498 - Connexions électriques sur des substrats isolants

56.

Split gate semiconductor with non-uniform trench oxide

      
Numéro d'application 16262598
Numéro de brevet 11189702
Statut Délivré - en vigueur
Date de dépôt 2019-01-30
Date de la première publication 2020-07-30
Date d'octroi 2021-11-30
Propriétaire Vishay Siliconix, LLC (USA)
Inventeur(s)
  • Shibib, M. Ayman
  • Azam, Misbah
  • Park, Chanho
  • Terrill, Kyle

Abrégé

Split gate semiconductor with non-uniform trench oxide. A metal oxide semiconductor field effect transistor (MOSFET) comprises a plurality of parallel trenches. Each such trench comprises a first electrode coupled to a gate terminal of the MOSFET and a second electrode, physically and electrically isolated from the first electrode. The second electrode is beneath the first electrode in the trench. The second electrode includes at least two different widths at different depths below a primary surface of the MOSFET. The trenches may be formed in an epitaxial layer. The epitaxial layer may have a non-uniform doping profile with respect to depth below a primary surface of the MOSFET. The second electrode may be electrically coupled to a source terminal of the MOSFET.

Classes IPC  ?

  • H01L 29/423 - Electrodes caractérisées par leur forme, leurs dimensions relatives ou leur disposition relative ne transportant pas le courant à redresser, à amplifier ou à commuter
  • H01L 29/10 - Corps semi-conducteurs caractérisés par les formes, les dimensions relatives, ou les dispositions des régions semi-conductrices avec des régions semi-conductrices connectées à une électrode ne transportant pas le courant à redresser, amplifier ou commuter, cette électrode faisant partie d'un dispositif à semi-conducteur qui comporte trois électrodes ou plus
  • H01L 29/40 - Electrodes
  • H01L 29/78 - Transistors à effet de champ l'effet de champ étant produit par une porte isolée

57.

QUICKTAN

      
Numéro de série 90065008
Statut Enregistrée
Date de dépôt 2020-07-21
Date d'enregistrement 2022-07-26
Propriétaire VISHAY SPRAGUE, INC. ()
Classes de Nice  ? 35 - Publicité; Affaires commerciales

Produits et services

administration of a program for enabling participants to receive improved services, namely, to purchase capacitors with expedited lead time and delivery

58.

High performance and reliability solid electrolytic tantalum capacitors and screening method

      
Numéro d'application 16538430
Numéro de brevet 10978254
Statut Délivré - en vigueur
Date de dépôt 2019-08-12
Date de la première publication 2020-07-09
Date d'octroi 2021-04-13
Propriétaire VISHAY SPRAGUE, INC. (USA)
Inventeur(s)
  • Eidelman, Alex
  • Qiu, Yongjian
  • Vaisman, Pavel
  • Stangrit, Yuri
  • Eisenberg, Rita
  • Ostrovsky, Natali

Abrégé

Disclosed are tantalum capacitors having enhanced volumetric efficiency, effective series resistance, effective series inductance, and high frequency performance when compared to existing tantalum capacitors. Also disclosed is a screening process for tantalum capacitors to enhance reliability.

Classes IPC  ?

  • G01R 31/64 - Test de condensateurs
  • H01G 9/042 - Électrodes caractérisées par le matériau
  • H01G 9/26 - Combinaisons structurales de condensateurs électrolytiques, de redresseurs électrolytiques, de détecteurs électrolytiques, de dispositifs de commutation électrolytiques, de dispositifs électrolytiques photosensibles ou sensibles à la température les uns avec les autres
  • H01G 9/08 - BoîtiersEncapsulations
  • H01G 9/15 - Condensateurs à électrolyte solide
  • G01R 31/12 - Test de la rigidité diélectrique ou de la tension disruptive
  • H01G 9/012 - Bornes spécialement adaptées pour les condensateurs à solides
  • H01G 9/025 - Électrolytes solides
  • H01G 9/14 - Combinaisons structurales pour modifier ou compenser les caractéristiques de condensateurs

59.

Method of producing a NTCR sensor

      
Numéro d'application 16615438
Numéro de brevet 10883179
Statut Délivré - en vigueur
Date de dépôt 2018-05-03
Date de la première publication 2020-06-04
Date d'octroi 2021-01-05
Propriétaire VISHAY ELECTRONIC GMBH (Allemagne)
Inventeur(s)
  • Kita, Jaroslaw
  • Moos, Ralf
  • Münch, Christian
  • Poulain, Véronique
  • Schubert, Michaela
  • Schuurman, Sophie

Abrégé

The present invention relates to a method of producing a negative temperature coefficient resistor (NTCR) sensor, the method comprising the steps of: providing a mixture comprising uncalcined powder and a carrier gas in an aerosol-producing unit, with the uncalcined powder comprising metal oxide components; forming an aerosol from said mixture and said carrier gas and accelerating said aerosol in a vacuum towards a substrate arranged in a deposition chamber; forming a film of the uncalcined powder of said mixture on said substrate; and transforming the film into a layer of spinel-based material by applying a heat treatment step.

Classes IPC  ?

  • H01C 7/04 - Résistances fixes constituées par une ou plusieurs couches ou revêtementsRésistances fixes constituées de matériaux conducteurs en poudre ou de matériaux semi-conducteurs en poudre avec ou sans matériaux isolants à coefficient de température négatif
  • C23C 4/12 - Revêtement par pulvérisation du matériau de revêtement à l'état fondu, p. ex. par pulvérisation à l'aide d'une flamme, d'un plasma ou d'une décharge électrique caractérisé par le procédé de pulvérisation
  • C23C 24/08 - Revêtement à partir de poudres inorganiques en utilisant la chaleur ou une pression et la chaleur

60.

RADIATION SENSOR AND PRODUCTION METHOD THEREFOR

      
Numéro d'application EP2019083055
Numéro de publication 2020/109536
Statut Délivré - en vigueur
Date de dépôt 2019-11-29
Date de publication 2020-06-04
Propriétaire VISHAY SEMICONDUCTOR GMBH (Allemagne)
Inventeur(s)
  • Gottlob, Heinrich
  • Schmidt, Manuel
  • Gebauer, Christoph

Abrégé

A radiation sensor comprises a substrate, a radiation-sensitive chip on the latter, a radiation-opaque frame that is attached to the chip side surfaces and surrounds the chip, and a radiation-transmissive layer over the chip. With a substantial part of its inner circumference, the frame does not project, or does not substantially project, above the upper edge of the chip. The radiation-transmissive layer protrudes above the chip in the lateral direction and rests on the frame or thereabove.

Classes IPC  ?

  • H01L 31/0203 - Conteneurs; Encapsulations
  • H01L 31/0232 - Dispositifs à semi-conducteurs sensibles aux rayons infrarouges, à la lumière, au rayonnement électromagnétique d'ondes plus courtes, ou au rayonnement corpusculaire, et spécialement adaptés, soit comme convertisseurs de l'énergie dudit rayonnement e; Procédés ou appareils spécialement adaptés à la fabrication ou au traitement de ces dispositifs ou de leurs parties constitutives; Leurs détails - Détails Éléments ou dispositions optiques associés au dispositif
  • H01L 31/10 - Dispositifs à semi-conducteurs sensibles aux rayons infrarouges, à la lumière, au rayonnement électromagnétique d'ondes plus courtes, ou au rayonnement corpusculaire, et spécialement adaptés, soit comme convertisseurs de l'énergie dudit rayonnement e; Procédés ou appareils spécialement adaptés à la fabrication ou au traitement de ces dispositifs ou de leurs parties constitutives; Leurs détails dans lesquels le rayonnement commande le flux de courant à travers le dispositif, p.ex. photo-résistances caractérisés par au moins une barrière de potentiel ou une barrière de surface, p.ex. photo-transistors
  • H01L 31/102 - Dispositifs sensibles au rayonnement infrarouge, visible ou ultraviolet caractérisés par une seule barrière de potentiel ou de surface

61.

Power resistor

      
Numéro d'application 16624093
Numéro de brevet 10854360
Statut Délivré - en vigueur
Date de dépôt 2018-06-15
Date de la première publication 2020-05-14
Date d'octroi 2020-12-01
Propriétaire VISHAY ELECTRONIC GMBH (Allemagne)
Inventeur(s)
  • Dressler, Matthias
  • Schott, Bertram

Abrégé

A power resistor comprises a tubular housing composed of metal and a resistor element received therein, wherein the housing has four side walls that extend along a longitudinal axis of the housing between two ends and define a rectangular cross-section. The housing comprises four edges of the four side walls at at least one of the two ends. Two of the four side walls have a respective incision at their edges for introducing a fastening element and the two other side walls have a respective clearance in alignment with the oppositely disposed incision to facilitate a placement of a tool at a fastening element introduced into the respective incision.

Classes IPC  ?

  • H01C 1/02 - BoîtiersEnveloppesEnrobageRemplissage de boîtier ou d'enveloppe

62.

Vertical sense devices in vertical trench MOSFET

      
Numéro d'application 16717802
Numéro de brevet 11131693
Statut Délivré - en vigueur
Date de dépôt 2019-12-17
Date de la première publication 2020-04-23
Date d'octroi 2021-09-28
Propriétaire Vishay-Siliconix, LLC (USA)
Inventeur(s)
  • Shibib, M. Ayman
  • Zhang, Wenjie

Abrégé

Vertical sense devices in vertical trench MOSFET. In accordance with an embodiment of the present invention, an electronic circuit includes a vertical trench metal oxide semiconductor field effect transistor configured for switching currents of at least one amp and a current sensing field effect transistor configured to provide an indication of drain to source current of the MOSFET. A current sense ratio of the current sensing FET is at least 15 thousand and may be greater than 29 thousand.

Classes IPC  ?

  • G01R 19/00 - Dispositions pour procéder aux mesures de courant ou de tension ou pour en indiquer l'existence ou le signe
  • H01L 29/78 - Transistors à effet de champ l'effet de champ étant produit par une porte isolée
  • H01L 27/088 - Dispositifs consistant en une pluralité de composants semi-conducteurs ou d'autres composants à l'état solide formés dans ou sur un substrat commun comprenant des éléments de circuit passif intégrés avec au moins une barrière de potentiel ou une barrière de surface le substrat étant un corps semi-conducteur comprenant uniquement des composants semi-conducteurs d'un seul type comprenant uniquement des composants à effet de champ les composants étant des transistors à effet de champ à porte isolée
  • H01L 27/06 - Dispositifs consistant en une pluralité de composants semi-conducteurs ou d'autres composants à l'état solide formés dans ou sur un substrat commun comprenant des éléments de circuit passif intégrés avec au moins une barrière de potentiel ou une barrière de surface le substrat étant un corps semi-conducteur comprenant une pluralité de composants individuels dans une configuration non répétitive
  • H01L 29/06 - Corps semi-conducteurs caractérisés par les formes, les dimensions relatives, ou les dispositions des régions semi-conductrices
  • G01R 19/15 - Indication de l'existence d'un courant
  • H01L 21/8234 - Technologie MIS
  • H01L 29/40 - Electrodes
  • H01L 21/02 - Fabrication ou traitement des dispositifs à semi-conducteurs ou de leurs parties constitutives
  • H01L 21/28 - Fabrication des électrodes sur les corps semi-conducteurs par emploi de procédés ou d'appareils non couverts par les groupes
  • H01L 21/306 - Traitement chimique ou électrique, p. ex. gravure électrolytique
  • H01L 21/308 - Traitement chimique ou électrique, p. ex. gravure électrolytique en utilisant des masques
  • H01L 21/3213 - Gravure physique ou chimique des couches, p. ex. pour produire une couche avec une configuration donnée à partir d'une couche étendue déposée au préalable
  • H01L 27/02 - Dispositifs consistant en une pluralité de composants semi-conducteurs ou d'autres composants à l'état solide formés dans ou sur un substrat commun comprenant des éléments de circuit passif intégrés avec au moins une barrière de potentiel ou une barrière de surface
  • H01L 29/417 - Electrodes caractérisées par leur forme, leurs dimensions relatives ou leur disposition relative transportant le courant à redresser, à amplifier ou à commuter
  • H01L 29/423 - Electrodes caractérisées par leur forme, leurs dimensions relatives ou leur disposition relative ne transportant pas le courant à redresser, à amplifier ou à commuter
  • H01L 29/66 - Types de dispositifs semi-conducteurs

63.

FILM CAPACITOR WITH COATED ACRYLIC DIELECTRIC LAYER INSIDE

      
Numéro d'application EP2019076752
Numéro de publication 2020/070213
Statut Délivré - en vigueur
Date de dépôt 2019-10-02
Date de publication 2020-04-09
Propriétaire VISHAY ELECTRONIC GMBH (Allemagne)
Inventeur(s) Stevens, Geert

Abrégé

A film capacitor preferably includes a single film capacitor layer wound around itself in adjacent layers to form a winding. The film capacitor layer preferably includes a dielectric film, a first metallization layer formed on the dielectric film, a dielectric coating formed on the first metallization layer, and a second metallization layer formed on the dielectric coating. A metallic contact layer is preferably formed on an outer edge of the winding. A terminal is preferably formed on an outer edge of the metallic contact layer. An insulating material preferably encapsulates the winding, the metallic contact layer, and a portion of the terminal. The capacitor has self-healing properties. Further, the border of the electrodes are wave-cut. Further, an insulating gap (902) is added between the border and the upper electrode.

Classes IPC  ?

  • H01G 4/16 - Diélectriques organiques en matériau fibreux, p. ex. en papier
  • H01G 4/20 - Diélectriques utilisant des combinaisons de diélectriques d'au moins deux des groupes
  • H01G 4/232 - Bornes pour la connexion électrique d'au moins deux couches d'un condensateur à empilement ou à enroulement
  • H01G 4/38 - Condensateurs multiples, c.-à-d. combinaisons structurales de condensateurs fixes

64.

Hermetically sealed surface mount polymer capacitor

      
Numéro d'application 16115021
Numéro de brevet 11024464
Statut Délivré - en vigueur
Date de dépôt 2018-08-28
Date de la première publication 2020-03-05
Date d'octroi 2021-06-01
Propriétaire VISHAY ISRAEL LTD. (Israël)
Inventeur(s)
  • Eidelman, Alex
  • Vaisman, Pavel
  • Stangrit, Yuri
  • Qiu, Yongjian

Abrégé

A hermetically sealed polymer capacitor and a method of forming the same are disclosed. The method preferably includes dispensing an amount of conductive paste inside a case and inserting one or more capacitor elements into the conductive paste. The conductive paste may surround sides of the one or more capacitor elements. Optionally, a bushing may be placed on the one or more capacitor elements. The bushing may have one or more holes that allow one or more positive leads coupled to the one or more capacitor elements to pass through. A cover is preferably welded to the opening of the case. The capacitor assembly is preferably dried to evacuate moisture from inside the case. The one or more positive leads are preferably welded to one or more metal tubes of a glass to metal seal (GTMS) in the cover to seal the capacitor assembly.

Classes IPC  ?

  • H01G 9/10 - Scellement, p. ex. de fils de traversée
  • H01G 9/012 - Bornes spécialement adaptées pour les condensateurs à solides
  • H01G 9/028 - Électrolytes organiques semi-conducteurs, p. ex. TCNQ
  • H01G 9/00 - Condensateurs électrolytiques, redresseurs électrolytiques, détecteurs électrolytiques, dispositifs de commutation électrolytiques, dispositifs électrolytiques photosensibles ou sensibles à la températureProcédés pour leur fabrication
  • H01G 9/15 - Condensateurs à électrolyte solide
  • H01G 9/26 - Combinaisons structurales de condensateurs électrolytiques, de redresseurs électrolytiques, de détecteurs électrolytiques, de dispositifs de commutation électrolytiques, de dispositifs électrolytiques photosensibles ou sensibles à la température les uns avec les autres

65.

HERMETICALLY SEALED SURFACE MOUNT POLYMER CAPACITOR

      
Numéro d'application IL2019050947
Numéro de publication 2020/044330
Statut Délivré - en vigueur
Date de dépôt 2019-08-22
Date de publication 2020-03-05
Propriétaire VISHAY ISRAEL LTD. (Israël)
Inventeur(s)
  • Eidelman, Alex
  • Vaisman, Pavel
  • Stangrit, Yuri
  • Qiu, Yongjian

Abrégé

A hermetically sealed polymer capacitor and a method of forming the same are disclosed. The method preferably includes dispensing an amount of conductive paste inside a case and inserting one or more capacitor elements into the conductive paste. The conductive paste may surround sides of the one or more capacitor elements. Optionally, a bushing may be placed on the one or more capacitor elements. The bushing may have one or more holes that allow one or more positive leads coupled to the one or more capacitor elements to pass through. A cover is preferably welded to the opening of the case. The capacitor assembly is preferably dried to evacuate moisture from inside the case. The one or more positive leads are preferably welded to one or more metal tubes of a glass to metal seal (GTMS) in the cover to seal the capacitor assembly.

Classes IPC  ?

  • H01G 11/80 - JointsGarnitures
  • H01G 9/12 - Orifices ou autres moyens pour permettre la dilatation
  • H01G 9/28 - Combinaisons structurales de condensateurs électrolytiques, de redresseurs électrolytiques, de détecteurs électrolytiques, de dispositifs de commutation électrolytiques, avec d'autres composants électriques non couverts par la présente sous-classe
  • H01G 9/10 - Scellement, p. ex. de fils de traversée
  • H01G 9/00 - Condensateurs électrolytiques, redresseurs électrolytiques, détecteurs électrolytiques, dispositifs de commutation électrolytiques, dispositifs électrolytiques photosensibles ou sensibles à la températureProcédés pour leur fabrication
  • H01G 11/00 - Condensateurs hybrides, c.-à-d. ayant des électrodes positive et négative différentesCondensateurs électriques à double couche [EDL]Procédés de fabrication desdits condensateurs ou de leurs composants

66.

THERMAWICK

      
Numéro d'application 1513714
Statut Enregistrée
Date de dépôt 2020-01-15
Date d'enregistrement 2020-01-15
Propriétaire VISHAY SPRAGUE, INC. (USA)
Classes de Nice  ? 09 - Appareils et instruments scientifiques et électriques

Produits et services

Thermal conductors.

67.

High electron mobility transistor ESD protection structures

      
Numéro d'application 16044835
Numéro de brevet 10833063
Statut Délivré - en vigueur
Date de dépôt 2018-07-25
Date de la première publication 2020-01-30
Date d'octroi 2020-11-10
Propriétaire Vishay Siliconix, LLC (USA)
Inventeur(s)
  • Shibib, Muhammad Ayman
  • Liao, Chungchi Gina

Abrégé

A multi-gate High Electron Mobility Transistor (HEMT) can include a Two-Dimension Electron Gas (2DEG) channel between the drain and the source. A first gate can be disposed proximate the 2DEG channel between the drain and source. The first gate can be configured to deplete majority carriers in the 2DEG channel proximate the first gate when a potential applied between the first gate and the source is less than a threshold voltage associated with the first gate. A second gate can be disposed proximate the 2DEC channel, between the drain and the first gate. The second gate can be electrically coupled to the drain. The second gate can be configured to deplete majority carriers in the 2DEG channel proximate the second gate when a potential applied between the second gate and the 2DEG channel between the second gate and the first gate is less than a threshold voltage associated with the second gate. The threshold voltage associated with the second gate can be equal to or greater than the threshold voltage associated with the first gate.

Classes IPC  ?

  • H01L 21/00 - Procédés ou appareils spécialement adaptés à la fabrication ou au traitement de dispositifs à semi-conducteurs ou de dispositifs à l'état solide, ou bien de leurs parties constitutives
  • H01L 27/02 - Dispositifs consistant en une pluralité de composants semi-conducteurs ou d'autres composants à l'état solide formés dans ou sur un substrat commun comprenant des éléments de circuit passif intégrés avec au moins une barrière de potentiel ou une barrière de surface
  • H01L 29/20 - Corps semi-conducteurs caractérisés par les matériaux dont ils sont constitués comprenant, à part les matériaux de dopage ou autres impuretés, uniquement des composés AIIIBV
  • H01L 29/66 - Types de dispositifs semi-conducteurs
  • H01L 29/778 - Transistors à effet de champ avec un canal à gaz de porteurs de charge à deux dimensions, p.ex. transistors à effet de champ à haute mobilité électronique HEMT

68.

LOW PROFILE WET ELECTROLYTIC TANTALUM CAPACITOR

      
Numéro d'application US2019041955
Numéro de publication 2020/018505
Statut Délivré - en vigueur
Date de dépôt 2019-07-16
Date de publication 2020-01-23
Propriétaire VISHAY SPRAGUE, INC. (USA)
Inventeur(s)
  • Eidelman, Alex
  • Bishop, Timothy
  • Breithaupt, Stephen
  • Lang, Matthew
  • Van Voorhis, John
  • Mitiagin, Andrey

Abrégé

A capacitor may include a stack assembly that may include a plurality of anode plate members, each having an embedded wire. The anode plate members may be separated by at least one cathode foil sandwiched between separator sheets. A conducting member may electrically connect the embedded wires and may have an externally accessible end portion that is hermetically sealed from the interior of the capacitor. A case covers the stack assembly and may be attached to a cover. The case and cover may enclose the stack assembly within an interior area of the capacitor. The at least one cathode foil may be connected to the case. An electrolyte fluid may be disposed within the interior area. A passage may be provided through a central portion of the stack assembly. A tube, surrounded by insulation, may pass through the passage and may be connected to the cover and the case.

Classes IPC  ?

  • H01G 9/145 - Condensateurs à électrolyte liquide
  • H01G 9/0029 -
  • H01G 9/10 - Scellement, p. ex. de fils de traversée
  • H01G 9/052 - Électrodes frittées
  • H01G 9/14 - Combinaisons structurales pour modifier ou compenser les caractéristiques de condensateurs
  • C22C 27/02 - Alliages à base de vanadium, niobium ou tantale

69.

Low profile wet electrolytic tantalum capacitor

      
Numéro d'application 16036162
Numéro de brevet 11189431
Statut Délivré - en vigueur
Date de dépôt 2018-07-16
Date de la première publication 2020-01-16
Date d'octroi 2021-11-30
Propriétaire VISHAY SPRAGUE, INC. (USA)
Inventeur(s)
  • Eidelman, Alex
  • Bishop, Timothy
  • Breithaupt, Stephen
  • Lang, Matthew
  • Van Voorhis, John
  • Mitiagin, Andrey

Abrégé

A capacitor may include a stack assembly. The stack assembly may include a plurality of anode plate members, each having an embedded wire. The anode plate members may be separated by at least one cathode foil sandwiched between separator sheets. A conducting member may electrically connect the embedded wires and may have an externally accessible end portion that is hermetically sealed from the interior of the capacitor. A case covers the stack assembly and may be attached to a cover. The case and cover may enclose the stack assembly within an interior area of the capacitor. The at least one cathode foil may be connected to the case. An electrolyte fluid may be disposed within the interior area of the capacitor. A passage may be provided through a central portion of the stack assembly. A tube, surrounded by insulation, may pass through the passage and may be connected to the cover and the case.

Classes IPC  ?

  • H01G 9/10 - Scellement, p. ex. de fils de traversée
  • H01G 9/145 - Condensateurs à électrolyte liquide
  • H01G 9/00 - Condensateurs électrolytiques, redresseurs électrolytiques, détecteurs électrolytiques, dispositifs de commutation électrolytiques, dispositifs électrolytiques photosensibles ou sensibles à la températureProcédés pour leur fabrication
  • H01G 9/042 - Électrodes caractérisées par le matériau
  • H01G 13/00 - Appareils spécialement adaptés à la fabrication de condensateursProcédés spécialement adaptés à la fabrication de condensateurs non prévus dans les groupes
  • H01G 9/035 - Électrolytes liquides, p. ex. matériaux d'imprégnation
  • H01G 9/008 - Bornes

70.

METHOD FOR PRODUCING A PLURALITY OF RESISTANCE MODULAR UNITS OVER A CERAMIC SUBSTRATE

      
Numéro d'application EP2019065399
Numéro de publication 2020/001982
Statut Délivré - en vigueur
Date de dépôt 2019-06-12
Date de publication 2020-01-02
Propriétaire VISHAY ELECTRONIC GMBH (Allemagne)
Inventeur(s)
  • Schott, Bertram
  • Sobora, Ondrej
  • Tillmann, Kerstin

Abrégé

A method for producing a plurality of resistance modular units (44), each of which comprises a carrier (46) having a group of resistance elements (50) with a first and second electrical connection (52, 54) provided one at each end, comprises the following steps: a) providing a support plate (10); b) forming a plurality of strips (16) of a resistance material on the underside (14) of the support plate (10) in a regular pattern such that along a longitudinal direction (L) a series (18) of strips (16) of the resistance material is formed; c) forming a plurality of zones (24) of an electrically conductive material on the underside (14) of the support plate (10) in a regular pattern such that along the longitudinal direction (L) a series (26) of zones (24) of the electrically conductive material is formed; and d) cutting through the carrier plate (10) by means of regular transverse direction cuts (36), first longitudinal direction cuts (38) and second longitudinal direction cuts (28), so that along a transverse direction (Q) resistance modular units (44) and remaining sections (46) of the support plate are formed in alternation.

Classes IPC  ?

  • H01C 7/00 - Résistances fixes constituées par une ou plusieurs couches ou revêtementsRésistances fixes constituées de matériaux conducteurs en poudre ou de matériaux semi-conducteurs en poudre avec ou sans matériaux isolants
  • H01C 17/00 - Appareils ou procédés spécialement adaptés à la fabrication de résistances
  • H01C 17/28 - Appareils ou procédés spécialement adaptés à la fabrication de résistances adaptés pour appliquer les bornes
  • H01C 17/242 - Appareils ou procédés spécialement adaptés à la fabrication de résistances adaptés pour ajuster la valeur de la résistance en supprimant ou en ajoutant du matériau résistif par laser

71.

METHOD FOR PRODUCING A PLURALITY OF RESISTANCE MODULAR UNITS OVER A CERAMIC SUBSTRATE

      
Numéro de document 03104943
Statut En instance
Date de dépôt 2019-06-12
Date de disponibilité au public 2020-01-02
Propriétaire VISHAY ELECTRONIC GMBH (Allemagne)
Inventeur(s)
  • Schott, Bertram
  • Sobora, Ondrej
  • Tillmann, Kerstin

Abrégé

A method for producing a plurality of resistance modular units (44), each of which comprises a carrier (46) having a group of resistance elements (50) with a first and second electrical connection (52, 54) provided one at each end, comprises the following steps: a) providing a support plate (10); b) forming a plurality of strips (16) of a resistance material on the underside (14) of the support plate (10) in a regular pattern such that along a longitudinal direction (L) a series (18) of strips (16) of the resistance material is formed; c) forming a plurality of zones (24) of an electrically conductive material on the underside (14) of the support plate (10) in a regular pattern such that along the longitudinal direction (L) a series (26) of zones (24) of the electrically conductive material is formed; and d) cutting through the carrier plate (10) by means of regular transverse direction cuts (36), first longitudinal direction cuts (38) and second longitudinal direction cuts (28), so that along a transverse direction (Q) resistance modular units (44) and remaining sections (46) of the support plate are formed in alternation.

Classes IPC  ?

  • H01C 7/00 - Résistances fixes constituées par une ou plusieurs couches ou revêtementsRésistances fixes constituées de matériaux conducteurs en poudre ou de matériaux semi-conducteurs en poudre avec ou sans matériaux isolants
  • H01C 17/00 - Appareils ou procédés spécialement adaptés à la fabrication de résistances
  • H01C 17/242 - Appareils ou procédés spécialement adaptés à la fabrication de résistances adaptés pour ajuster la valeur de la résistance en supprimant ou en ajoutant du matériau résistif par laser
  • H01C 17/28 - Appareils ou procédés spécialement adaptés à la fabrication de résistances adaptés pour appliquer les bornes

72.

Protection circuits with negative gate swing capability

      
Numéro d'application 16019282
Numéro de brevet 10693288
Statut Délivré - en vigueur
Date de dépôt 2018-06-26
Date de la première publication 2019-12-26
Date d'octroi 2020-06-23
Propriétaire Vishay Siliconix, LLC (USA)
Inventeur(s)
  • Shibib, Muhammed Ayman
  • Liao, Chungchi Gina

Abrégé

A protection circuit can include a first clamping sub-circuit, a first switching sub-circuit and a first resistive sub-circuit coupled in series between a first and second node. The protection circuit can also include a second clamping sub-circuit, a second switching sub-circuit and a second resistive sub-circuit coupled in series between the second and first nodes. The first and second clamping sub-circuits and the first and second resistive sub-circuits can be configured to bias a switching shunt sub-circuit. The switching shunt sub-circuit can be configured to short the first and second nodes together in response to a bias potential from the first and second clamping sub-circuits and the first and second resistive sub-circuits indicative of an over-voltage, Electrostatic Discharge (ESD) or similar event. The first and second switching sub-circuits can be configured to prevent the occurrence of a current path through the first and second resistive sub-circuits at the same time.

Classes IPC  ?

  • H03K 17/56 - Commutation ou ouverture de porte électronique, c.-à-d. par d'autres moyens que la fermeture et l'ouverture de contacts caractérisée par l'utilisation de composants spécifiés par l'utilisation, comme éléments actifs, de dispositifs à semi-conducteurs
  • H02H 3/02 - Circuits de protection de sécurité pour déconnexion automatique due directement à un changement indésirable des conditions électriques normales de travail avec ou sans reconnexion Détails
  • H01L 27/02 - Dispositifs consistant en une pluralité de composants semi-conducteurs ou d'autres composants à l'état solide formés dans ou sur un substrat commun comprenant des éléments de circuit passif intégrés avec au moins une barrière de potentiel ou une barrière de surface
  • H01L 29/778 - Transistors à effet de champ avec un canal à gaz de porteurs de charge à deux dimensions, p.ex. transistors à effet de champ à haute mobilité électronique HEMT
  • H02H 3/20 - Circuits de protection de sécurité pour déconnexion automatique due directement à un changement indésirable des conditions électriques normales de travail avec ou sans reconnexion sensibles à un excès de tension
  • H03K 17/0812 - Modifications pour protéger le circuit de commutation contre la surintensité ou la surtension sans réaction du circuit de sortie vers le circuit de commande par des dispositions prises dans le circuit de commande
  • H03K 17/687 - Commutation ou ouverture de porte électronique, c.-à-d. par d'autres moyens que la fermeture et l'ouverture de contacts caractérisée par l'utilisation de composants spécifiés par l'utilisation, comme éléments actifs, de dispositifs à semi-conducteurs les dispositifs étant des transistors à effet de champ

73.

THE DNA OF TECH

      
Numéro d'application 1505793
Statut Enregistrée
Date de dépôt 2019-07-03
Date d'enregistrement 2019-07-03
Propriétaire VISHAY INTERTECHNOLOGY, INC. (USA)
Classes de Nice  ?
  • 09 - Appareils et instruments scientifiques et électriques
  • 35 - Publicité; Affaires commerciales
  • 40 - Traitement de matériaux; recyclage, purification de l'air et traitement de l'eau
  • 41 - Éducation, divertissements, activités sportives et culturelles
  • 42 - Services scientifiques, technologiques et industriels, recherche et conception

Produits et services

Electric components, namely, resistors and resistor networks, low value electric resistors, electric shunt resistors and electric current sensory resistors all used in electrical circuits, potentiometers, capacitors, plasma displays, surge arrestors, antennas, chokes, connectors, lighting and transient suppressors, crystal frequency timers, filters, transformers, electrical indicators, inductor coils, electrical and electronic networks involving both active and passive circuit elements for use in electronic equipment, electrical cables, printed circuit boards, amplifiers and direct and alternating electric power supply units for primary use in testing of electronic equipment and delay lines; oscillators; electronic light emitting diode and liquid crystal displays; electronic plasma display panels; thermistors; electrical strain gage transducers; stress analysis systems primarily comprised of transducers that utilize ultrasonic oscillations to test for stress and fatigue in metal and metal structures and transducers that utilize ultrasonic oscillations to treat and reduce stress and fatigue of metals and metal structures; semiconductor components, namely, semiconductor chips, transistors, diodes, voltage surge suppressors and rectifiers; diode arrays; thyristors; integrated circuits; low profile DC/DC converters; computer software for use in weighing systems for the purpose of monitoring weight in industrial processes; downloadable data books and technical reports in the field of semiconductor devices and passive electronic components. Employment recruiting services; providing a website where users can obtain information about employment opportunities (terms too vague in the opinion of the International Bureau – Rule 13 (2) (b) of the Common Regulations); online wholesale store services featuring semiconductor devices and passive electronic components; wholesale services by direct solicitation through sales agents and distributors directed to end-users featuring semi-conductor devices and passive electronic components. Custom manufacture and assembly of semiconductor devices and passive electronic components. Providing a website featuring on-line non-downloadable videos in the field of semiconductor devices and passive electronic components (terms too vague in the opinion of the International Bureau – Rule 13 (2) (b) of the Common Regulations); providing a website featuring non-downloadable publications in the nature of data books and technical reports in the field of semiconductor devices and passive electronic components (terms too vague in the opinion of the International Bureau – Rule 13 (2) (b) of the Common Regulations). Research, design, and engineering for semiconductor devices and passive electronic components; custom design, engineering and testing semiconductors and passive electronic components; design, development, and testing services for others in the field of semiconductor devices and passive electronic components; technical consulting services in the field of semiconductor devices and passive electronic components; providing a website featuring technical information in the field of semiconductor devices and passive electronic components (terms too vague in the opinion of the International Bureau – Rule 13 (2) (b) of the Common Regulations); providing a website featuring on-line downloadable and non-downloadable software to assist and instruct design engineers in the design and usage of semiconductor devices and passive electronic components in products (terms too vague in the opinion of the International Bureau – Rule 13 (2) (b) of the Common Regulations).

74.

DNA OF TECH

      
Numéro d'application 1505859
Statut Enregistrée
Date de dépôt 2019-07-03
Date d'enregistrement 2019-07-03
Propriétaire VISHAY INTERTECHNOLOGY, INC. (USA)
Classes de Nice  ?
  • 09 - Appareils et instruments scientifiques et électriques
  • 35 - Publicité; Affaires commerciales
  • 40 - Traitement de matériaux; recyclage, purification de l'air et traitement de l'eau
  • 41 - Éducation, divertissements, activités sportives et culturelles
  • 42 - Services scientifiques, technologiques et industriels, recherche et conception

Produits et services

Electric components, namely, resistors and resistor networks, low value electric resistors, electric shunt resistors and electric current sensory resistors all used in electrical circuits, potentiometers, capacitors, plasma displays, surge arrestors, antennas, chokes, connectors, lighting and transient suppressors, crystal frequency timers, filters, transformers, electrical indicators, inductor coils, electrical and electronic networks involving both active and passive circuit elements for use in electronic equipment, electrical cables, printed circuit boards, amplifiers and direct and alternating electric power supply units for primary use in testing of electronic equipment and delay lines; oscillators; electronic light emitting diode and liquid crystal displays; electronic plasma display panels; thermistors; electrical strain gage transducers; stress analysis systems primarily comprised of transducers that utilize ultrasonic oscillations to test for stress and fatigue in metal and metal structures and transducers that utilize ultrasonic oscillations to treat and reduce stress and fatigue of metals and metal structures; semiconductor components, namely, semiconductor chips, transistors, diodes, voltage surge suppressors and rectifiers; diode arrays; thyristors; integrated circuits; low profile DC/DC converters; computer software for use in weighing systems for the purpose of monitoring weight in industrial processes; downloadable data books and technical reports in the field of semiconductor devices and passive electronic components. Employment recruiting services; providing a website where users can obtain information about employment opportunities (terms too vague in the opinion of the International Bureau – Rule 13 (2) (b) of the Common Regulations); online wholesale store services featuring semiconductor devices and passive electronic components; wholesale services by direct solicitation through sales agents and distributors directed to end-users featuring semi-conductor devices and passive electronic components. Custom manufacture and assembly of semiconductor devices and passive electronic components. Providing a website featuring on-line non-downloadable videos in the field of semiconductor devices and passive electronic components (terms too vague in the opinion of the International Bureau – Rule 13 (2) (b) of the Common Regulations); providing a website featuring non-downloadable publications in the nature of data books and technical reports in the field of semiconductor devices and passive electronic components (terms too vague in the opinion of the International Bureau – Rule 13 (2) (b) of the Common Regulations). Research, design, and engineering for semiconductor devices and passive electronic components; custom design, engineering and testing semiconductors and passive electronic components; design, development, and testing services for others in the field of semiconductor devices and passive electronic components; technical consulting services in the field of semiconductor devices and passive electronic components; providing a website featuring technical information in the field of semiconductor devices and passive electronic components (terms too vague in the opinion of the International Bureau – Rule 13 (2) (b) of the Common Regulations); providing a website featuring on-line downloadable and non-downloadable software to assist and instruct design engineers in the design and usage of semiconductor devices and passive electronic components in products (terms too vague in the opinion of the International Bureau – Rule 13 (2) (b) of the Common Regulations).

75.

Electronic component with flexible terminal

      
Numéro d'application 16480500
Numéro de brevet 11297721
Statut Délivré - en vigueur
Date de dépôt 2018-01-23
Date de la première publication 2019-12-19
Date d'octroi 2022-04-05
Propriétaire VISHAY ISRAEL LTD. (Israël)
Inventeur(s) Belman, Michael

Abrégé

An electronic component comprising a body and at least one terminal for soldering the body to a carrier is provided, with the terminal comprising: an electrode arranged on a surface of the body; an outgassing layer formed on and/or surrounded by the electrode, wherein the outgassing layer is configured to outgas when being heated; and an electrically conductive cover layer formed on the outgassing layer, wherein the cover layer is electrically connected to the electrode and seals the outgassing layer in a gastight manner between the cover layer and the electrode.

Classes IPC  ?

  • H05K 1/18 - Circuits imprimés associés structurellement à des composants électriques non imprimés
  • H05K 3/34 - Connexions soudées
  • B23K 1/00 - Brasage ou débrasage
  • H01G 4/248 - Bornes les bornes enveloppant ou entourant l'élément capacitif, p. ex. capsules
  • H01R 12/57 - Connexions fixes pour circuits imprimés rigides ou structures similaires caractérisées par les bornes bornes pour le montage en surface
  • B23K 101/36 - Dispositifs électriques ou électroniques
  • B23K 103/00 - Matières à braser, souder ou découper

76.

MICROBRICK

      
Numéro d'application 1504585
Statut Enregistrée
Date de dépôt 2019-11-18
Date d'enregistrement 2019-11-18
Propriétaire SILICONIX INCORPORATED (USA)
Classes de Nice  ? 09 - Appareils et instruments scientifiques et électriques

Produits et services

Semiconductor devices.

77.

Devices and methods for driving a semiconductor switching device

      
Numéro d'application 16002413
Numéro de brevet 10622994
Statut Délivré - en vigueur
Date de dépôt 2018-06-07
Date de la première publication 2019-12-12
Date d'octroi 2020-04-14
Propriétaire Vishay-Siliconix, LLC (USA)
Inventeur(s) Havanur, Sanjay

Abrégé

A driver for a semiconductor switching device can be configured to step down a supply voltage to generate a first drive voltage. The driver can also generate a second drive voltage equal to the potential difference between the supply voltage and the first drive voltage. The driver can supply the first drive voltage to a control gate of the semiconductor switching device during a first state of a control signal, and a reverse polarity of the second drive voltage during a second state of the control signal.

Classes IPC  ?

  • H03K 17/687 - Commutation ou ouverture de porte électronique, c.-à-d. par d'autres moyens que la fermeture et l'ouverture de contacts caractérisée par l'utilisation de composants spécifiés par l'utilisation, comme éléments actifs, de dispositifs à semi-conducteurs les dispositifs étant des transistors à effet de champ
  • H03K 17/567 - Circuits caractérisés par l'utilisation d'au moins deux types de dispositifs à semi-conducteurs, p. ex. BIMOS, dispositifs composites tels que IGBT

78.

THERMAWICK

      
Numéro de série 88723696
Statut Enregistrée
Date de dépôt 2019-12-11
Date d'enregistrement 2021-07-27
Propriétaire VISHAY SPRAGUE, INC. ()
Classes de Nice  ? 09 - Appareils et instruments scientifiques et électriques

Produits et services

Thermal conductors in the nature of electrically isolating surface mounted (SMD) components

79.

MICROBRICK

      
Numéro d'application 200234100
Statut Enregistrée
Date de dépôt 2019-11-18
Date d'enregistrement 2022-10-12
Propriétaire SILICONIX INCORPORATED (USA)
Classes de Nice  ? 09 - Appareils et instruments scientifiques et électriques

Produits et services

(1) Semiconductor integrated circuits.

80.

MICROBRICK

      
Numéro de série 88689327
Statut Enregistrée
Date de dépôt 2019-11-12
Date d'enregistrement 2020-06-09
Propriétaire SILICONIX INCORPORATED ()
Classes de Nice  ? 09 - Appareils et instruments scientifiques et électriques

Produits et services

Semiconductor devices

81.

Color-mixing LED component and method of production therefor

      
Numéro d'application 16462132
Numéro de brevet 10785840
Statut Délivré - en vigueur
Date de dépôt 2017-11-02
Date de la première publication 2019-11-07
Date d'octroi 2020-09-22
Propriétaire VISHAY SEMICONDUCTOR GMBH (Allemagne)
Inventeur(s)
  • Gottlob, Heinrich
  • Rettenmeier, Franz

Abrégé

A color mixing light emitting diode (LED) assembly comprises a carrier and at least three LEDs that are arranged on the carrier and configured to emit light in mutually different colors and together generate an output radiation that corresponds to an additive color mix, wherein each of the LEDs has an individual emission characteristic. The LED assembly furthermore comprises a respective driver input for each of the LEDs to supply the LEDs with electrical energy, wherein the emission characteristics of the LEDs are dependent on the respective energy supply so that the color mix of the output radiation can be set by varying the respective energy supply at the driver inputs. The LED assembly has a calibration information element that includes at least one readable calibration value for each of the LEDs that represents the individual emission characteristic of the respective LED.

Classes IPC  ?

  • H05B 45/24 - Commande de la couleur de la lumière à l'aide d'une rétroaction électrique provenant de LED ou de modules de LED
  • H01L 25/075 - Ensembles consistant en une pluralité de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide les dispositifs étant tous d'un type prévu dans une seule des sous-classes , , , , ou , p. ex. ensembles de diodes redresseuses les dispositifs n'ayant pas de conteneurs séparés les dispositifs étant d'un type prévu dans le groupe
  • H01L 27/15 - Dispositifs consistant en une pluralité de composants semi-conducteurs ou d'autres composants à l'état solide formés dans ou sur un substrat commun comprenant des composants semi-conducteurs avec au moins une barrière de potentiel ou une barrière de surface, spécialement adaptés pour l'émission de lumière
  • H01L 33/62 - Dispositions pour conduire le courant électrique vers le corps semi-conducteur ou depuis celui-ci, p.ex. grille de connexion, fil de connexion ou billes de soudure

82.

POWERTAB

      
Numéro d'application 1492678
Statut Enregistrée
Date de dépôt 2019-08-21
Date d'enregistrement 2019-08-21
Propriétaire Siliconix Technology C.V. (Pays‑Bas)
Classes de Nice  ? 09 - Appareils et instruments scientifiques et électriques

Produits et services

Semiconductor devices.

83.

High-electron-mobility transistor with buried interconnect

      
Numéro d'application 16450513
Numéro de brevet 10665711
Statut Délivré - en vigueur
Date de dépôt 2019-06-24
Date de la première publication 2019-10-10
Date d'octroi 2020-05-26
Propriétaire VISHAY SILICONIX, LLC (USA)
Inventeur(s)
  • Shibib, Ayman
  • Terrill, Kyle
  • Ding, Yongping
  • Yang, Jinman

Abrégé

A high-electron-mobility transistor (HEMT) includes a substrate layer of silicon, a first contact disposed on a first surface of the substrate layer, and a number of layers disposed on a second surface of the substrate layer opposite the first surface. A second contact and a gate contact are disposed on those layers. A trench containing conducting material extends completely through the layers and into the substrate layer. In an embodiment of the HEMT, the first contact is a drain contact and the second contact is a source contact. In another embodiment of the HEMT, the first contact is a source contact and the second contact is a drain contact.

Classes IPC  ?

  • H01L 29/778 - Transistors à effet de champ avec un canal à gaz de porteurs de charge à deux dimensions, p.ex. transistors à effet de champ à haute mobilité électronique HEMT
  • H01L 29/40 - Electrodes
  • H01L 21/02 - Fabrication ou traitement des dispositifs à semi-conducteurs ou de leurs parties constitutives
  • H01L 29/47 - Electrodes à barrière de Schottky
  • H01L 29/205 - Corps semi-conducteurs caractérisés par les matériaux dont ils sont constitués comprenant, à part les matériaux de dopage ou autres impuretés, uniquement des composés AIIIBV comprenant plusieurs composés dans différentes régions semi-conductrices
  • H01L 29/20 - Corps semi-conducteurs caractérisés par les matériaux dont ils sont constitués comprenant, à part les matériaux de dopage ou autres impuretés, uniquement des composés AIIIBV
  • H01L 29/06 - Corps semi-conducteurs caractérisés par les formes, les dimensions relatives, ou les dispositions des régions semi-conductrices
  • H01L 29/66 - Types de dispositifs semi-conducteurs
  • H01L 21/768 - Fixation d'interconnexions servant à conduire le courant entre des composants distincts à l'intérieur du dispositif
  • H01L 23/535 - Dispositions pour conduire le courant électrique à l'intérieur du dispositif pendant son fonctionnement, d'un composant à un autre comprenant des interconnexions internes, p. ex. structures d'interconnexions enterrées
  • H01L 29/423 - Electrodes caractérisées par leur forme, leurs dimensions relatives ou leur disposition relative ne transportant pas le courant à redresser, à amplifier ou à commuter
  • H01L 29/417 - Electrodes caractérisées par leur forme, leurs dimensions relatives ou leur disposition relative transportant le courant à redresser, à amplifier ou à commuter
  • H01L 29/10 - Corps semi-conducteurs caractérisés par les formes, les dimensions relatives, ou les dispositions des régions semi-conductrices avec des régions semi-conductrices connectées à une électrode ne transportant pas le courant à redresser, amplifier ou commuter, cette électrode faisant partie d'un dispositif à semi-conducteur qui comporte trois électrodes ou plus

84.

Optoelectronic device arranged as a multi-spectral light sensor having a photodiode array with aligned light blocking layers and N-well regions

      
Numéro d'application 15941855
Numéro de brevet 10770489
Statut Délivré - en vigueur
Date de dépôt 2018-03-30
Date de la première publication 2019-10-03
Date d'octroi 2020-09-08
Propriétaire VISHAY INTERTECHNOLOGY, INC. (USA)
Inventeur(s)
  • Tsang, Koon-Wing
  • Lin, Yuh-Min

Abrégé

An optoelectronic device is disclosed, comprising: a photodiode array including a plurality of first photodiodes, each first photodiode including a respective n+ region and a respective n-well region; a guide array disposed over the photodiode array, the guide array including a plurality of guide members separated from one another by a layer of light-blocking material, the guide members being aligned with the n+ regions of the first photodiodes, such that each guide member is disposed over a different respective n+ region, and the layer of light-blocking material being aligned with the n-well regions of the first photodiodes; and a filter array disposed over the guide array, the filter array including a plurality of bandpass filters, each bandpass filter being aligned with a different one of the plurality of guide members, each bandpass filter having a different transmission band.

Classes IPC  ?

  • H01L 27/144 - Dispositifs commandés par rayonnement
  • H01L 31/0216 - Revêtements
  • G01J 3/02 - SpectrométrieSpectrophotométrieMonochromateursMesure de la couleur Parties constitutives
  • G01J 3/28 - Étude du spectre

85.

MULTI-SPECTRAL LIGHT SENSOR

      
Numéro d'application US2019024761
Numéro de publication 2019/191543
Statut Délivré - en vigueur
Date de dépôt 2019-03-29
Date de publication 2019-10-03
Propriétaire VISHAY INTERTECHNOLOGY, INC. (USA)
Inventeur(s)
  • Tsang, Koon-Wing
  • Lin, Yuh-Min

Abrégé

An optoelectronic device is disclosed, comprising: a photodiode array including a plurality of first photodiodes, each first photodiode including a respective n+ region and a respective n-well region; a guide array disposed over the photodiode array, the guide array including a plurality of guide members separated from one another by a layer of light-blocking material, the guide members being aligned with the n+ regions of the first photodiodes, such that each guide member is disposed over a different respective n+ region, and the layer of light-blocking material being aligned with the n-well regions of the first photodiodes; and a filter array disposed over the guide array, the filter array including a plurality of bandpass filters, each bandpass filter being aligned with a different one of the plurality of guide members, each bandpass filter having a different transmission band.

Classes IPC  ?

  • H01L 31/00 - Dispositifs à semi-conducteurs sensibles aux rayons infrarouges, à la lumière, au rayonnement électromagnétique d'ondes plus courtes, ou au rayonnement corpusculaire, et spécialement adaptés, soit comme convertisseurs de l'énergie dudit rayonnement e; Procédés ou appareils spécialement adaptés à la fabrication ou au traitement de ces dispositifs ou de leurs parties constitutives; Leurs détails
  • H01L 31/12 - Dispositifs à semi-conducteurs sensibles aux rayons infrarouges, à la lumière, au rayonnement électromagnétique d'ondes plus courtes, ou au rayonnement corpusculaire, et spécialement adaptés, soit comme convertisseurs de l'énergie dudit rayonnement e; Procédés ou appareils spécialement adaptés à la fabrication ou au traitement de ces dispositifs ou de leurs parties constitutives; Leurs détails structurellement associés, p.ex. formés dans ou sur un substrat commun, avec une ou plusieurs sources lumineuses électriques, p.ex. avec des sources lumineuses électroluminescentes, et en outre électriquement ou optiquement couplés avec lesdites sour
  • H01L 31/16 - Dispositifs à semi-conducteurs sensibles aux rayons infrarouges, à la lumière, au rayonnement électromagnétique d'ondes plus courtes, ou au rayonnement corpusculaire, et spécialement adaptés, soit comme convertisseurs de l'énergie dudit rayonnement e; Procédés ou appareils spécialement adaptés à la fabrication ou au traitement de ces dispositifs ou de leurs parties constitutives; Leurs détails structurellement associés, p.ex. formés dans ou sur un substrat commun, avec une ou plusieurs sources lumineuses électriques, p.ex. avec des sources lumineuses électroluminescentes, et en outre électriquement ou optiquement couplés avec lesdites sour le dispositif à semi-conducteur sensible au rayonnement étant commandé par la ou les sources lumineuses
  • H01L 31/167 - Dispositifs à semi-conducteurs sensibles aux rayons infrarouges, à la lumière, au rayonnement électromagnétique d'ondes plus courtes, ou au rayonnement corpusculaire, et spécialement adaptés, soit comme convertisseurs de l'énergie dudit rayonnement e; Procédés ou appareils spécialement adaptés à la fabrication ou au traitement de ces dispositifs ou de leurs parties constitutives; Leurs détails structurellement associés, p.ex. formés dans ou sur un substrat commun, avec une ou plusieurs sources lumineuses électriques, p.ex. avec des sources lumineuses électroluminescentes, et en outre électriquement ou optiquement couplés avec lesdites sour le dispositif à semi-conducteur sensible au rayonnement étant commandé par la ou les sources lumineuses les sources lumineuses et les dispositifs sensibles au rayonnement étant tous des dispositifs semi-conducteurs caractérisés par au moins une barrière de potentiel ou de surface
  • H01L 31/0216 - Revêtements

86.

PHOTOSENSITIVE SEMICONDUCTOR COMPONENT, METHOD FOR FORMING A PHOTOSENSITIVE SEMICONDUCTOR COMPONENT

      
Numéro d'application EP2019057847
Numéro de publication 2019/185787
Statut Délivré - en vigueur
Date de dépôt 2019-03-28
Date de publication 2019-10-03
Propriétaire VISHAY SEMICONDUCTOR GMBH (Allemagne)
Inventeur(s) Schmidt, Manuel

Abrégé

The invention relates to a photosensitive transistor having a semiconductor substrate (10) of the first conductivity type as a collector layer, above a less doped layer (11) of the first conductivity type having regions of different thickness, a semiconductor base layer (12) of the second conductivity type over at least parts of the regions of the less doped layer (11), and an emitter layer (13) of the first conductivity type over at least parts of the base layer (12) but not over at least one part of the part of the base layer (12) that lies above the thinner region of the less doped layer (11).

Classes IPC  ?

  • H01L 31/11 - Dispositifs sensibles au rayonnement infrarouge, visible ou ultraviolet caractérisés par deux barrières de potentiel ou de surface, p.ex. phototransistor bipolaire

87.

SPRAGUE

      
Numéro d'application 1488920
Statut Enregistrée
Date de dépôt 2019-08-02
Date d'enregistrement 2019-08-02
Propriétaire VISHAY SPRAGUE, INC. (USA)
Classes de Nice  ? 09 - Appareils et instruments scientifiques et électriques

Produits et services

Capacitors.

88.

Low profile flat wet electrolytic tantalum capacitor

      
Numéro d'application 16241499
Numéro de brevet 10614963
Statut Délivré - en vigueur
Date de dépôt 2019-01-07
Date de la première publication 2019-09-12
Date d'octroi 2020-04-07
Propriétaire VISHAY SPRAGUE, INC. (USA)
Inventeur(s)
  • Eidelman, Alex
  • Lang, Matthew
  • Bishop, Timothy
  • Breithaupt, Stephen

Abrégé

A low profile wet electrolytic capacitor is disclosed. The low profile wet electrolytic capacitor includes an outer case assembly. The outer case assembly is formed by an outer case and outer case cover that is hermetically sealed to the outer case. The outer case assembly includes an interior area. A capacitive element is positioned in the interior area. The capacitive element is isolated from the outer case assembly by a plurality of insulative elements. A connecting tube is positioned perpendicular to and attached to the outer case and the outer case cover and passes through an opening in the capacitive element. An isolated positive lead is positioned on the outer case assembly and is in electrical communication with the capacitive element. A fluid electrolyte is contained in the interior area of the outer case assembly. A method of forming the capacitor and stacked capacitor assemblies is also provided.

Classes IPC  ?

  • H01G 9/10 - Scellement, p. ex. de fils de traversée
  • H01G 9/145 - Condensateurs à électrolyte liquide
  • H01G 9/26 - Combinaisons structurales de condensateurs électrolytiques, de redresseurs électrolytiques, de détecteurs électrolytiques, de dispositifs de commutation électrolytiques, de dispositifs électrolytiques photosensibles ou sensibles à la température les uns avec les autres
  • H01G 9/00 - Condensateurs électrolytiques, redresseurs électrolytiques, détecteurs électrolytiques, dispositifs de commutation électrolytiques, dispositifs électrolytiques photosensibles ou sensibles à la températureProcédés pour leur fabrication
  • H01G 9/035 - Électrolytes liquides, p. ex. matériaux d'imprégnation

89.

POWER SEMICONDUCTOR DEVICE WITH OPTIMIZED FIELD-PLATE DESIGN

      
Numéro d'application US2019019785
Numéro de publication 2019/168946
Statut Délivré - en vigueur
Date de dépôt 2019-02-27
Date de publication 2019-09-06
Propriétaire SILICONIX INCORPORATED (USA)
Inventeur(s)
  • Chen, Max
  • Chien, Hao-Che
  • Efthymiou, Loizos
  • Udrea, Florin
  • Longobardi, Giorgia
  • Camuso, Gianluca

Abrégé

A power semiconductor device and method for making same are disclosed. The device includes a source bonding pad and a drain bonding pad, a drain metallization structure including a drain field plate connected to the drain bonding pad, and a source metallization structure comprising a source field plate connected to the source bonding pad. At least a portion of at least one of the bonding pads is situated directly over an active area. A dimension of at least one of the field plates varies depending upon the structure adjacent to the field plate.

Classes IPC  ?

  • H01L 29/40 - Electrodes
  • H01L 23/00 - Détails de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide
  • H01L 23/482 - Dispositions pour conduire le courant électrique vers le ou hors du corps à l'état solide pendant son fonctionnement, p. ex. fils de connexion ou bornes formées de couches conductrices inséparables du corps semi-conducteur sur lequel elles ont été déposées
  • H01L 29/06 - Corps semi-conducteurs caractérisés par les formes, les dimensions relatives, ou les dispositions des régions semi-conductrices

90.

SFERNICE

      
Numéro d'application 1484820
Statut Enregistrée
Date de dépôt 2019-06-04
Date d'enregistrement 2019-06-04
Propriétaire VISHAY SA (France)
Classes de Nice  ? 09 - Appareils et instruments scientifiques et électriques

Produits et services

Resistors; variable resistors; fixed resistors; potentiometers; rheostats; sensors; transducers; motion transducers; trimmer resistors; watercooled resistors; braking resistors; apparatus and instruments for conducting, switching, transforming, accumulating, regulating or controlling electricity.

91.

Power semiconductor device with optimized field-plate design

      
Numéro d'application 15906698
Numéro de brevet 10483356
Statut Délivré - en vigueur
Date de dépôt 2018-02-27
Date de la première publication 2019-08-29
Date d'octroi 2019-11-19
Propriétaire SILICONIX INCORPORATED (USA)
Inventeur(s)
  • Chen, Max Shih-Kuan
  • Chien, Hao-Che
  • Efthymiou, Loizos
  • Udrea, Florin
  • Longobardi, Giorgia
  • Camuso, Gianluca

Abrégé

A power semiconductor device and method for making same are disclosed. The device includes a source bonding pad and a drain bonding pad, a drain metallization structure including a drain field plate connected to the drain bonding pad, and a source metallization structure comprising a source field plate connected to the source bonding pad. At least a portion of at least one of the bonding pads is situated directly over an active area. A dimension of at least one of the field plates varies depending upon the structure adjacent to the field plate.

Classes IPC  ?

  • H01L 29/40 - Electrodes
  • H01L 23/528 - Configuration de la structure d'interconnexion
  • H01L 29/20 - Corps semi-conducteurs caractérisés par les matériaux dont ils sont constitués comprenant, à part les matériaux de dopage ou autres impuretés, uniquement des composés AIIIBV
  • H01L 29/205 - Corps semi-conducteurs caractérisés par les matériaux dont ils sont constitués comprenant, à part les matériaux de dopage ou autres impuretés, uniquement des composés AIIIBV comprenant plusieurs composés dans différentes régions semi-conductrices
  • H01L 29/778 - Transistors à effet de champ avec un canal à gaz de porteurs de charge à deux dimensions, p.ex. transistors à effet de champ à haute mobilité électronique HEMT
  • H01L 29/66 - Types de dispositifs semi-conducteurs
  • H01L 23/00 - Détails de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide
  • H01L 29/06 - Corps semi-conducteurs caractérisés par les formes, les dimensions relatives, ou les dispositions des régions semi-conductrices
  • H01L 23/522 - Dispositions pour conduire le courant électrique à l'intérieur du dispositif pendant son fonctionnement, d'un composant à un autre comprenant des interconnexions externes formées d'une structure multicouche de couches conductrices et isolantes inséparables du corps semi-conducteur sur lequel elles ont été déposées
  • H01L 29/417 - Electrodes caractérisées par leur forme, leurs dimensions relatives ou leur disposition relative transportant le courant à redresser, à amplifier ou à commuter

92.

Trench MOSFET with self-aligned body contact with spacer

      
Numéro d'application 16375222
Numéro de brevet 10930591
Statut Délivré - en vigueur
Date de dépôt 2019-04-04
Date de la première publication 2019-08-01
Date d'octroi 2021-02-23
Propriétaire Vishay-Siliconix, LLC (USA)
Inventeur(s)
  • Guan, Lingpeng
  • Terrill, Kyle
  • Jo, Seokjin

Abrégé

Trench MOSFET with self-aligned body contact with spacer. In accordance with an embodiment of the present invention, a plurality of gate trenches are formed into a semiconductor substrate. A body contact trench is formed into the semiconductor substrate in a mesa between the gate trenches. Spacers are deposited on sidewalls of the body contact trench. An ohmic body contact is implanted into the semiconductor substrate through the body contact trench utilizing the spacers to self-align the implant. A body contact trench extension may be etched into the semiconductor substrate through the body contact trench utilizing the spacers to self-align the etch, prior to the implant.

Classes IPC  ?

  • H01L 29/66 - Types de dispositifs semi-conducteurs
  • H01L 23/528 - Configuration de la structure d'interconnexion
  • H01L 29/417 - Electrodes caractérisées par leur forme, leurs dimensions relatives ou leur disposition relative transportant le courant à redresser, à amplifier ou à commuter
  • H01L 29/78 - Transistors à effet de champ l'effet de champ étant produit par une porte isolée
  • H01L 29/08 - Corps semi-conducteurs caractérisés par les formes, les dimensions relatives, ou les dispositions des régions semi-conductrices avec des régions semi-conductrices connectées à une électrode transportant le courant à redresser, amplifier ou commuter, cette électrode faisant partie d'un dispositif à semi-conducteur qui comporte trois électrodes ou plus
  • H01L 29/10 - Corps semi-conducteurs caractérisés par les formes, les dimensions relatives, ou les dispositions des régions semi-conductrices avec des régions semi-conductrices connectées à une électrode ne transportant pas le courant à redresser, amplifier ou commuter, cette électrode faisant partie d'un dispositif à semi-conducteur qui comporte trois électrodes ou plus
  • H01L 29/45 - Electrodes à contact ohmique
  • H01L 29/40 - Electrodes

93.

Semiconductor device having multiple gate pads

      
Numéro d'application 16379609
Numéro de brevet 11004841
Statut Délivré - en vigueur
Date de dépôt 2019-04-09
Date de la première publication 2019-08-01
Date d'octroi 2021-05-11
Propriétaire VISHAY SILICONIX, LLC (USA)
Inventeur(s)
  • Park, Chanho
  • Shibib, Ayman
  • Terrill, Kyle

Abrégé

Disclosed are semiconductor devices that include additional gate pads, and methods of fabricating and testing such devices. A device may include a first gate pad, a second gate pad, and a third gate pad. The first gate pad is connected to a gate including a gate oxide layer. The second and third gate pads are part of an electro-static discharge (ESD) protection network for the device. The ESD protection network is initially isolated from the first gate pad and hence from the gate and gate oxide layer. Accordingly, gate oxide integrity (GOI) testing can be effectively performed and the reliability and quality of the gate oxide layer can be checked. The second gate pad can be subsequently connected to the first gate pad to enable the ESD protection network, and the third gate pad can be subsequently connected to an external terminal when the device is packaged.

Classes IPC  ?

  • H01L 27/02 - Dispositifs consistant en une pluralité de composants semi-conducteurs ou d'autres composants à l'état solide formés dans ou sur un substrat commun comprenant des éléments de circuit passif intégrés avec au moins une barrière de potentiel ou une barrière de surface
  • H01L 21/48 - Fabrication ou traitement de parties, p. ex. de conteneurs, avant l'assemblage des dispositifs, en utilisant des procédés non couverts par l'un uniquement des groupes ou
  • H01L 23/60 - Protection contre les charges ou les décharges électrostatiques, p. ex. écrans Faraday
  • H01L 21/66 - Test ou mesure durant la fabrication ou le traitement
  • H01L 23/00 - Détails de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide

94.

LITTLE FOOT

      
Numéro d'application 1478673
Statut Enregistrée
Date de dépôt 2019-06-05
Date d'enregistrement 2019-06-05
Propriétaire SILICONIX INCORPORATED (USA)
Classes de Nice  ? 09 - Appareils et instruments scientifiques et électriques

Produits et services

Semiconductive devices.

95.

THE DNA OF TECH

      
Numéro d'application 200328700
Statut Enregistrée
Date de dépôt 2019-07-03
Date d'enregistrement 2023-12-08
Propriétaire VISHAY INTERTECHNOLOGY, INC. (USA)
Classes de Nice  ?
  • 09 - Appareils et instruments scientifiques et électriques
  • 35 - Publicité; Affaires commerciales
  • 40 - Traitement de matériaux; recyclage, purification de l'air et traitement de l'eau
  • 41 - Éducation, divertissements, activités sportives et culturelles
  • 42 - Services scientifiques, technologiques et industriels, recherche et conception

Produits et services

(1) Custom manufacture and assembly of semiconductor devices and passive electronic components. (2) Provision of on-line non-downloadable videos in the field of semiconductor devices and passive electronic components via a website; non-downloadable publications in the nature of data books and technical reports in the field of semiconductor devices and passive components provided via a website. (3) Research, design, and engineering for semiconductor devices and passive electronic components; custom design, engineering and testing semiconductors and passive electronic components; design, development, and testing services for others in the field of semiconductor devices and passive electronic components; technical consulting services in the field of design and engineering of semiconductor devices and passive electronic components; providing a website featuring technical information in the field of design and engineering of semiconductor devices and passive electronic components; on-line non-downloadable software to assist and instruct design engineers in the design and usage of semiconductor devices and passive electronic components in products provided via a website.

96.

DNA OF TECH

      
Numéro d'application 200328900
Statut Enregistrée
Date de dépôt 2019-07-03
Date d'enregistrement 2023-12-08
Propriétaire VISHAY INTERTECHNOLOGY, INC. (USA)
Classes de Nice  ?
  • 09 - Appareils et instruments scientifiques et électriques
  • 35 - Publicité; Affaires commerciales
  • 40 - Traitement de matériaux; recyclage, purification de l'air et traitement de l'eau
  • 41 - Éducation, divertissements, activités sportives et culturelles
  • 42 - Services scientifiques, technologiques et industriels, recherche et conception

Produits et services

(1) Custom manufacture and assembly of semiconductor devices and passive electronic components. (2) Provision of on-line non-downloadable videos in the field of semiconductor devices and passive electronic components via a website; non-downloadable publications in the nature of data books and technical reports in the field of semiconductor devices and passive components provided via a website. (3) Research, design, and engineering for semiconductor devices and passive electronic components; custom design, engineering and testing semiconductors and passive electronic components; design, development, and testing services for others in the field of semiconductor devices and passive electronic components; technical consulting services in the field of semiconductor devices and passive electronic components; technical information in the field of semiconductor devices and passive electronic components provided via a website; on-line non-downloadable software to assist and instruct design engineers in the design and usage of semiconductor devices and passive electronic components in products provided via a website.

97.

High-electron-mobility transistor devices

      
Numéro d'application 16291996
Numéro de brevet 10651303
Statut Délivré - en vigueur
Date de dépôt 2019-03-04
Date de la première publication 2019-06-27
Date d'octroi 2020-05-12
Propriétaire Vishay Siliconix, LLC (USA)
Inventeur(s)
  • Shibib, Ayman
  • Terrill, Kyle

Abrégé

A device includes a first high electronic mobility transistor (HEMT) and a second HEMT. The first HEMT includes a first gate, a source coupled to the first gate, and a drain coupled to the first gate. The second HEMT includes a second gate coupled to the source and to the drain. The second HEMT has a lower threshold voltage than the first HEMT.

Classes IPC  ?

  • H01L 29/778 - Transistors à effet de champ avec un canal à gaz de porteurs de charge à deux dimensions, p.ex. transistors à effet de champ à haute mobilité électronique HEMT
  • H01L 29/205 - Corps semi-conducteurs caractérisés par les matériaux dont ils sont constitués comprenant, à part les matériaux de dopage ou autres impuretés, uniquement des composés AIIIBV comprenant plusieurs composés dans différentes régions semi-conductrices
  • H01L 21/8252 - Fabrication ou traitement de dispositifs consistant en une pluralité de composants à l'état solide ou de circuits intégrés formés dans ou sur un substrat commun avec une division ultérieure du substrat en plusieurs dispositifs individuels pour produire des dispositifs, p.ex. des circuits intégrés, consistant chacun en une pluralité de composants le substrat étant un semi-conducteur, en utilisant une technologie III-V
  • H01L 29/423 - Electrodes caractérisées par leur forme, leurs dimensions relatives ou leur disposition relative ne transportant pas le courant à redresser, à amplifier ou à commuter
  • H01L 29/861 - Diodes
  • H01L 29/20 - Corps semi-conducteurs caractérisés par les matériaux dont ils sont constitués comprenant, à part les matériaux de dopage ou autres impuretés, uniquement des composés AIIIBV
  • H01L 29/10 - Corps semi-conducteurs caractérisés par les formes, les dimensions relatives, ou les dispositions des régions semi-conductrices avec des régions semi-conductrices connectées à une électrode ne transportant pas le courant à redresser, amplifier ou commuter, cette électrode faisant partie d'un dispositif à semi-conducteur qui comporte trois électrodes ou plus
  • H01L 29/207 - Corps semi-conducteurs caractérisés par les matériaux dont ils sont constitués comprenant, à part les matériaux de dopage ou autres impuretés, uniquement des composés AIIIBV caractérisés en outre par le matériau de dopage

98.

SPECTROL

      
Numéro d'application 1470773
Statut Enregistrée
Date de dépôt 2019-01-04
Date d'enregistrement 2019-01-04
Propriétaire VISHAY THIN FILM, LLC (USA)
Classes de Nice  ? 09 - Appareils et instruments scientifiques et électriques

Produits et services

Variable resistors-namely, precision potentiometers, trimming potentiometers, and sector potentiometers (terms linguistically incorrect in the opinion of the International Bureau – Rule 13 (2) (b) of the Common Regulations); rotary switches; turns counting dials; and combinations of the foregoing.

99.

SFERNICE

      
Numéro de série 79266233
Statut Enregistrée
Date de dépôt 2019-06-04
Date d'enregistrement 2020-06-16
Propriétaire VISHAY SA (France)
Classes de Nice  ? 09 - Appareils et instruments scientifiques et électriques

Produits et services

Electric resistors; variable electric resistors; fixed electric resistors; electric potentiometers; rheostats; sensors for measuring distance, not for medical use; electrical transducers; motion transducers, namely, position sensors; trimmer electric resistors; watercooled electric resistors; braking electric resistors; apparatus and instruments for conducting, switching, transforming, accumulating, regulating or controlling electricity, namely, electrical conductors, electric transformers, electric accumulators, voltage regulators for electric power

100.

MICROTAN

      
Numéro d'application 1465668
Statut Enregistrée
Date de dépôt 2019-04-02
Date d'enregistrement 2019-04-02
Propriétaire Vishay Sprague, Inc. (USA)
Classes de Nice  ? 09 - Appareils et instruments scientifiques et électriques

Produits et services

Electrical components, namely, capacitors.
  1     2     3        Prochaine page