This abnormality detection circuit is configured so as to detect abnormality of a first half bridge including a first switching element and a second switching element. The abnormality detection circuit includes: a series circuit of a first switch and a first resistor provided between a first node which is a connection node for the first switching element and the second switching element and a second node configured so as to have a first constant voltage applied thereto; and a first comparator configured so as to compare a first reference voltage and a voltage corresponding to the voltage of the first node.
G01R 19/165 - Indication de ce qu'un courant ou une tension est, soit supérieur ou inférieur à une valeur prédéterminée, soit à l'intérieur ou à l'extérieur d'une plage de valeurs prédéterminée
2.
SEMICONDUCTOR DEVICE AND METHOD FOR MANUFACTURING SEMICONDUCTOR DEVICE
A semiconductor device including a gate electrode embedded in a gate trench, a surface insulating layer formed on a first principal surface and having a contact hole, a covering insulating layer covering the gate electrode in the gate trench and insulating the gate electrode and the contact electrode from each other, and an embedded body embedded in a region on the covering insulating layer in the gate trench and having an etching selectivity to the surface insulating layer.
H10D 62/10 - Formes, dimensions relatives ou dispositions des régions des corps semi-conducteursFormes des corps semi-conducteurs
H10D 64/23 - Électrodes transportant le courant à redresser, à amplifier, à faire osciller ou à commuter, p. ex. sources, drains, anodes ou cathodes
H10D 64/27 - Électrodes ne transportant pas le courant à redresser, à amplifier, à faire osciller ou à commuter, p. ex. grilles
H10D 64/66 - Électrodes ayant un conducteur couplé capacitivement à un semi-conducteur par un isolant, p. ex. électrodes du type métal-isolant-semi-conducteur [MIS]
3.
DRIVE CIRCUIT FOR HIGH-SIDE TRANSISTOR, SWITCHING CIRCUIT, AND CONTROLLER CIRCUIT FOR DC/DC CONVERTER
A drive circuit (300) for an n-type high-side transistor (MH) that is connected between an input line (102) and a switching line (104) comprises: a level-shift circuit (330) that shifts the level of an input signal (HIN); and a high-side driver (310) that drives the high-side transistor in accordance with an output of the level-shift circuit. The level-shift circuit shifts the level of the input signal and passes the input signal to the high-side driver. A first transistor (M1) and a second transistor (M2) constitutes a latch circuit (331). A seventh transistor (M7) is connected between a first node (N1) and the ground, and an eighth transistor (M8) is connected between a second node (N2) and the ground. A logic circuit (332) turns on a pair of a fifth transistor (M5) and the seventh transistor (M7) when the input signal is at a high level, and turns on a pair of a sixth transistor (M6) and the eighth transistor (M8) when the input signal is at a low level.
H02M 1/08 - Circuits spécialement adaptés à la production d'une tension de commande pour les dispositifs à semi-conducteurs incorporés dans des convertisseurs statiques
H02M 3/155 - Transformation d'une puissance d'entrée en courant continu en une puissance de sortie en courant continu sans transformation intermédiaire en courant alternatif par convertisseurs statiques utilisant des tubes à décharge avec électrode de commande ou des dispositifs à semi-conducteurs avec électrode de commande utilisant des dispositifs du type triode ou transistor exigeant l'application continue d'un signal de commande utilisant uniquement des dispositifs à semi-conducteurs
H02M 7/48 - Transformation d'une puissance d'entrée en courant continu en une puissance de sortie en courant alternatif sans possibilité de réversibilité par convertisseurs statiques utilisant des tubes à décharge avec électrode de commande ou des dispositifs à semi-conducteurs avec électrode de commande
4.
SEMICONDUCTOR DEVICE HAVING A GATE INSULATING LAYER
A semiconductor device includes a semiconductor layer having a first surface and a second surface, a unit cell including a diode region of a first conductivity type formed in a surface layer portion of the first surface of the semiconductor layer, a well region of a second conductivity type formed in the surface layer portion of the first surface of the semiconductor layer along a peripheral edge of the diode region, and a first conductivity type region formed in a surface layer portion of the well region, a gate electrode layer facing the well region and the first conductivity type region through a gate insulating layer and a first surface electrode covering the diode region and the first conductivity type region on the first surface of the semiconductor layer, and forming a Schottky junction with the diode region and an ohmic junction with the first conductivity type region.
H10D 84/00 - Dispositifs intégrés formés dans ou sur des substrats semi-conducteurs qui comprennent uniquement des couches semi-conductrices, p. ex. sur des plaquettes de Si ou sur des plaquettes de GaAs-sur-Si
H01L 21/04 - Fabrication ou traitement des dispositifs à semi-conducteurs ou de leurs parties constitutives les dispositifs ayant des barrières de potentiel, p. ex. une jonction PN, une région d'appauvrissement ou une région de concentration de porteurs de charges
H10D 62/10 - Formes, dimensions relatives ou dispositions des régions des corps semi-conducteursFormes des corps semi-conducteurs
H10D 62/832 - Corps semi-conducteurs, ou régions de ceux-ci, de dispositifs ayant des barrières de potentiel caractérisés par les matériaux étant des matériaux du groupe IV, p. ex. Si dopé B ou Ge non dopé étant des matériaux du groupe IV comprenant deux éléments ou plus, p. ex. SiGe
A semiconductor device including a gate electrode layer embedded in a gate trench, a contact trench including a first intersection region intersecting the gate trench, and an emitter contact electrode layer embedded in the contact trench, in which gate electrode recess portions are formed in the first intersection region in the gate trench and a peripheral portion of the first intersection region, a gate covering insulating layer is embedded in the gate electrode recess portion, and the emitter region is formed deeper than an upper surface of the gate electrode layer in the periphery of the first intersection region.
H10D 62/13 - Régions semi-conductrices connectées à des électrodes transportant le courant à redresser, amplifier ou commuter, p. ex. régions de source ou de drain
H10D 64/23 - Électrodes transportant le courant à redresser, à amplifier, à faire osciller ou à commuter, p. ex. sources, drains, anodes ou cathodes
6.
SEMICONDUCTOR DEVICE, AND METHOD FOR MANUFACTURING SEMICONDUCTOR DEVICE
To provide a semiconductor device capable of improving a discharge starting voltage when measuring electric characteristics, and widening a pad area of a surface electrode or increasing the number of semiconductor devices (number of chips) to be obtained from one wafer, and a method for manufacturing the same. A semiconductor device includes an n-type SiC layer having a first surface, a second surface, and end faces, a p-type voltage relaxing layer formed in the SiC layer so as to be exposed to the end portion of the first surface of the SiC layer, an insulating layer formed on the SiC layer so as to cover the voltage relaxing layer, and an anode electrode that is connected to the first surface of the SiC layer through the insulating layer and has a pad area selectively exposed.
H01L 21/78 - Fabrication ou traitement de dispositifs consistant en une pluralité de composants à l'état solide ou de circuits intégrés formés dans ou sur un substrat commun avec une division ultérieure du substrat en plusieurs dispositifs individuels
H10D 30/60 - Transistors à effet de champ à grille isolée [IGFET]
H10D 30/66 - Transistors FET DMOS verticaux [VDMOS]
H10D 62/832 - Corps semi-conducteurs, ou régions de ceux-ci, de dispositifs ayant des barrières de potentiel caractérisés par les matériaux étant des matériaux du groupe IV, p. ex. Si dopé B ou Ge non dopé étant des matériaux du groupe IV comprenant deux éléments ou plus, p. ex. SiGe
H10D 64/00 - Électrodes de dispositifs ayant des barrières de potentiel
H10D 64/64 - Électrodes comprenant une barrière de Schottky à un semi-conducteur
This semiconductor device comprises a first lead having a first island, a second lead having a second island, a first semiconductor element mounted on the first island, a second semiconductor element mounted on the second island, and a sealing resin. The sealing resin covers the first semiconductor element and the second semiconductor element and at least a portion of each of the first lead and the second lead. The first island is positioned on a first side in a first direction with respect to the second island. The first semiconductor element is positioned on a second side in the first direction with respect to the first island. The second semiconductor element is positioned on the first side in the first direction with respect to the second island.
H01L 23/48 - Dispositions pour conduire le courant électrique vers le ou hors du corps à l'état solide pendant son fonctionnement, p. ex. fils de connexion ou bornes
H01L 23/50 - Dispositions pour conduire le courant électrique vers le ou hors du corps à l'état solide pendant son fonctionnement, p. ex. fils de connexion ou bornes pour des dispositifs à circuit intégré
H01L 25/07 - Ensembles consistant en une pluralité de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide les dispositifs étant tous d'un type prévu dans une seule des sous-classes , , , , ou , p. ex. ensembles de diodes redresseuses les dispositifs n'ayant pas de conteneurs séparés les dispositifs étant d'un type prévu dans la sous-classe
8.
SWITCHING CONTROL CIRCUIT AND SWITCHING POWER SUPPLY APPARATUS
This switching control circuit is configured to control a switching element of a switching power supply apparatus configured to generate an output voltage from an input voltage. The switching control circuit includes: a ripple injection circuit configured to inject a ripple voltage into a feedback voltage based on the output voltage; a comparator configured to perform duty control of the switching element by comparing a second voltage and a first voltage generated by injecting the ripple voltage into the feedback voltage; and a hysteresis width variable circuit configured to vary the variation width of the second voltage.
H02M 3/155 - Transformation d'une puissance d'entrée en courant continu en une puissance de sortie en courant continu sans transformation intermédiaire en courant alternatif par convertisseurs statiques utilisant des tubes à décharge avec électrode de commande ou des dispositifs à semi-conducteurs avec électrode de commande utilisant des dispositifs du type triode ou transistor exigeant l'application continue d'un signal de commande utilisant uniquement des dispositifs à semi-conducteurs
9.
GATE DRIVER CIRCUIT, MOTOR DRIVE DEVICE USING SAME, AND ELECTRONIC APPARATUS
A gate driver circuit includes: a high-side sensor that asserts a high-side detection signal when a potential difference between two nodes of a high-side transistor constituting an inverter circuit crosses a threshold level; a high-side driver configured to be capable of supplying a high voltage or a low voltage between a gate and a source of the high-side transistor and have a controllable driving capability; and a control circuit that causes the high-side driver to generate the high voltage when a control signal instructs turning-on of the high-side transistor, and changes the driving capability of the high-side driver in response to an assertion of the high-side detection signal, wherein the control circuit determines that abnormality has occurred when the assertion of the high-side detection signal does not occur within a predetermined time.
H03K 17/687 - Commutation ou ouverture de porte électronique, c.-à-d. par d'autres moyens que la fermeture et l'ouverture de contacts caractérisée par l'utilisation de composants spécifiés par l'utilisation, comme éléments actifs, de dispositifs à semi-conducteurs les dispositifs étant des transistors à effet de champ
G01R 31/28 - Test de circuits électroniques, p. ex. à l'aide d'un traceur de signaux
H02M 1/08 - Circuits spécialement adaptés à la production d'une tension de commande pour les dispositifs à semi-conducteurs incorporés dans des convertisseurs statiques
H02M 7/537 - Transformation d'une puissance d'entrée en courant continu en une puissance de sortie en courant alternatif sans possibilité de réversibilité par convertisseurs statiques utilisant des tubes à décharge avec électrode de commande ou des dispositifs à semi-conducteurs avec électrode de commande utilisant des dispositifs du type triode ou transistor exigeant l'application continue d'un signal de commande utilisant uniquement des dispositifs à semi-conducteurs, p. ex. onduleurs à impulsions à un seul commutateur
10.
SIGNAL TRANSMISSION DEVICE, ELECTRONIC APPLIANCE, AND VEHICLE
A signal transmission device 100 includes an isolated signal transmission circuit 10 configured to transmit a pulse signal from a primary circuit system 1p via a first isolating element ISO1 to a secondary circuit system 1s, and an isolated power supply control circuit 20 which serves as a controlling agent of an isolation-type power supply that generates a second supply voltage Vcc2 for the secondary circuit system 1s from a first supply voltage Vcc1 for the primary circuit system 1p and which transmits an output feedback signal of the isolation-type power supply from the secondary circuit system 1s via a second isolating element ISO2 to the primary circuit system 1p.
H03K 17/691 - Commutation ou ouverture de porte électronique, c.-à-d. par d'autres moyens que la fermeture et l'ouverture de contacts caractérisée par l'utilisation de composants spécifiés par l'utilisation, comme éléments actifs, de dispositifs à semi-conducteurs les dispositifs étant des transistors à effet de champ avec une isolation galvanique entre le circuit de commande et le circuit de sortie utilisant un couplage par transformateur
H02M 3/07 - Transformation d'une puissance d'entrée en courant continu en une puissance de sortie en courant continu sans transformation intermédiaire en courant alternatif par convertisseurs statiques utilisant des résistances ou des capacités, p. ex. diviseur de tension utilisant des capacités chargées et déchargées alternativement par des dispositifs à semi-conducteurs avec électrode de commande
H02M 3/335 - Transformation d'une puissance d'entrée en courant continu en une puissance de sortie en courant continu avec transformation intermédiaire en courant alternatif par convertisseurs statiques utilisant des tubes à décharge avec électrode de commande ou des dispositifs à semi-conducteurs avec électrodes de commande pour produire le courant alternatif intermédiaire utilisant des dispositifs du type triode ou transistor exigeant l'application continue d'un signal de commande utilisant uniquement des dispositifs à semi-conducteurs
H03K 19/0175 - Dispositions pour le couplageDispositions pour l'interface
11.
SIGNAL GENERATION CIRCUIT, DRIVE CIRCUIT, POWER CONVERSION DEVICE, AND VEHICLE
A signal generation circuit according to one embodiment comprises: a delay signal generation unit configured so as to generate at least one delay pulse signal using an input pulse signal common to a first switching element and a second switching element; and a logic synthesis unit configured so as to generate a first control pulse signal and a second control pulse signal for the first switching element and the second switching element by performing different logic synthesis on two signal sets of a plurality of signal sets specified by the at least one delay pulse signal and the input pulse signal. The first control pulse signal is different from the input pulse signal, and the second control pulse signal is different from the input pulse signal and the first control pulse signal.
H02M 1/08 - Circuits spécialement adaptés à la production d'une tension de commande pour les dispositifs à semi-conducteurs incorporés dans des convertisseurs statiques
H02M 7/48 - Transformation d'une puissance d'entrée en courant continu en une puissance de sortie en courant alternatif sans possibilité de réversibilité par convertisseurs statiques utilisant des tubes à décharge avec électrode de commande ou des dispositifs à semi-conducteurs avec électrode de commande
12.
SEMICONDUCTOR DEVICE, METHOD FOR MANUFACTURING SEMICONDUCTOR DEVICE, INVERTER DEVICE, AND VEHICLE
This semiconductor device comprises: a heat dissipation member; a base material that includes a heat dissipation layer that faces the heat dissipation member in a first direction; a first conductive layer that is positioned on the opposite side of the base material from the heat dissipation member, and that is joined to the base material; a first semiconductor element that is joined to the first conductive layer; and a joining layer that joins the heat dissipation member and the heat dissipation layer. The joining layer includes a sintered body of metal particles. The joining layer is provided with a void portion penetrating in the first direction.
H01L 23/36 - Emploi de matériaux spécifiés ou mise en forme, en vue de faciliter le refroidissement ou le chauffage, p. ex. dissipateurs de chaleur
H01L 25/07 - Ensembles consistant en une pluralité de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide les dispositifs étant tous d'un type prévu dans une seule des sous-classes , , , , ou , p. ex. ensembles de diodes redresseuses les dispositifs n'ayant pas de conteneurs séparés les dispositifs étant d'un type prévu dans la sous-classe
H01L 25/18 - Ensembles consistant en une pluralité de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide les dispositifs étant de types prévus dans plusieurs différents groupes principaux de la même sous-classe , , , , ou
13.
LIGHT-EMITTING ELEMENT DRIVE DEVICE, LIGHT-EMITTING SYSTEM, BACKLIGHT, AND DISPLAY DEVICE
A light-emitting element drive device (1) includes: a voltage monitor unit (12) configured to monitor a voltage of a connection terminal (CH) for each switch (SW) that was turned on and to hold a monitor result; and a control signal generation unit (13) configured to update a control signal (Ifb) used for feedback control of a power supply voltage (Vout) in a power supply circuit (3) on the basis of the held monitor result, when the monitor result is held for all light-emitting units (LL).
The present disclosure relates to a motor control system including: a motor control device, including a semiconductor integrated circuit having a memory and forming a control loop for a motor so as to control a drive of the motor; and an external debug device, externally connected to the motor control device and accessible to the memory in the motor control device. The external debug device includes a disturbance signal superimposer and a frequency characteristics deriver. The interference signal superimposer generates a disturbance signal for the control loop and superimposes the disturbance signal on a signal generated in the control loop. The frequency characteristics deriver derives frequency characteristics of the control loop based on the signal generated in the control loop by superimposition.
G01R 23/04 - Dispositions pour procéder à la mesure de fréquences, p. ex. taux de répétition d'impulsionsDispositions pour procéder à la mesure de la période d'un courant ou d'une tension adaptées à la mesure dans des circuits comportant des constantes réparties
G01R 27/32 - Mesure de l'atténuation, du gain, du déphasage ou des caractéristiques qui en dérivent dans des réseaux électriques quadripoles, c.-à-d. des réseaux à double entréeMesure d'une réponse transitoire dans des circuits comportant des constantes réparties
H02P 23/14 - Estimation ou adaptation des paramètres des moteurs, p. ex. constante de temps du rotor, flux, vitesse, courant ou tension
A semiconductor device includes: a first switching element having a first obverse surface oriented toward a first side in a thickness direction; a wiring layer disposed on the first side in the thickness direction with respect to the first switching element; and a second switching element disposed on the first side in the thickness direction with respect to the wiring layer. The first semiconductor element includes a first electrode, a second electrode, and a third electrode each formed on the first obverse surface. The second semiconductor element overlaps with the first semiconductor element as viewed in in the thickness direction. The second semiconductor element is electrically connected to the first semiconductor element via the wiring layer.
This semiconductor device comprises a semiconductor layer, a gate trench and a dummy trench which extend in the semiconductor layer, a plurality of contact plugs which penetrate the insulating layer to be in contact with the semiconductor layer. The gate trench and the dummy trench each extend in a first direction in plan view. The semiconductor layer includes a gate-dummy mesa part which is defined between the gate trench and the dummy trench. The plurality of contact plugs include a row of contact plugs which is in contact with the gate-dummy mesa part. The row of contact plugs at least partially overlaps the dummy trench in plan view and is separate from the gate trench. The contact plugs included in the row are arranged so as to be spaced in the first direction.
H10D 30/66 - Transistors FET DMOS verticaux [VDMOS]
H10D 12/00 - Dispositifs bipolaires contrôlés par effet de champ, p. ex. transistors bipolaires à grille isolée [IGBT]
H10D 62/10 - Formes, dimensions relatives ou dispositions des régions des corps semi-conducteursFormes des corps semi-conducteurs
H10D 64/23 - Électrodes transportant le courant à redresser, à amplifier, à faire osciller ou à commuter, p. ex. sources, drains, anodes ou cathodes
H10D 84/40 - Dispositifs intégrés formés dans ou sur des substrats semi-conducteurs qui comprennent uniquement des couches semi-conductrices, p. ex. sur des plaquettes de Si ou sur des plaquettes de GaAs-sur-Si caractérisés par l'intégration d'au moins un composant couvert par les groupes ou avec au moins un composant couvert par les groupes ou , p. ex. l'intégration de transistors IGFET avec des transistors BJT
H10D 84/83 - Dispositifs intégrés formés dans ou sur des substrats semi-conducteurs qui comprennent uniquement des couches semi-conductrices, p. ex. sur des plaquettes de Si ou sur des plaquettes de GaAs-sur-Si caractérisés par l'intégration d'au moins un composant couvert par les groupes ou , p. ex. l'intégration de transistors IGFET de composants à effet de champ uniquement de transistors FET à grille isolée [IGFET] uniquement
17.
SEMICONDUCTOR DEVICE, INVERTER DEVICE, METHOD FOR MANUFACTURING INVERTER DEVICE, AND VEHICLE
This semiconductor device comprises a substrate, a first conductive layer, a first semiconductor element, and a bonding material. The substrate includes a heat dissipation layer. The first conductive layer is bonded to the substrate. The first semiconductor element is bonded to the first conductive layer. The bonding material is positioned on the side opposite to the first conductive layer relative to the substrate in a first direction, and is disposed on the heat dissipation layer. The bonding material includes metal particles. As one embodiment, the semiconductor device further comprises a sealing resin that covers the first semiconductor element.
H01L 23/36 - Emploi de matériaux spécifiés ou mise en forme, en vue de faciliter le refroidissement ou le chauffage, p. ex. dissipateurs de chaleur
H01L 23/29 - Encapsulations, p. ex. couches d’encapsulation, revêtements caractérisées par le matériau
H01L 25/07 - Ensembles consistant en une pluralité de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide les dispositifs étant tous d'un type prévu dans une seule des sous-classes , , , , ou , p. ex. ensembles de diodes redresseuses les dispositifs n'ayant pas de conteneurs séparés les dispositifs étant d'un type prévu dans la sous-classe
H01L 25/18 - Ensembles consistant en une pluralité de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide les dispositifs étant de types prévus dans plusieurs différents groupes principaux de la même sous-classe , , , , ou
A semiconductor test apparatus includes first and second node portions for connecting a semiconductor switching device. It features a high-voltage, low-current power supply and a low-voltage, high-current power supply. A first relay, rated for the high voltage, connects the first node to the high-voltage supply. A second relay, rated for the low voltage, connects the first node to the low-voltage supply. A third relay, rated for high voltage, is in parallel with the second relay, while a fourth relay, rated for low voltage, is in parallel with the low-voltage supply.
This semiconductor device comprises: a chip having a main surface; a first conductivity type semiconductor region formed on the surface layer portion of the main surface; an active region that is provided in an inner portion of the main surface; an outer peripheral region that is provided in a peripheral edge portion of the main surface; a trench type separation structure that is formed in the main surface so as to be positioned in the semiconductor region and that delimits the active region and the outer peripheral region; and a second conductivity type well region that is formed in a region below the separation structure so as to be positioned in the semiconductor region and is electrically connected to the semiconductor region.
An electronic device A1 of the present disclosure includes an electronic component 1, a support member (die pad portion 21 of a lead frame 2) including a mount surface (obverse surface 211) carrying the electronic component 1, and a bonding material 3 provided between the electronic component 1 and the support member (die pad portion 21) for fixing the electronic component 1 to the support member (die pad portion 21). The mount surface (obverse surface 211) includes a first region 211a where a plurality of grooves 711 are formed and a second region 211b that surrounds the first region 211a as viewed in the z direction. The bonding material 3 is in contact with the first region 211a, and is not in contact with the second region 211b. This configuration serves to achieve an improvement in the reliability of the electronic device.
H01L 21/48 - Fabrication ou traitement de parties, p. ex. de conteneurs, avant l'assemblage des dispositifs, en utilisant des procédés non couverts par l'un uniquement des groupes ou
H01L 23/31 - Encapsulations, p. ex. couches d’encapsulation, revêtements caractérisées par leur disposition
A semiconductor element according to the present invention comprises a body, an electrode, rewiring, a first protective film, and a first intermediate layer. The electrode is positioned on one side of the body in a first direction. The rewiring is positioned on the side opposite the body with respect to the electrode. The first protective film is positioned on the same side as the rewiring with respect to the electrode. When viewed in the first direction, the first protective film overlaps the rewiring. The first intermediate layer includes a first portion positioned between the rewiring and the first protective film. The first portion is in contact with the first protective film. The first intermediate layer is an insulator and contains an inorganic compound. The adhesive force of the first protective film with respect to the first intermediate layer is stronger than the adhesive force of the first protective film with respect to the rewiring.
H01L 21/768 - Fixation d'interconnexions servant à conduire le courant entre des composants distincts à l'intérieur du dispositif
H01L 23/532 - Dispositions pour conduire le courant électrique à l'intérieur du dispositif pendant son fonctionnement, d'un composant à un autre comprenant des interconnexions externes formées d'une structure multicouche de couches conductrices et isolantes inséparables du corps semi-conducteur sur lequel elles ont été déposées caractérisées par les matériaux
H01L 21/3205 - Dépôt de couches non isolantes, p. ex. conductrices ou résistives, sur des couches isolantesPost-traitement de ces couches
H01L 23/12 - Supports, p. ex. substrats isolants non amovibles
H01L 23/522 - Dispositions pour conduire le courant électrique à l'intérieur du dispositif pendant son fonctionnement, d'un composant à un autre comprenant des interconnexions externes formées d'une structure multicouche de couches conductrices et isolantes inséparables du corps semi-conducteur sur lequel elles ont été déposées
22.
SEMICONDUCTOR DEVICE, ELECTRONIC DEVICE, AND VEHICLE
An overcurrent protection circuit 34 limits an output current IOUT to an overcurrent protection threshold IocpL or less from an instruction to turn on an output switch 9 until a terminal-to-terminal voltage Vds becomes less than a detection threshold Vx (until t51). After the terminal-to-terminal voltage Vds has become less than the detection threshold Vx, the overcurrent protection circuit 34 forces the output switch 9 off when the output current IOUT exceeds an overcurrent protection threshold IocpH (>IocpL), and cancels the forced turn-off when the output current IOUT becomes less than the overcurrent protection threshold IocpH (t51-54). Once the number of times the output switch 9 is forced off reaches an upper limit value after the terminal-to-terminal voltage Vds has become less than the detection threshold Vx, the overcurrent protection circuit 34 forces the output switch 9 off when the output current IOUT exceeds the overcurrent protection threshold IocpH, and cancels the forced turn-off when time T2 has elapsed (after t54).
H02J 1/00 - Circuits pour réseaux principaux ou de distribution, à courant continu
H02H 5/04 - Circuits de protection de sécurité pour déconnexion automatique due directement à un changement indésirable des conditions non électriques normales de travail avec ou sans reconnexion sensibles à une température anormale
H02H 7/00 - Circuits de protection de sécurité spécialement adaptés aux machines ou aux appareils électriques de types particuliers ou pour la protection sectionnelle de systèmes de câble ou de ligne, et effectuant une commutation automatique dans le cas d'un changement indésirable des conditions normales de travail
This semiconductor device comprises: a chip that has a main surface; a semiconductor region of a first conductivity type that is formed on a surface layer part of the main surface; an active region that is provided to an inner part of the main surface; an outer peripheral region that is provided to a peripheral edge part of the main surface; a trench-type separation structure that is formed in the main surface so as to be positioned in the semiconductor region, and that divides the active region and the outer peripheral region; and a termination region of a second conductivity type that is disposed to the peripheral edge side of the chip with respect to the separation structure so as to be positioned inside the semiconductor region in the outer peripheral region.
A semiconductor device according to the present invention is configured to reduce displacement of the device on a heat dissipation member. The semiconductor device comprises a first conductive layer, a first semiconductor element, a target member, and a sealing resin. The first semiconductor element is electrically connected to the first conductive layer. The sealing resin covers the first conductive layer and a portion of each of the first semiconductor element and the target member. The sealing resin has a first surface that is directed in a first direction and a first opening that opens from the first surface. The target member has a first engagement part that is exposed from the first opening.
H01L 23/28 - Encapsulations, p. ex. couches d’encapsulation, revêtements
H01L 23/40 - Supports ou moyens de fixation pour les dispositifs de refroidissement ou de chauffage amovibles
H01L 23/48 - Dispositions pour conduire le courant électrique vers le ou hors du corps à l'état solide pendant son fonctionnement, p. ex. fils de connexion ou bornes
H01L 23/50 - Dispositions pour conduire le courant électrique vers le ou hors du corps à l'état solide pendant son fonctionnement, p. ex. fils de connexion ou bornes pour des dispositifs à circuit intégré
H01L 25/07 - Ensembles consistant en une pluralité de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide les dispositifs étant tous d'un type prévu dans une seule des sous-classes , , , , ou , p. ex. ensembles de diodes redresseuses les dispositifs n'ayant pas de conteneurs séparés les dispositifs étant d'un type prévu dans la sous-classe
25.
SEMICONDUCTOR DEVICE, ELECTRONIC APPARATUS, AND VEHICLE
A semiconductor device (200) is provided with, for example, at least one voltage drive circuit (DRV1H) that voltage-drives a switch control signal (Vg), and a current drive circuit (DRV2H) that current-drives the switch control signal (Vg). The at least one voltage drive circuit (DRV1H) is turned on in some periods (T1, T2, T4) among a plurality of periods (T1 to T4) included in a logic level transition period (Ton_tr) of the switch control signal (Vg), and is turned off in the remaining period (T3). The current drive circuit (DRV2H) is turned on in all of the plurality of periods (T1 to T4).
H03K 17/691 - Commutation ou ouverture de porte électronique, c.-à-d. par d'autres moyens que la fermeture et l'ouverture de contacts caractérisée par l'utilisation de composants spécifiés par l'utilisation, comme éléments actifs, de dispositifs à semi-conducteurs les dispositifs étant des transistors à effet de champ avec une isolation galvanique entre le circuit de commande et le circuit de sortie utilisant un couplage par transformateur
H01L 25/07 - Ensembles consistant en une pluralité de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide les dispositifs étant tous d'un type prévu dans une seule des sous-classes , , , , ou , p. ex. ensembles de diodes redresseuses les dispositifs n'ayant pas de conteneurs séparés les dispositifs étant d'un type prévu dans la sous-classe
H01L 25/18 - Ensembles consistant en une pluralité de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide les dispositifs étant de types prévus dans plusieurs différents groupes principaux de la même sous-classe , , , , ou
H02M 1/08 - Circuits spécialement adaptés à la production d'une tension de commande pour les dispositifs à semi-conducteurs incorporés dans des convertisseurs statiques
H03K 19/0175 - Dispositions pour le couplageDispositions pour l'interface
This semiconductor device includes: a semiconductor substrate; a transistor; a temperature-sensitive diode; a fourth insulating layer formed above the temperature-sensitive diode; a diode pad provided at a position separated from the temperature-sensitive diode when viewed from the thickness direction of the semiconductor substrate; an embedded wiring; and a first transistor pad. The semiconductor substrate includes a substrate upper surface and a substrate lower surface facing opposite the substrate upper surface. The transistor is formed above the substrate upper surface of the semiconductor substrate. The temperature-sensitive diode is formed above the substrate upper surface of the semiconductor substrate. The embedded wiring is embedded in the fourth insulating layer and is used to connect the temperature-sensitive diode and the diode pad. The first transistor pad: includes a section formed above the temperature-sensitive diode with the fourth insulating layer disposed therebetween; and is electrically connected to the transistor.
H10D 84/80 - Dispositifs intégrés formés dans ou sur des substrats semi-conducteurs qui comprennent uniquement des couches semi-conductrices, p. ex. sur des plaquettes de Si ou sur des plaquettes de GaAs-sur-Si caractérisés par l'intégration d'au moins un composant couvert par les groupes ou , p. ex. l'intégration de transistors IGFET
H10D 12/00 - Dispositifs bipolaires contrôlés par effet de champ, p. ex. transistors bipolaires à grille isolée [IGBT]
H10D 30/66 - Transistors FET DMOS verticaux [VDMOS]
H10D 89/60 - Dispositifs intégrés comprenant des dispositions pour la protection électrique ou thermique, p. ex. circuits de protection contre les décharges électrostatiques [ESD].
A semiconductor device includes: a semiconductor element including a semiconductor layer and a first electrode disposed on one side in a thickness direction with respect to the semiconductor layer; a first conductive member bonded to the first electrode; a second conductive member bonded to the semiconductor element on the other side in the thickness direction; and a sealing resin including a first resin surface and a second resin surface respectively oriented toward the one side and the other side in the thickness direction and covering the semiconductor element and at least a portion of each of the first conductive member and the second conductive member. The first electrode includes a first metal layer that contains a metal having a higher thermal conductivity than solder.
H01L 23/00 - Détails de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide
H01L 23/31 - Encapsulations, p. ex. couches d’encapsulation, revêtements caractérisées par leur disposition
H01L 23/373 - Refroidissement facilité par l'emploi de matériaux particuliers pour le dispositif
H10D 80/20 - Ensembles de plusieurs dispositifs comprenant au moins un dispositif couvert par la présente sous-classe l’au moins un dispositif étant couvert par les groupes , p. ex des ensembles comprenant des condensateurs, des transistors FET de puissance ou des diodes Schottky
09 - Appareils et instruments scientifiques et électriques
Produits et services
Electronic publication; semiconductors; semiconductor elements; electronic circuits; integrated circuits; large-scale integrated circuits; data carriers recorded with programs of integrated circuits and semiconductor memories; computer programs, emulators and microcontrollers used for design and development of integrated circuits and integrated circuit boards with microcontrollers; driver software for integrated circuits; personal digital assistants
A gate driver circuit (200) drives an N-type power transistor (110) on the basis of a control signal CTRL. A first transistor M1 is connected between a high-side line (202) and an output line (206). A second transistor M2 is connected between the output line (206) and a low-side line (204). A third transistor M3 is connected in parallel with the second transistor M2 between the output line (206) and the low-side line (204). When the control signal CTRL transitions from an off level to an on level, an auxiliary circuit (220) turns on the third transistor M3 for a prescribed duration.
H02M 1/08 - Circuits spécialement adaptés à la production d'une tension de commande pour les dispositifs à semi-conducteurs incorporés dans des convertisseurs statiques
A semiconductor device includes a first insulation layer, a first conductive layer, a second conductive layer, a first heat dissipation layer, a first semiconductor element, a second semiconductor element, a conductive member, and a sealing resin. The first heat dissipation layer is located opposite from the first conductive layer and the second conductive layer with respect to the first insulation layer. The first semiconductor element includes a first electrode conductively bonded to the first conductive layer, and a second electrode to which conductive the member is conductively bonded. The second semiconductor element includes a third electrode conductively bonded to the conductive member, and a fourth electrode conductively bonded to the second conductive layer. A polarity of the second electrode is different from a polarity of the third electrode. The first heat dissipation layer and the conductive member are exposed from the sealing resin.
H01L 23/00 - Détails de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide
H01L 23/373 - Refroidissement facilité par l'emploi de matériaux particuliers pour le dispositif
H01L 23/538 - Dispositions pour conduire le courant électrique à l'intérieur du dispositif pendant son fonctionnement, d'un composant à un autre la structure d'interconnexion entre une pluralité de puces semi-conductrices se trouvant au-dessus ou à l'intérieur de substrats isolants
H01L 25/07 - Ensembles consistant en une pluralité de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide les dispositifs étant tous d'un type prévu dans une seule des sous-classes , , , , ou , p. ex. ensembles de diodes redresseuses les dispositifs n'ayant pas de conteneurs séparés les dispositifs étant d'un type prévu dans la sous-classe
This transducer performs electro-acoustic conversion and comprises: a diaphragm that can vibrate in a plate thickness direction; a driver that causes the diaphragm to vibrate by electrical energy; and a first lid body that covers the diaphragm. The first lid body has formed therein a through hole that allows sound waves from the diaphragm, which is a surface sound source, to be emitted to the outside as a point or line sound source by causing an internal space formed between the first lid body and the diaphragm to communicate with the outside. By forming a plurality of through holes, the sound waves from the point or line sound source are combined, and the widths and depths of the plurality of through holes are set such that, of maximum values of the volume of air blown out from or sucked into an internal space which are obtained on the basis of the vibration amplitude and the vibration frequency of the diaphragm, the maximum volume of air in terms of the vibration frequency can pass through the through holes.
H04R 1/40 - Dispositions pour obtenir la fréquence désirée ou les caractéristiques directionnelles pour obtenir la caractéristique directionnelle désirée uniquement en combinant plusieurs transducteurs identiques
For example, a semiconductor device 400 comprises: a first drive circuit 410 that drives a first drive signal GH of a first transistor QH between a positive power supply voltage VCC2 and a first intermediate voltage (for example, a ground voltage GND2) lower than the positive power supply voltage VCC2 and higher than a negative power supply voltage VEE2; and a second drive circuit 420 that generates a second drive signal GL of a second transistor QL between a second intermediate voltage (for example, a floating voltage VREG2) lower than the positive power supply voltage VCC2 and higher than the negative power supply voltage VEE2 and the negative power supply voltage VEE2.
H03K 17/691 - Commutation ou ouverture de porte électronique, c.-à-d. par d'autres moyens que la fermeture et l'ouverture de contacts caractérisée par l'utilisation de composants spécifiés par l'utilisation, comme éléments actifs, de dispositifs à semi-conducteurs les dispositifs étant des transistors à effet de champ avec une isolation galvanique entre le circuit de commande et le circuit de sortie utilisant un couplage par transformateur
H03K 19/0175 - Dispositions pour le couplageDispositions pour l'interface
This semiconductor device is provided with: a first semiconductor element having a first electrode positioned on one side in a first direction; a first terminal facing the first semiconductor element; a first pillar electrically connected to the first electrode; and a first heat dissipation member electrically connected to the first terminal. In the first direction, a first flow path is provided between the first semiconductor element and the first terminal. The first pillar and the first heat dissipation member are accommodated in the first flow path. The first heat dissipation member is conductively bonded to the first pillar.
H01L 23/44 - Dispositions pour le refroidissement, le chauffage, la ventilation ou la compensation de la température le dispositif complet étant totalement immergé dans un fluide autre que l'air
H05K 7/20 - Modifications en vue de faciliter la réfrigération, l'aération ou le chauffage
This chip component includes a substrate, a first capacitor structure that is formed on the substrate, and a second capacitor structure that is formed on the substrate. The first capacitor structure and the second capacitor structure are electrically connected in parallel to each other. The first capacitor structure is a trench capacitor. For example, the capacitance of the first capacitor structure is higher than the capacitance of the second capacitor structure. The substrate contains a semiconductor. For example, the substrate contains silicon.
This semiconductor device comprises: a semiconductor element; a plurality of connection parts each having conductivity; a sealing part covering a part of each of the semiconductor element and the plurality of connection parts; a plurality of signal terminals inserted into any one of the plurality of connection parts; and a holding part. The plurality of signal terminals protrude from the sealing part on one side in the thickness direction of the sealing part. The holding part covers a part of each of the plurality of signal terminals. As an example, the plurality of signal terminals are collectively held and inserted into the plurality of connection parts.
H01L 25/07 - Ensembles consistant en une pluralité de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide les dispositifs étant tous d'un type prévu dans une seule des sous-classes , , , , ou , p. ex. ensembles de diodes redresseuses les dispositifs n'ayant pas de conteneurs séparés les dispositifs étant d'un type prévu dans la sous-classe
H01L 25/18 - Ensembles consistant en une pluralité de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide les dispositifs étant de types prévus dans plusieurs différents groupes principaux de la même sous-classe , , , , ou
H01L 23/48 - Dispositions pour conduire le courant électrique vers le ou hors du corps à l'état solide pendant son fonctionnement, p. ex. fils de connexion ou bornes
H01L 23/50 - Dispositions pour conduire le courant électrique vers le ou hors du corps à l'état solide pendant son fonctionnement, p. ex. fils de connexion ou bornes pour des dispositifs à circuit intégré
H01R 12/58 - Connexions fixes pour circuits imprimés rigides ou structures similaires caractérisées par les bornes bornes pour insertion dans des trous
H05K 1/18 - Circuits imprimés associés structurellement à des composants électriques non imprimés
A semiconductor device includes a supporting layer, a conductive layer, a semiconductor element bonded to the conductive layer, a first coating layer, a second coating layer, and a bonding layer. The bonding layer includes a base layer, a third coating layer, and a fourth coating layer. A solid-state bonding layer is formed between the first coating layer and the third coating layer and between the second coating layer and the fourth coating layer. The base layer has a lower Vickers hardness than each of the supporting layer and the conductive layer. Each of the third coating layer and the fourth coating layer includes a first layer, a second layer, and a third layer. Diffusion from the second layer into each of the third layer, the first coating layer, and the second coating layer is more extensive than diffusion from the first layer into each of the third layer, the first coating layer, and the second coating layer.
H01L 23/538 - Dispositions pour conduire le courant électrique à l'intérieur du dispositif pendant son fonctionnement, d'un composant à un autre la structure d'interconnexion entre une pluralité de puces semi-conductrices se trouvant au-dessus ou à l'intérieur de substrats isolants
H01L 25/07 - Ensembles consistant en une pluralité de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide les dispositifs étant tous d'un type prévu dans une seule des sous-classes , , , , ou , p. ex. ensembles de diodes redresseuses les dispositifs n'ayant pas de conteneurs séparés les dispositifs étant d'un type prévu dans la sous-classe
This semiconductor device comprises: a first lead that has a first pad part; a first semiconductor element that is disposed to one side of the first pad part in the thickness direction; a second lead that has a second pad part which is disposed separately from the first pad part in the first direction; a second semiconductor element that is disposed to one side of the second pad part in the thickness direction; a first bonding wire that is bonded to the first semiconductor element; a second bonding wire that is bonded to the second semiconductor element; and a sealing resin. As seen in the first direction, the first semiconductor element overlaps the second semiconductor element. The first semiconductor element is disposed disproportionately more toward one side in the second direction. The second semiconductor element is disposed disproportionately toward said one side in the second direction.
H01L 23/28 - Encapsulations, p. ex. couches d’encapsulation, revêtements
H01L 23/50 - Dispositions pour conduire le courant électrique vers le ou hors du corps à l'état solide pendant son fonctionnement, p. ex. fils de connexion ou bornes pour des dispositifs à circuit intégré
38.
SEMICONDUCTOR DEVICE, METHOD FOR MANUFACTURING SEMICONDUCTOR DEVICE, AND VEHICLE
This semiconductor device comprises a first semiconductor element including a first electrode, a first terminal facing the first electrode, a first heat dissipation member electrically connected to the first terminal, and a first protective layer covering a part of the first semiconductor element. The first heat dissipation member is electrically connected to the first electrode. The first protective layer is an insulator. A first flow path is provided between the first semiconductor element and the first terminal. The first heat dissipation member is accommodated in the first flow path. The first protective layer is provided with a first opening through which the first electrode is exposed. The first heat dissipation member includes a first end inserted into the first opening. In the first opening, a gap is provided between the first end and the first protective layer.
H01L 23/473 - Dispositions pour le refroidissement, le chauffage, la ventilation ou la compensation de la température impliquant le transfert de chaleur par des fluides en circulation par une circulation de liquides
H01L 25/07 - Ensembles consistant en une pluralité de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide les dispositifs étant tous d'un type prévu dans une seule des sous-classes , , , , ou , p. ex. ensembles de diodes redresseuses les dispositifs n'ayant pas de conteneurs séparés les dispositifs étant d'un type prévu dans la sous-classe
H01L 25/10 - Ensembles consistant en une pluralité de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide les dispositifs étant tous d'un type prévu dans une seule des sous-classes , , , , ou , p. ex. ensembles de diodes redresseuses les dispositifs ayant des conteneurs séparés
H01L 25/18 - Ensembles consistant en une pluralité de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide les dispositifs étant de types prévus dans plusieurs différents groupes principaux de la même sous-classe , , , , ou
This semiconductor device includes a first terminal and a first semiconductor element conductively joined to the first terminal. The first terminal has a first main surface facing one side in a first direction. The first terminal is provided with a first heat dissipation part protruding from the first main surface. The first terminal is provided with a first opening part that opens from the first main surface. The first opening part is connected to the first heat dissipation part.
H01L 23/473 - Dispositions pour le refroidissement, le chauffage, la ventilation ou la compensation de la température impliquant le transfert de chaleur par des fluides en circulation par une circulation de liquides
H05K 7/20 - Modifications en vue de faciliter la réfrigération, l'aération ou le chauffage
This terahertz system includes: a transmission device that includes a first active element which oscillates a terahertz wave W on the basis of the application of a first drive voltage VD1, the transmission device being configured to be capable of transmitting the terahertz wave W; a reception device that includes a second active element capable of detecting the terahertz wave W on the basis of the application of a second drive voltage VD2, and is configured to be able to receive the terahertz wave W; and a control unit that outputs the first drive voltage VD1 and the second drive voltage VD2. The control unit periodically and continuously changes the first drive voltage VD1 and the second drive voltage VD2.
H03B 7/08 - Production d'oscillations au moyen d'un élément actif ayant une résistance négative entre deux de ses électrodes avec un élément déterminant la fréquence comportant des inductances et des capacités localisées l'élément actif étant un dispositif à semi-conducteurs l'élément actif étant une diode tunnel
This semiconductor module manufacturing device comprises: a first punch; a second punch; and a carrier for holding a support body on which a semiconductor element is placed. The first punch approaches relative to the carrier from a first side in a first direction and the second punch approaches relative to the carrier from a second side in the first direction, and as a result thereof, bonding of the support body and the semiconductor element is carried out. The semiconductor element is positioned on the second side in the first direction with respect to the support body, and has a first ferromagnetic layer. The carrier includes a magnet part positioned on the first side in the first direction with respect to the support body.
This semiconductor device comprises: a first chip mounted on a first die pad; a second chip mounted on a second die pad; an insulating chip mounted on the first die pad; a first bonding material for bonding the first die pad and the first chip; a second bonding material for bonding the second die pad and the second chip; and a third bonding material for bonding the first die pad and the insulating chip. The insulating chip includes: a third semiconductor substrate; a third insulating layer that is provided on the third semiconductor substrate; and a transformer that is disposed inside of the third insulating layer, and that includes a first coil and a second coil which are insulated from each other. The third semiconductor substrate is bonded to the first die pad by the third bonding material. The third bonding material is an insulating bonding material.
H01L 21/52 - Montage des corps semi-conducteurs dans les conteneurs
H01F 17/00 - Inductances fixes du type pour signaux
H01L 25/00 - Ensembles consistant en une pluralité de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide
H01L 25/04 - Ensembles consistant en une pluralité de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide les dispositifs étant tous d'un type prévu dans une seule des sous-classes , , , , ou , p. ex. ensembles de diodes redresseuses les dispositifs n'ayant pas de conteneurs séparés
H01L 25/18 - Ensembles consistant en une pluralité de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide les dispositifs étant de types prévus dans plusieurs différents groupes principaux de la même sous-classe , , , , ou
H10D 1/68 - Condensateurs n’ayant pas de barrières de potentiel
H10D 89/60 - Dispositifs intégrés comprenant des dispositions pour la protection électrique ou thermique, p. ex. circuits de protection contre les décharges électrostatiques [ESD].
This semiconductor device comprises a substrate, a plurality of substrate terminals provided so as to pierce the substrate in the thickness direction of the substrate, a semiconductor chip including a plurality of chip terminals, and a first encapsulating resin. The plurality of chip terminals are electrically connected to the plurality of substrate terminals. The first encapsulating resin covers a chip front surface, a first chip side surface, and a second chip side surface of the semiconductor chip. The plurality of substrate terminals include a heat dissipation terminal including a portion lying on the outer side of the semiconductor chip in a plan view. The semiconductor device includes a heat dissipation member provided so as to be in contact with each of the chip back surface, the encapsulating surface of the first encapsulating resin, and the terminal front surface of the heat dissipation terminal.
A semiconductor device includes a chip that has a main surface, a trench resistive structure that is formed in the main surface, a resistive film that is electrically connected to the trench resistive structure on the main surface, a gate terminal electrode that has a lower resistance than that of the resistive film and that is electrically connected to the trench resistive structure via the resistive film on the main surface, and a gate wiring electrode that has a lower resistance than that of the resistive film and that is electrically connected to the gate terminal electrode via the resistive film and the trench resistive structure on the main surface.
H01L 23/522 - Dispositions pour conduire le courant électrique à l'intérieur du dispositif pendant son fonctionnement, d'un composant à un autre comprenant des interconnexions externes formées d'une structure multicouche de couches conductrices et isolantes inséparables du corps semi-conducteur sur lequel elles ont été déposées
H01L 23/528 - Configuration de la structure d'interconnexion
H10D 12/00 - Dispositifs bipolaires contrôlés par effet de champ, p. ex. transistors bipolaires à grille isolée [IGBT]
45.
SEMICONDUCTOR DEVICE, ELECTRIC POWER CONVERSION UNIT AND METHOD FOR MANUFACTURING SEMICONDUCTOR DEVICE
A semiconductor device includes a first semiconductor element, a second semiconductor element, a support substrate and a sealing resin, and further includes a heat dissipation member disposed on the reverse surface. The heat dissipation member includes a plurality of first protruding elements each including a first base portion, a second base portion, a first standing portion, a second standing portion, and a first end portion. The plurality of first protruding elements are arranged in a matrix along a plane containing the first direction and the second direction.
H01L 23/433 - Pièces auxiliaires caractérisées par leur forme, p. ex. pistons
H01L 21/48 - Fabrication ou traitement de parties, p. ex. de conteneurs, avant l'assemblage des dispositifs, en utilisant des procédés non couverts par l'un uniquement des groupes ou
H02M 7/00 - Transformation d'une puissance d'entrée en courant alternatif en une puissance de sortie en courant continuTransformation d'une puissance d'entrée en courant continu en une puissance de sortie en courant alternatif
This semiconductor device comprises a first terminal, a second terminal, a first semiconductor element, and a first heat dissipation member. The second terminal is positioned on one side of the first terminal in a first direction. The first semiconductor element is positioned on the opposite side of the second terminal with respect to the first terminal. The first semiconductor element is electrically connected to the first terminal. The first heat dissipation member is connected to the first terminal. A first flow path is provided between the first terminal and the second terminal in the first direction. The first heat dissipation member is accommodated in the first flow path.
H01L 23/473 - Dispositions pour le refroidissement, le chauffage, la ventilation ou la compensation de la température impliquant le transfert de chaleur par des fluides en circulation par une circulation de liquides
H05K 7/20 - Modifications en vue de faciliter la réfrigération, l'aération ou le chauffage
A semiconductor module includes a conductive substrate, a plurality of first semiconductor elements, and a plurality of second semiconductor elements. The conductive substrate includes a first conductive portion to which the plurality of first semiconductor elements are electrically bonded, and a second conductive portion to which the plurality of second semiconductor elements are electrically bonded. The semiconductor module further includes a first input terminal, a second input terminal, and a third input terminal that are provided near the first conductive portion. The second input terminal and the third input terminal are spaced apart from each other with the first input terminal therebetween. The first input terminal is electrically connected to the first conductive portion. A polarity of the first input terminal is set to be opposite to a polarity of each of the second input terminal and the third input terminal.
An active clamp circuit 20 comprises, for example: a first transistor 21 in which a first main electrode is connected to a control electrode of an output transistor 9; a first diode 22 and a second diode 23 that are connected, in series and with opposite polarities from each other, between a control electrode of the first transistor 21 and a second main electrode of the same; a second transistor 24a in which a first main electrode is connected to the second main electrode of the first transistor 21 and a second main electrode is connected to a first main electrode of the output transistor 9; a first resistor 25 that is connected between a control electrode of the second transistor 24a and the first main electrode of the same; and a third diode 26 that is connected between the control electrode of the second transistor 24a and the second main electrode of the same.
H10D 89/60 - Dispositifs intégrés comprenant des dispositions pour la protection électrique ou thermique, p. ex. circuits de protection contre les décharges électrostatiques [ESD].
H10D 30/65 - Transistors FET DMOS latéraux [LDMOS]
49.
METHOD FOR MANUFACTURING NITRIDE SEMICONDUCTOR DEVICE AND NITRIDE SEMICONDUCTOR DEVICE
A method for manufacturing nitride semiconductor device includes a second step of forming, on a gate layer material film, a gate electrode film that is a material film of a gate electrode, a third step of selectively etching the gate electrode film to form the gate electrode of a ridge shape, and a fourth step of selectively etching the gate layer material film to form a semiconductor gate layer of a ridge shape with the gate electrode disposed at a width intermediate portion of a front surface thereof. The third step includes a first etching step for forming a first portion from an upper end to a thickness direction intermediate portion of the gate electrode and a second etching step being a step differing in etching condition from the first etching step and being for forming remaining second portion of the gate electrode.
H10D 30/47 - Transistors FET ayant des canaux à gaz de porteurs de charge de dimension nulle [0D], à une dimension [1D] ou à deux dimensions [2D] ayant des canaux à gaz de porteurs de charge à deux dimensions, p. ex. transistors FET à nanoruban ou transistors à haute mobilité électronique [HEMT]
H10D 62/824 - Hétérojonctions comprenant uniquement des hétérojonctions de matériaux du groupe III-V, p. ex. des hétérojonctions GaN/AlGaN
H10D 62/85 - Corps semi-conducteurs, ou régions de ceux-ci, de dispositifs ayant des barrières de potentiel caractérisés par les matériaux étant des matériaux du groupe III-V, p. ex. GaAs
H10D 64/64 - Électrodes comprenant une barrière de Schottky à un semi-conducteur
50.
SEMICONDUCTOR DEVICE, SIGNAL TRANSMISSION DEVICE, ELECTRONIC APPARATUS, AND VEHICLE
A semiconductor device 410 includes an input terminal 411a, a threshold voltage generation circuit 411d, and at least one comparison circuit 411e. The threshold voltage generation circuit 411d is configured to generate at least one threshold voltage Vthx1 to VthxN having a variation component dependent on a power supply voltage VCC1. The comparison circuit 411e is configured to compare an input signal AIN with the threshold voltages Vthx1 to VthxN, and to generate comparison signals S1 to SN based on the comparison result.
This power control unit includes: a plurality of power modules; and a mounting substrate on which the plurality of power modules are mounted. The plurality of power modules are disposed along a second direction. The mounting substrate has: an insulating layer; a first conductive part; a second conductive part; and a plurality of third conductive parts. The first conductive part has a band shape along the second direction, and first terminal surfaces of the plurality of power modules are conductively joined to the first conductive part. The second conductive part has a band shape along the second direction and is spaced apart from the first conductive part, and second terminal surfaces of the plurality of power modules are conductively joined to the second conductive part. The plurality of third conductive parts are spaced apart from the first conductive part and the second conductive part, and third terminal surfaces of the plurality of power modules are conductively joined to the third conductive parts, respectively.
H01L 25/07 - Ensembles consistant en une pluralité de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide les dispositifs étant tous d'un type prévu dans une seule des sous-classes , , , , ou , p. ex. ensembles de diodes redresseuses les dispositifs n'ayant pas de conteneurs séparés les dispositifs étant d'un type prévu dans la sous-classe
This semiconductor device includes: a chip having a main surface; a drift region of a first conductivity type formed on a surface layer part of the main surface; a gate structure of a trench electrode type formed on the main surface so as to be positioned in the drift region; and a well region of a second conductivity type formed in a region below the gate structure, along a bottom wall of the gate structure, in the drift region. The well region includes a plurality of first well regions that have a first bottom part having a first depth, and are formed at a first interval in the depth direction of the gate structure. Adjacent first well regions oppose each other, across a portion of the drift region, in the depth direction of the gate structure.
This semiconductor device includes a plurality of terminals, a semiconductor chip that is mounted on the plurality of terminals, and a sealing resin for sealing the plurality of terminals and the semiconductor chip. Each of the plurality of terminals includes a terminal part and a mounting part. The terminal part is disposed on the outer side of the semiconductor chip. The mounting part extends from the terminal part toward the semiconductor chip in a plannar view, and the semiconductor chip is mounted thereon. The semiconductor device includes a cover layer which is in contact with at least one of a mounting surface of the mounting part and a terminal surface of the terminal part. The linear expansion coefficient of the cover layer is smaller than the linear expansion coefficient of the plurality of terminals.
H01L 21/60 - Fixation des fils de connexion ou d'autres pièces conductrices, devant servir à conduire le courant vers le ou hors du dispositif pendant son fonctionnement
54.
CURRENT MODE CONTROL TYPE SWITCHING POWER SUPPLY DEVICE
A switching power supply device includes a first switch, a second switch, a current sensing portion configured to sense current flowing in the second switch, and a controller configured to control the first and second switches in accordance with the current sensed by the current sensing portion. The controller includes an accumulating portion configured to accumulate information of the current sensed by the current sensing portion during a predetermined period of time while the first switch is in the off state, and reflecting portion configured to start the transmission of the current information accumulated by the accumulating portion before the first switch is changed from the off state to the on state so as to reflect the current information accumulated by the accumulating portion on the slope voltage, and controls the first and second switches in accordance with the slope voltage.
B60L 50/50 - Propulsion électrique par source d'énergie intérieure au véhicule utilisant de la puissance de propulsion fournie par des batteries ou des piles à combustible
H02H 7/12 - Circuits de protection de sécurité spécialement adaptés aux machines ou aux appareils électriques de types particuliers ou pour la protection sectionnelle de systèmes de câble ou de ligne, et effectuant une commutation automatique dans le cas d'un changement indésirable des conditions normales de travail pour convertisseursCircuits de protection de sécurité spécialement adaptés aux machines ou aux appareils électriques de types particuliers ou pour la protection sectionnelle de systèmes de câble ou de ligne, et effectuant une commutation automatique dans le cas d'un changement indésirable des conditions normales de travail pour redresseurs pour convertisseurs ou redresseurs statiques
H02M 3/156 - Transformation d'une puissance d'entrée en courant continu en une puissance de sortie en courant continu sans transformation intermédiaire en courant alternatif par convertisseurs statiques utilisant des tubes à décharge avec électrode de commande ou des dispositifs à semi-conducteurs avec électrode de commande utilisant des dispositifs du type triode ou transistor exigeant l'application continue d'un signal de commande utilisant uniquement des dispositifs à semi-conducteurs avec commande automatique de la tension ou du courant de sortie, p. ex. régulateurs à commutation
55.
SEMICONDUCTOR DEVICE, AND PACKAGE OF SEMICONDUCTOR DEVICE
This semiconductor device is configured so as to improve bonding strength to a wiring board. The semiconductor device includes a first lead, a semiconductor element, and a sealing resin. The semiconductor element is electrically connected to the first lead. The sealing resin covers a part of the first lead and the semiconductor element. The first lead has a first outer part that protrudes from the sealing resin. The first outer part has a first mounting surface that faces one side in a first direction. The first outer part is provided with a first opening that penetrates through the first outer part from the first mounting surface.
H01L 23/48 - Dispositions pour conduire le courant électrique vers le ou hors du corps à l'état solide pendant son fonctionnement, p. ex. fils de connexion ou bornes
H01L 23/28 - Encapsulations, p. ex. couches d’encapsulation, revêtements
A micro-electromechanical systems (MEMS) Z-axis accelerometer can comprise a substrate, a sensor configured to measure an acceleration along an axis that extends in a direction perpendicular to a plane of the substrate, and a spring axis configured to deform axially in response to the acceleration. The sensor can include a comb finger arrangement in which a comb finger overlap area is parallel with the spring axis. Fingers of the comb finger arrangement can extend in a non-sensing direction of lowest restoring force.
A first integrated circuit and a second integrated circuit are coupled via a single-line communication line so as to form a circuit system. Multiple low times are defined in a protocol corresponding to multiple commands. The first integrated circuit fixes the electric potential of the communication line to a low level during the low time that corresponds to a command to be transmitted, so as to allow the command to be transmitted to the second integrated circuit.
H03L 7/00 - Commande automatique de fréquence ou de phaseSynchronisation
H03K 17/56 - Commutation ou ouverture de porte électronique, c.-à-d. par d'autres moyens que la fermeture et l'ouverture de contacts caractérisée par l'utilisation de composants spécifiés par l'utilisation, comme éléments actifs, de dispositifs à semi-conducteurs
The present invention provides a nitride semiconductor device, including: a silicon substrate; a first lateral transistor over a first region of the silicon substrate and including: a first nitride semiconductor layer formed over the silicon substrate; and a first gate electrode, a first source electrode and a first drain electrode formed over the first nitride semiconductor layer; a second lateral transistor over a second region of the silicon substrate and including: a second nitride semiconductor layer formed over the silicon substrate; and a second gate electrode, a second source electrode and a second drain electrode formed over the second nitride semiconductor layer; a first separation trench formed over a third region; a source/substrate connecting via hole formed over the third region; and an interlayer insulating layer formed in the first separation trench.
H10D 62/85 - Corps semi-conducteurs, ou régions de ceux-ci, de dispositifs ayant des barrières de potentiel caractérisés par les matériaux étant des matériaux du groupe III-V, p. ex. GaAs
H10D 30/47 - Transistors FET ayant des canaux à gaz de porteurs de charge de dimension nulle [0D], à une dimension [1D] ou à deux dimensions [2D] ayant des canaux à gaz de porteurs de charge à deux dimensions, p. ex. transistors FET à nanoruban ou transistors à haute mobilité électronique [HEMT]
H10D 84/83 - Dispositifs intégrés formés dans ou sur des substrats semi-conducteurs qui comprennent uniquement des couches semi-conductrices, p. ex. sur des plaquettes de Si ou sur des plaquettes de GaAs-sur-Si caractérisés par l'intégration d'au moins un composant couvert par les groupes ou , p. ex. l'intégration de transistors IGFET de composants à effet de champ uniquement de transistors FET à grille isolée [IGFET] uniquement
59.
COOLER AND COOLING STRUCTURE FOR SEMICONDUCTOR DEVICE
A cooler includes: a housing that includes an opening, an internal space, and a bottom; and a partition wall that rises in a first direction from the bottom and that is accommodated in the internal space. The housing includes an inlet channel and an outlet channel that are connected to the internal space. The internal space includes a first reservoir and a second reservoir that are partitioned by the partition wall. The first reservoir is connected to the inlet channel. The second reservoir is connected to the outlet channel. The partition wall includes an overflow section that overlaps with the opening as viewed in the first direction and is farthest from the bottom. The overflow section is located between the bottom and the opening.
H01L 23/46 - Dispositions pour le refroidissement, le chauffage, la ventilation ou la compensation de la température impliquant le transfert de chaleur par des fluides en circulation
H01L 25/07 - Ensembles consistant en une pluralité de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide les dispositifs étant tous d'un type prévu dans une seule des sous-classes , , , , ou , p. ex. ensembles de diodes redresseuses les dispositifs n'ayant pas de conteneurs séparés les dispositifs étant d'un type prévu dans la sous-classe
An SiC semiconductor device includes an SiC semiconductor layer including an SiC monocrystal that is constituted of a hexagonal crystal and having a first main surface as a device surface facing a c-plane of the SiC monocrystal and has an off angle inclined with respect to the c-plane, a second main surface at a side opposite to the first main surface, and a side surface facing an a-plane of the SiC monocrystal and has an angle less than the off angle with respect to a normal to the first main surface when the normal is 0°.
H01L 21/67 - Appareils spécialement adaptés pour la manipulation des dispositifs à semi-conducteurs ou des dispositifs électriques à l'état solide pendant leur fabrication ou leur traitementAppareils spécialement adaptés pour la manipulation des plaquettes pendant la fabrication ou le traitement des dispositifs à semi-conducteurs ou des dispositifs électriques à l'état solide ou de leurs composants
H01L 23/16 - Matériaux de remplissage ou pièces auxiliaires dans le conteneur, p. ex. anneaux de centrage
H10D 30/66 - Transistors FET DMOS verticaux [VDMOS]
H10D 62/10 - Formes, dimensions relatives ou dispositions des régions des corps semi-conducteursFormes des corps semi-conducteurs
H10D 62/832 - Corps semi-conducteurs, ou régions de ceux-ci, de dispositifs ayant des barrières de potentiel caractérisés par les matériaux étant des matériaux du groupe IV, p. ex. Si dopé B ou Ge non dopé étant des matériaux du groupe IV comprenant deux éléments ou plus, p. ex. SiGe
H10D 64/23 - Électrodes transportant le courant à redresser, à amplifier, à faire osciller ou à commuter, p. ex. sources, drains, anodes ou cathodes
H10D 84/00 - Dispositifs intégrés formés dans ou sur des substrats semi-conducteurs qui comprennent uniquement des couches semi-conductrices, p. ex. sur des plaquettes de Si ou sur des plaquettes de GaAs-sur-Si
H10D 89/00 - Aspects des dispositifs intégrés non couverts par les groupes
This semiconductor module includes a substrate, an encapsulating resin, a filling part, and a metal layer. The substrate has a front surface and a back surface. The back surface is located on the reverse side from the front surface. The encapsulating resin is provided on the front surface. The metal layer covers the filling part in a plan view of the front surface. The substrate has a recess extending from the front surface to the back surface. The filling part is connected to the recess.
H01L 33/62 - Dispositions pour conduire le courant électrique vers le corps semi-conducteur ou depuis celui-ci, p.ex. grille de connexion, fil de connexion ou billes de soudure
A semiconductor device according to the present invention comprises at least one lead, at least one semiconductor element that is provided on one side in the thickness direction of the at least one lead, a plurality of wires that are each electrically connected to at least one of the at least one lead and the at least one semiconductor element, and a sealing resin that covers the at least one semiconductor element, the plurality of wires, and at least a portion of the at least one lead. The plurality of wires include a first wire and a second wire. The second wire is curved so as to protrude toward the first wire as seen in the thickness direction. The second wire straddles the first wire as seen in the thickness direction and is separated from the first wire in the thickness direction.
H01L 21/60 - Fixation des fils de connexion ou d'autres pièces conductrices, devant servir à conduire le courant vers le ou hors du dispositif pendant son fonctionnement
H01L 25/07 - Ensembles consistant en une pluralité de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide les dispositifs étant tous d'un type prévu dans une seule des sous-classes , , , , ou , p. ex. ensembles de diodes redresseuses les dispositifs n'ayant pas de conteneurs séparés les dispositifs étant d'un type prévu dans la sous-classe
H01L 25/18 - Ensembles consistant en une pluralité de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide les dispositifs étant de types prévus dans plusieurs différents groupes principaux de la même sous-classe , , , , ou
63.
SEMICONDUCTOR DEVICE AND METHOD FOR MANUFACTURING SEMICONDUCTOR DEVICE
This semiconductor device comprises a plurality of terminals, a semiconductor chip mounted on the plurality of terminals, and a sealing resin for sealing the plurality of terminals and the semiconductor chip. Each of the plurality of terminals includes: a rear surface, at least a part of which is exposed from the sealing resin; a front surface on which the semiconductor chip is mounted; a tip surface which is provided within the sealing resin and which is an end surface in a first direction orthogonal to the Z direction; and a projecting portion which is positioned at an intermediate portion in the Z direction on the tip surface.
This semiconductor device comprises: a plurality of terminals that include a terminal obverse surface and a terminal reverse surface facing the opposite side from the terminal obverse surface; a semiconductor chip that is mounted on the plurality of terminals; and an encapsulating resin for encapsulating the plurality of terminals and the semiconductor chip. The plurality of terminals include: a terminal portion that includes a terminal portion reverse surface, which is exposed from the encapsulating resin on the terminal reverse surface; a mounting portion that extends from the terminal portion in a first direction orthogonal to a Z direction, which is the thickness direction of the terminal, and has the semiconductor chip mounted thereon; a groove portion that is provided at least in the mounting portion and extends in the first direction; and wall portions that are positioned at both ends in a second direction orthogonal to both the Z direction and the first direction by the groove portion and extend in the first direction.
H01L 23/50 - Dispositions pour conduire le courant électrique vers le ou hors du corps à l'état solide pendant son fonctionnement, p. ex. fils de connexion ou bornes pour des dispositifs à circuit intégré
65.
SEMICONDUCTOR DEVICE, SEMICONDUCTOR MODULE, LED DRIVE DEVICE, DC/DC CONVERTER, AND VEHICLE
A semiconductor device for controlling a driver circuit configured to drive an electronic device includes: a processing circuit configured to control the driver circuit according to a device address setting signal from outside and a control signal from outside; and an autonomous processing circuit provided independently of the processing circuit and configured to control the driver circuit under a preset condition, wherein when the device address setting signal falls within a predetermined condition, the processing circuit is enabled and the autonomous processing circuit is disabled, and when the device address setting signal deviates from the predetermined condition, the autonomous processing circuit is enabled and the processing circuit is disabled.
This semiconductor device includes: a first impurity region, a second impurity region, and a third impurity region, which are formed on a chip; a trench which is formed in the chip; a trench insulating film which is formed on the inner surface of the trench; a conductive embedded body which is embedded in the trench; and an electric field attenuated layer which is formed on a bottom part of the trench. The electric field attenuated layer includes: a first layer which is formed away from the bottom part of the trench toward a second main surface side, and has a first impurity concentration; and a second layer which is formed between the first layer and the bottom part of the trench, and has a second impurity concentration that is higher than the first impurity concentration.
This semiconductor device includes: a chip having a main surface; a semiconductor region of a first conductivity type formed on a surface layer part of the main surface; a device structure having a source structure and formed in the semiconductor region in a part inside the main surface; a peripheral source electrode part having a first outer edge, disposed on a peripheral edge part of the main surface, and electrically connected to the source structure; and a termination region of a second conductivity type having a second outer edge positioned closer to the peripheral edge side of the main surface than the first outer edge and formed in the surface layer part of the semiconductor region at the peripheral edge part of the main surface, the termination region being electrically connected to the peripheral source electrode part. A first distance between the first outer edge of the peripheral source electrode part and the second outer edge of the terminal region is 10 μm or more.
The wafer structure includes a wafer which has a first surface on one side and a second surface on the other side, a first electrode which covers the first surface, a second electrode which covers an inward portion of the second surface such as to expose a peripheral edge portion of the second surface, and a protective tape which has characteristics that an adhesion to the peripheral edge portion of the second surface is higher than an adhesion to the second electrode and which is adhered to the peripheral edge portion of the second surface and the second electrode.
H01L 21/683 - Appareils spécialement adaptés pour la manipulation des dispositifs à semi-conducteurs ou des dispositifs électriques à l'état solide pendant leur fabrication ou leur traitementAppareils spécialement adaptés pour la manipulation des plaquettes pendant la fabrication ou le traitement des dispositifs à semi-conducteurs ou des dispositifs électriques à l'état solide ou de leurs composants pour le maintien ou la préhension
H01L 21/304 - Traitement mécanique, p. ex. meulage, polissage, coupe
H01L 21/78 - Fabrication ou traitement de dispositifs consistant en une pluralité de composants à l'état solide ou de circuits intégrés formés dans ou sur un substrat commun avec une division ultérieure du substrat en plusieurs dispositifs individuels
A mounting structure includes: a substrate; a conductive portion (a first conductive portion and a second conductive portion); a resistor arranged on a path through which a current flows in the conductive portion; and a detection wiring portion (a first detection wiring and a second detection wiring) electrically connected to the resistor. The first conductive portion includes a first pad portion arranged on a first side in a first direction. The second conductive portion includes a second pad portion offset from the first pad portion to a second side in the first direction. The mounting structure further includes a first conductive bonding member for bonding a first pad obverse surface and the resistor (the first portion), and a second conductive bonding member for bonding a second pad obverse surface and the resistor (the second portion). A first wiring obverse surface (a second wiring obverse surface) is offset to a second side in a thickness direction relative to the first pad obverse surface (the second pad obverse surface).
This resistance circuit 71 includes pads P11 and P12, unit resistance elements R(1)-R(5) having a unit resistance value r, wiring L11 conductively connecting the pad P11 and the unit resistance element R(1), and wiring L12 conductively connecting the pad P12 and the unit resistance element R(5). The unit resistance elements R(1)-R(5) are each formed in a rectangular shape having a direction x as a lateral direction and a direction y as a longitudinal direction in plan view, and are arranged so as to be adjacent to each other along the direction x. The unit resistance elements R(1)-R(4) are connected so as to have a combined resistance value equal to the unit resistance value r between a contact point S and a contact point E. The contact point S is formed at the upper end in the longitudinal direction of the unit resistance element R(1). The contact point E is formed at the lower end in the longitudinal direction of the unit resistance element R(5). The wiring L11 is extended out in the direction x from the contact point S. The wiring L12 is extended out in the direction y from the contact point E.
H01L 21/822 - Fabrication ou traitement de dispositifs consistant en une pluralité de composants à l'état solide ou de circuits intégrés formés dans ou sur un substrat commun avec une division ultérieure du substrat en plusieurs dispositifs individuels pour produire des dispositifs, p.ex. des circuits intégrés, consistant chacun en une pluralité de composants le substrat étant un semi-conducteur, en utilisant une technologie au silicium
H01L 27/04 - Dispositifs consistant en une pluralité de composants semi-conducteurs ou d'autres composants à l'état solide formés dans ou sur un substrat commun comprenant des éléments de circuit passif intégrés avec au moins une barrière de potentiel ou une barrière de surface le substrat étant un corps semi-conducteur
This semiconductor device includes: a chip that has a main surface; a semiconductor region of a first conductivity type that is formed in a surface layer section of the main surface; a trench-type gate structure that is formed in the main surface and is located within the semiconductor region; a rectification region of the first conductivity type that is formed in the surface layer section of the main surface, neighboring the gate structure; and a main surface electrode that is electrically isolated from the gate structure on the main surface, and forms a Schottky junction with the rectification region.
H10D 84/80 - Dispositifs intégrés formés dans ou sur des substrats semi-conducteurs qui comprennent uniquement des couches semi-conductrices, p. ex. sur des plaquettes de Si ou sur des plaquettes de GaAs-sur-Si caractérisés par l'intégration d'au moins un composant couvert par les groupes ou , p. ex. l'intégration de transistors IGFET
H10D 30/66 - Transistors FET DMOS verticaux [VDMOS]
This semiconductor device includes: a chip having a major surface; a trench-electrode type capacitor structure which is formed on the major surface and to which a first potential is applied; a dielectric film which covers the capacitor structure on the major surface; and a pad electrode disposed on the dielectric film so as to form a capacitive coupling with the capacitor structure via the dielectric film and to which a second potential different from the first potential is applied.
H10D 84/80 - Dispositifs intégrés formés dans ou sur des substrats semi-conducteurs qui comprennent uniquement des couches semi-conductrices, p. ex. sur des plaquettes de Si ou sur des plaquettes de GaAs-sur-Si caractérisés par l'intégration d'au moins un composant couvert par les groupes ou , p. ex. l'intégration de transistors IGFET
H10D 1/68 - Condensateurs n’ayant pas de barrières de potentiel
This semiconductor device includes: a chip having a main surface; a pad region provided on the main surface; a first electrode that is disposed on the main surface of the pad region, a first potential being applied to the first electrode; a side wall dielectric film that covers the side wall of the first electrode in the pad region; and a second electrode that is disposed on the main surface so as to form a capacitive coupling with the first electrode via the side wall dielectric film in the pad region, a second potential different from the first potential being applied to the second electrode.
H10D 84/80 - Dispositifs intégrés formés dans ou sur des substrats semi-conducteurs qui comprennent uniquement des couches semi-conductrices, p. ex. sur des plaquettes de Si ou sur des plaquettes de GaAs-sur-Si caractérisés par l'intégration d'au moins un composant couvert par les groupes ou , p. ex. l'intégration de transistors IGFET
H10D 1/68 - Condensateurs n’ayant pas de barrières de potentiel
This semiconductor device comprises: a semiconductor substrate 1; an insulation layer 2 provided on the semiconductor substrate 1; a resistor R embedded in the insulation layer 2 and composed of a plurality of resistance layers electrically connected together; a first electrode E1 electrically connected to a first end part of the resistor R; a second electrode E2 electrically connected to a second end part of the resistor R; and a plurality of first dummy wires 5 arranged around the first electrode E1 and respectively capacitively coupled to the plurality of resistance layers in the resistor R.
This semiconductor device is provided with: a first lead that includes a first pad part; a first semiconductor element; a first wire; and a sealing resin. The first pad part has a first mounting surface that faces in a first direction. The first semiconductor element is bonded to the first mounting surface. The first wire has a first bonding part and a second bonding part. The first wire is provided with a first protrusion that covers the second bonding part and is covered by the sealing resin. The first pad part is provided with a first hole which is located closer to the second bonding part than to the first bonding part, and which penetrates through the first pad part in the first direction from the first mounting surface. A part of the sealing resin is housed in the first hole.
H01L 23/48 - Dispositions pour conduire le courant électrique vers le ou hors du corps à l'état solide pendant son fonctionnement, p. ex. fils de connexion ou bornes
H01L 21/60 - Fixation des fils de connexion ou d'autres pièces conductrices, devant servir à conduire le courant vers le ou hors du dispositif pendant son fonctionnement
H01L 23/50 - Dispositions pour conduire le courant électrique vers le ou hors du corps à l'état solide pendant son fonctionnement, p. ex. fils de connexion ou bornes pour des dispositifs à circuit intégré
H01L 25/07 - Ensembles consistant en une pluralité de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide les dispositifs étant tous d'un type prévu dans une seule des sous-classes , , , , ou , p. ex. ensembles de diodes redresseuses les dispositifs n'ayant pas de conteneurs séparés les dispositifs étant d'un type prévu dans la sous-classe
H01L 25/18 - Ensembles consistant en une pluralité de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide les dispositifs étant de types prévus dans plusieurs différents groupes principaux de la même sous-classe , , , , ou
A semiconductor device includes: a chip which has a main surface; an active region which is provided in the main surface; a pad region which is provided outside the active region in the main surface; an insulated gate typed transistor structure which is formed on the main surface of the active region; a trench electrode typed capacitor structure which is formed on the main surface of the pad region and forms a capacitive coupling with the chip; and a pad electrode which is disposed on the main surface of the pad region and is electrically connected to the capacitor structure.
H10D 84/80 - Dispositifs intégrés formés dans ou sur des substrats semi-conducteurs qui comprennent uniquement des couches semi-conductrices, p. ex. sur des plaquettes de Si ou sur des plaquettes de GaAs-sur-Si caractérisés par l'intégration d'au moins un composant couvert par les groupes ou , p. ex. l'intégration de transistors IGFET
H10D 1/68 - Condensateurs n’ayant pas de barrières de potentiel
This semiconductor device includes: a chip having a main surface; an active region provided on the main surface; a pad region provided outside the active region on the main surface; an insulated gate transistor structure formed on the main surface of the active region; a trench-electrode-type capacitor structure formed on the main surface of the pad region, the trench-electrode-type capacitor structure forming a capacitive coupling with the chip; and a pad electrode disposed on the main surface of the pad region, the pad electrode being electrically connected to the capacitor structure.
H10D 84/80 - Dispositifs intégrés formés dans ou sur des substrats semi-conducteurs qui comprennent uniquement des couches semi-conductrices, p. ex. sur des plaquettes de Si ou sur des plaquettes de GaAs-sur-Si caractérisés par l'intégration d'au moins un composant couvert par les groupes ou , p. ex. l'intégration de transistors IGFET
H10D 1/68 - Condensateurs n’ayant pas de barrières de potentiel
A semiconductor light emitting device comprises a current confinement layer and a semiconductor light emitting stack. The semiconductor light emitting stack is disposed on the current confinement layer and has a bottom surface in contact with the current confinement layer. The current confinement layer includes an insulating layer and a plurality of conductive portions. The plurality of conductive portions are disposed in the insulating layer in contact with the bottom surface. An area ratio of the plurality of conductive portions to the bottom surface is 7% or more and 15% or less.
H01S 5/22 - Structure ou forme du corps semi-conducteur pour guider l'onde optique ayant une structure à nervures ou à bandes
H01S 5/34 - Structure ou forme de la région activeMatériaux pour la région active comprenant des structures à puits quantiques ou à superréseaux, p. ex. lasers à puits quantique unique [SQW], lasers à plusieurs puits quantiques [MQW] ou lasers à hétérostructure de confinement séparée ayant un indice progressif [GRINSCH]
H01S 5/343 - Structure ou forme de la région activeMatériaux pour la région active comprenant des structures à puits quantiques ou à superréseaux, p. ex. lasers à puits quantique unique [SQW], lasers à plusieurs puits quantiques [MQW] ou lasers à hétérostructure de confinement séparée ayant un indice progressif [GRINSCH] dans des composés AIIIBV, p. ex. laser AlGaAs
A semiconductor light emitting device includes: a surface emitting laser element including an element front surface and configured to emit laser light from the element front surface; an element container including a bottom wall where the surface emitting laser element is arranged and a peripheral wall surrounding the surface emitting laser element when viewed from a direction perpendicular to the element front surface, the bottom wall and the peripheral wall constituting a containing space which contains the surface emitting laser element and is open on a same side as the element front surface; a diffusion layer covering the element front surface in the containing space and including a diffusion material; and a reflector covering at least one selected from the group of the bottom wall and the peripheral wall in the containing space and made of a resin material having a higher reflectivity than the diffusion layer.
H01S 5/02255 - Découplage de lumière utilisant des éléments de déviation de faisceaux lumineux
H01S 5/02234 - Boîtiers remplis de résineBoîtiers en résine
H01S 5/183 - Lasers à émission de surface [lasers SE], p. ex. comportant à la fois des cavités horizontales et verticales comportant uniquement des cavités verticales, p. ex. lasers à émission de surface à cavité verticale [VCSEL]
80.
GATE DRIVER CIRCUIT, MOTOR DRIVE DEVICE USING SAME, AND ELECTRONIC DEVICE
A gate driver circuit for driving an N-type power transistor that constitutes a switching circuit, includes: a high-level line on which a voltage higher than a source of the power transistor is generated; a turn-on transistor configured to source a current to a gate of the power transistor; a turn-off transistor configured to sink a current from the gate of the power transistor; and a control circuit, wherein the turn-on transistor includes a plurality of transistors connected between the gate of the power transistor and the high-level line, and wherein the control circuit controls on/off states of the plurality of transistors so that when turning the power transistor on, the turn-on transistor has a first drive capability in a first period, a second drive capability lower than the first drive capability in a second period, and a third drive capability higher than the second drive capability in a third period.
H03K 17/687 - Commutation ou ouverture de porte électronique, c.-à-d. par d'autres moyens que la fermeture et l'ouverture de contacts caractérisée par l'utilisation de composants spécifiés par l'utilisation, comme éléments actifs, de dispositifs à semi-conducteurs les dispositifs étant des transistors à effet de champ
H02P 27/00 - Dispositions ou procédés pour la commande de moteurs à courant alternatif caractérisés par le type de tension d'alimentation
81.
SEMICONDUCTOR INTEGRATED CIRCUIT DEVICE AND POWER SUPPLY DEVICE
A semiconductor integrated circuit device configured to be used as a part of a power supply device includes: an error amplifier configured to output an error voltage according to a difference between a feedback voltage, which is based on an output voltage of the power supply device, and a reference voltage; a first switching element and a second switching element that are connected in series; a first controller configured to control switching of the first switching element and the second switching element based on the error voltage; an output transistor; a second controller configured to linearly control the output transistor based on the error voltage; and a first terminal configured so that a connection node between the first switching element and the second switching element and an output terminal of the output transistor are connected to the first terminal.
H02M 3/158 - Transformation d'une puissance d'entrée en courant continu en une puissance de sortie en courant continu sans transformation intermédiaire en courant alternatif par convertisseurs statiques utilisant des tubes à décharge avec électrode de commande ou des dispositifs à semi-conducteurs avec électrode de commande utilisant des dispositifs du type triode ou transistor exigeant l'application continue d'un signal de commande utilisant uniquement des dispositifs à semi-conducteurs avec commande automatique de la tension ou du courant de sortie, p. ex. régulateurs à commutation comprenant plusieurs dispositifs à semi-conducteurs comme dispositifs de commande finale pour une charge unique
H02M 1/00 - Détails d'appareils pour transformation
82.
SEMICONDUCTOR DEVICE AND METHOD FOR MANUFACTURING SEMICONDUCTOR DEVICE
A semiconductor device includes a semiconductor substrate having a first conductivity type; a gate electrode positioned on the semiconductor substrate; and a semiconductor part embedded in the semiconductor substrate and having the first conductivity type, in which the semiconductor substrate is provided with at least a part of a drift region being adjacent to the semiconductor part and having a second conductivity type, and a surface of the semiconductor part and a first portion included in a surface of the drift region are positioned higher than a second portion in a surface of the semiconductor substrate, the second portion being positioned below the gate electrode.
H01L 29/78 - Transistors à effet de champ l'effet de champ étant produit par une porte isolée
H01L 21/308 - Traitement chimique ou électrique, p. ex. gravure électrolytique en utilisant des masques
H01L 29/10 - Corps semi-conducteurs caractérisés par les formes, les dimensions relatives, ou les dispositions des régions semi-conductrices avec des régions semi-conductrices connectées à une électrode ne transportant pas le courant à redresser, amplifier ou commuter, cette électrode faisant partie d'un dispositif à semi-conducteur qui comporte trois électrodes ou plus
H01L 29/66 - Types de dispositifs semi-conducteurs
83.
SEMICONDUCTOR DEVICE WITH IMPROVED HEAT DISSIPATION
A semiconductor device includes a lead frame, a semiconductor element mounted on the top surface of the bonding region, and a case covering part of the lead frame. The bottom surface of the bonding region is exposed to the outside of the case. The lead frame includes a thin extension extending from the bonding region and having a top surface which is flush with the top surface of the bonding region. The thin extension has a bottom surface which is offset from the bottom surface of the bonding region toward the top surface of the bonding region.
H01L 33/62 - Dispositions pour conduire le courant électrique vers le corps semi-conducteur ou depuis celui-ci, p.ex. grille de connexion, fil de connexion ou billes de soudure
H01L 33/54 - Encapsulations ayant une forme particulière
H01L 33/56 - Matériaux, p.ex. résine époxy ou silicone
H01L 33/60 - DISPOSITIFS À SEMI-CONDUCTEURS NON COUVERTS PAR LA CLASSE - Détails caractérisés par les éléments du boîtier des corps semi-conducteurs Éléments de mise en forme du champ optique Éléments réfléchissants
H01L 33/64 - DISPOSITIFS À SEMI-CONDUCTEURS NON COUVERTS PAR LA CLASSE - Détails caractérisés par les éléments du boîtier des corps semi-conducteurs Éléments d'extraction de la chaleur ou de refroidissement
A semiconductor device includes a semiconductor layer of a first conductivity type that has a main surface and that includes a device region, a base region of a second conductivity type that is formed in a surface layer portion of the main surface at the device region, a source region of the first conductivity type that is formed in a surface layer portion of the base region at an interval inward from a peripheral portion of the base region and that defines a channel region with the semiconductor layer, a base contact region of the second conductivity type that is formed in a region different from the source region at the surface layer portion of the base region and that has an impurity concentration exceeding an impurity concentration of the base region, a well region of the first conductivity type that is formed in the surface layer portion of the main surface at an interval from the base region at the device region and that defines a drift region with the base region, a drain region of the first conductivity type that is formed in a surface layer portion of the well region, an impurity region of the second conductivity type that is formed in the surface layer portion of the well region and that is electrically connected to the drain region, and a gate structure that has a gate insulating film covering the channel region on the main surface and a gate electrode facing the channel region on the gate insulating film and electrically connected to the source region and the base contact region.
H01L 29/06 - Corps semi-conducteurs caractérisés par les formes, les dimensions relatives, ou les dispositions des régions semi-conductrices
H01L 29/08 - Corps semi-conducteurs caractérisés par les formes, les dimensions relatives, ou les dispositions des régions semi-conductrices avec des régions semi-conductrices connectées à une électrode transportant le courant à redresser, amplifier ou commuter, cette électrode faisant partie d'un dispositif à semi-conducteur qui comporte trois électrodes ou plus
H01L 29/10 - Corps semi-conducteurs caractérisés par les formes, les dimensions relatives, ou les dispositions des régions semi-conductrices avec des régions semi-conductrices connectées à une électrode ne transportant pas le courant à redresser, amplifier ou commuter, cette électrode faisant partie d'un dispositif à semi-conducteur qui comporte trois électrodes ou plus
H01L 29/36 - Corps semi-conducteurs caractérisés par la concentration ou la distribution des impuretés
H01L 29/423 - Electrodes caractérisées par leur forme, leurs dimensions relatives ou leur disposition relative ne transportant pas le courant à redresser, à amplifier ou à commuter
H01L 29/66 - Types de dispositifs semi-conducteurs
85.
SEMICONDUCTOR DEVICE AND MISALIGNMENT MEASUREMENT METHOD FOR SEMICONDUCTOR DEVICE
There is provided a semiconductor device including: a first substrate and a second substrate mounted in an overlapping manner, wherein the first substrate includes: plural conductive first pads that are arranged on a substrate surface of the first substrate at intervals; plural conductive second pads that are arranged on the substrate surface at intervals; and a conductive member, and the second substrate includes: plural conductive third pads; plural conductive fourth pads; a first measurement pad that is measures whether or not the third pad is conductive with the fourth pad; and a second measurement pad that is checks whether or not the third pad is conductive with the fourth pad.
A signal transmission device 200X comprises a transmission circuit 410, a reception circuit 420 configured to output a driving control signal Ga in accordance with a first internal signal S2 and a second internal signal S1; an insulated circuit 430; and a driving circuit 510. The transmission circuit 410 drives at least one of the first internal signal S2 and the second internal signal S1 at a specific period in accordance with an external signal ASC. The reception circuit 420 detects that the period of at least one of the first internal signal S2 and the second internal signal S1 is a specific period and outputs a driving suspension signal Gb which differs from the driving control signal Ga. The driving circuit 510 receives the driving suspension signal Gb, suspends driving of a driving target switch element SW, and puts an output node OUT of the driving circuit 510 in a high impedance state.
H03K 17/691 - Commutation ou ouverture de porte électronique, c.-à-d. par d'autres moyens que la fermeture et l'ouverture de contacts caractérisée par l'utilisation de composants spécifiés par l'utilisation, comme éléments actifs, de dispositifs à semi-conducteurs les dispositifs étant des transistors à effet de champ avec une isolation galvanique entre le circuit de commande et le circuit de sortie utilisant un couplage par transformateur
H02M 1/08 - Circuits spécialement adaptés à la production d'une tension de commande pour les dispositifs à semi-conducteurs incorporés dans des convertisseurs statiques
H03K 17/567 - Circuits caractérisés par l'utilisation d'au moins deux types de dispositifs à semi-conducteurs, p. ex. BIMOS, dispositifs composites tels que IGBT
87.
SIGNAL TRANSMISSION APPARATUS, ELECTRONIC DEVICE PROVIDED WITH SIGNAL TRANSMISSION APPARATUS, AND VEHICLE PROVIDED WITH ELECTRONIC DEVICE
A signal transmission apparatus 200X comprises: a transmission circuit 410x that outputs a first internal signal S1 and a second internal signal S2 according to an input signal IN; a reception circuit 420x; a first drive circuit 501; and a second drive circuit 502. The transmission circuit 410x drives at least one of the first internal signal S1 and the second internal signal S2 at a specific cycle different from the cycle of the input signal IN according to an external signal ASC. The reception circuit 420x, upon detecting that the cycle of at least one of the first internal signal S1 and the second internal signal S2 is the specific cycle, disables the first drive circuit 501, and enables the second drive circuit 502.
H03K 17/16 - Modifications pour éliminer les tensions ou courants parasites
H02M 1/08 - Circuits spécialement adaptés à la production d'une tension de commande pour les dispositifs à semi-conducteurs incorporés dans des convertisseurs statiques
H03K 17/08 - Modifications pour protéger le circuit de commutation contre la surintensité ou la surtension
H03K 17/567 - Circuits caractérisés par l'utilisation d'au moins deux types de dispositifs à semi-conducteurs, p. ex. BIMOS, dispositifs composites tels que IGBT
H03K 17/691 - Commutation ou ouverture de porte électronique, c.-à-d. par d'autres moyens que la fermeture et l'ouverture de contacts caractérisée par l'utilisation de composants spécifiés par l'utilisation, comme éléments actifs, de dispositifs à semi-conducteurs les dispositifs étant des transistors à effet de champ avec une isolation galvanique entre le circuit de commande et le circuit de sortie utilisant un couplage par transformateur
88.
THERMAL PRINTING HEAD, THERMAL PRINTING SYSTEM, AND METHOD FOR MANUFACTURING THERMAL PRINTING HEAD
A thermal printing head according to the present invention comprises a substrate, a first insulating film, and a second insulating film. The substrate has a first main surface and a second main surface on the reverse surface from the first main surface. A protruding portion that protrudes toward the side opposite the second main surface is formed on the first main surface. A recessed section is formed in the surface of the protruding portion. The first insulating film is disposed on the first main surface so as to cover the protruding portion. The second insulating film is disposed on a surface with the first insulating film interposed therebetween. A through hole is formed in a portion of the first insulating film that faces the bottom surface of the recessed section with a gap therebetween.
The present disclosure provides a semiconductor device. The semiconductor device includes: a semiconductor substrate; a well, formed in the semiconductor substrate; an output terminal, electrically connected to the semiconductor substrate; a ground terminal, configured to receive a ground voltage; a detection signal generating circuit, configured to generate a negative current detection signal when an output voltage present at the output terminal is detected to be less than the ground voltage; and a control circuit, configured to apply the ground voltage or the output voltage to the well in response to the negative current detection signal. The detection signal generating circuit includes: a comparator, configured to generate the negative current detection signal by comparing an output detection voltage with the ground voltage or the threshold voltage; a bias circuit, configured to switch between applying the output voltage or a bias voltage as the output detection voltage; and a clamp circuit.
H03K 17/082 - Modifications pour protéger le circuit de commutation contre la surintensité ou la surtension par réaction du circuit de sortie vers le circuit de commande
A first current source is configured to generate a first current switchable between a first current amount and a second current amount less than the first current amount. A first current mirror circuit has an input node to which the first current source is connected and is configured to fold and supply the first current to a gate of a power transistor. An on-fixing switch is connected between the gate of the power transistor and a high-level line in which a high voltage equivalent to a high level of a gate voltage of the power transistor is generated. A control circuit is configured to control the on-fixing switch and the first current source.
A semiconductor light emitting device includes a surface-emitting laser element including an element front surface from which a laser beam is emitted, a light-transmissive first resin portion that encapsulates the surface-emitting laser element and includes a first resin surface, and a second resin portion that differs from the first resin portion and is at least partially formed on the first resin surface facing the element front surface in a direction orthogonal to the element front surface.
A semiconductor device includes a semiconductor layer made of SiC. A transistor element having an impurity region is formed in a front surface portion of the semiconductor layer. A first contact wiring is formed on a back surface portion of the semiconductor layer, and defines one electrode electrically connected to the transistor element. The first contact wiring has a first wiring layer forming an ohmic contact with the semiconductor layer without a silicide contact and a second wiring layer formed on the first wiring layer and having a resistivity lower than that of the first wiring layer.
H01L 29/78 - Transistors à effet de champ l'effet de champ étant produit par une porte isolée
H01L 21/04 - Fabrication ou traitement des dispositifs à semi-conducteurs ou de leurs parties constitutives les dispositifs ayant des barrières de potentiel, p. ex. une jonction PN, une région d'appauvrissement ou une région de concentration de porteurs de charges
H01L 29/06 - Corps semi-conducteurs caractérisés par les formes, les dimensions relatives, ou les dispositions des régions semi-conductrices
H01L 29/10 - Corps semi-conducteurs caractérisés par les formes, les dimensions relatives, ou les dispositions des régions semi-conductrices avec des régions semi-conductrices connectées à une électrode ne transportant pas le courant à redresser, amplifier ou commuter, cette électrode faisant partie d'un dispositif à semi-conducteur qui comporte trois électrodes ou plus
H01L 29/16 - Corps semi-conducteurs caractérisés par les matériaux dont ils sont constitués comprenant, mis à part les matériaux de dopage ou autres impuretés, seulement des éléments du groupe IV de la classification périodique, sous forme non combinée
H01L 29/417 - Electrodes caractérisées par leur forme, leurs dimensions relatives ou leur disposition relative transportant le courant à redresser, à amplifier ou à commuter
H01L 29/423 - Electrodes caractérisées par leur forme, leurs dimensions relatives ou leur disposition relative ne transportant pas le courant à redresser, à amplifier ou à commuter
A semiconductor device includes an insulating layer, a conductive layer, a heat dissipation layer, a semiconductor element, and a bonding layer. The conductive layer includes an obverse surface facing away from the insulating layer in a first direction and is bonded to the insulating layer. The heat dissipation layer is located opposite to the conductive layer with respect to the insulating layer and bonded to the insulating layer. The semiconductor element is bonded to the obverse surface. The bonding layer bonds the obverse surface and the semiconductor element. The conductive layer is formed with a recess that is recessed from the obverse surface. The bonding layer includes a first portion located between the semiconductor element and the recess as viewed in the first direction, and the first portion covers the obverse surface.
H01L 23/10 - ConteneursScellements caractérisés par le matériau ou par la disposition des scellements entre les parties, p. ex. entre le couvercle et la base ou entre les connexions et les parois du conteneur
Provided is a semiconductor device that can suppress flash/burrs from forming on a lower surface of a die pad in a configuration in which the lower surface of the die pad is exposed from a sealing resin. The semiconductor device includes a lead frame, a semiconductor chip, and a sealing body. The lead frame includes a plate-shaped die pad and a lead. The die pad has one principal surface with a mounting region for mounting the semiconductor chip. The die pad includes a side portion and a frame-shaped protrusion on the side portion in top view. The protrusion overhangs in a lateral direction in an eave shape along the one principal surface. The semiconductor chip is mounted on the mounting region. The sealing body covers a side surface of the die pad while exposing the other principal surface of the die pad and sealing the semiconductor chip on the one principal surface of the die pad. The sealing body holds the die pad and the lead. The die pad has a through hole penetrating the protrusion in a direction intersecting with the one principal surface.
H01L 23/31 - Encapsulations, p. ex. couches d’encapsulation, revêtements caractérisées par leur disposition
95.
ABNORMAL VOLTAGE PROTECTION CIRCUIT, SIGNAL TRANSMISSION DEVICE COMPRISING ABNORMAL VOLTAGE PROTECTION CIRCUIT, ELECTRONIC EQUIPMENT COMPRISING SIGNAL TRANSMISSION DEVICE, AND VEHICLE COMPRISING ELECTRONIC EQUIPMENT
An abnormal voltage protection circuit 502 comprises voltage-current conversion circuits 507, 511, a current-voltage conversion circuit, and abnormal voltage detection circuits C3, C4. The voltage-current conversion circuits 507, 511 are configured to convert a monitored voltage VEE2 that is negative with respect to a reference voltage into current signals I1, I3. The current-voltage conversion circuit is configured to convert the current signals I1, I3 into voltage signals V7, V11 that are positive with respect to the reference voltage. The abnormal voltage detection circuits C3, C4 are configured to compare the voltage signals V7, V11 with threshold voltages V8, V12 to detect whether the monitored voltage VEE2 is equal to or higher than an upper-limit voltage V8, or equal to or lower than a lower-limit voltage V12.
H02H 9/04 - Circuits de protection de sécurité pour limiter l'excès de courant ou de tension sans déconnexion sensibles à un excès de tension
H02H 11/00 - Circuits de protection de sécurité pour empêcher la commutation de mise en service dans le cas où une condition électrique de travail indésirable pourrait en résulter
H03K 17/08 - Modifications pour protéger le circuit de commutation contre la surintensité ou la surtension
H03K 17/691 - Commutation ou ouverture de porte électronique, c.-à-d. par d'autres moyens que la fermeture et l'ouverture de contacts caractérisée par l'utilisation de composants spécifiés par l'utilisation, comme éléments actifs, de dispositifs à semi-conducteurs les dispositifs étant des transistors à effet de champ avec une isolation galvanique entre le circuit de commande et le circuit de sortie utilisant un couplage par transformateur
H03K 19/0175 - Dispositions pour le couplageDispositions pour l'interface
96.
ELECTRONIC DEVICE AND METHOD FOR MANUFACTURING ELECTRONIC DEVICE
This electronic device comprises: a first member having a first main surface; an electronic element disposed on the first member; a connection member electrically connected to the electronic element; a second member having a second rear surface; and a sealing resin covering portions of the first member and the second member, as well as covering the electronic element and the connection member. The second member has a connection unit to which a terminal unit and the connection member are connected. The first main surface has a first flat section and a first convex section. The first convex section protrudes further to a first side in the thickness direction as compared to the first flat section. The second rear surface has a second flat section and a second convex section. The second convex section protrudes further to a second side in the thickness direction as compared to the second flat section.
H01L 23/48 - Dispositions pour conduire le courant électrique vers le ou hors du corps à l'état solide pendant son fonctionnement, p. ex. fils de connexion ou bornes
97.
LIGHT-EMITTING ELEMENT DRIVE SYSTEM AND LIGHT-EMITTING ELEMENT DRIVE DEVICE
Provided is a light-emitting element drive system including a leader light-emitting element drive device configured to be capable of driving light-emitting elements, and to include a DC/DC controller configured to be capable of controlling an output stage that can output an output voltage; and a plurality of follower light-emitting element drive devices configured to be capable of driving the light-emitting elements applied with the output voltage. The follower light-emitting element drive device includes at least one signal output terminal capable of outputting an operation information signal related to driving of the light-emitting elements. A plurality of the signal output terminals are connected to the same node, and the same node is connected to a signal input terminal of the leader light-emitting element drive device.
G09G 3/32 - Dispositions ou circuits de commande présentant un intérêt uniquement pour l'affichage utilisant des moyens de visualisation autres que les tubes à rayons cathodiques pour la présentation d'un ensemble de plusieurs caractères, p. ex. d'une page, en composant l'ensemble par combinaison d'éléments individuels disposés en matrice utilisant des sources lumineuses commandées utilisant des panneaux électroluminescents semi-conducteurs, p. ex. utilisant des diodes électroluminescentes [LED]
H01L 25/16 - Ensembles consistant en une pluralité de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide les dispositifs étant de types couverts par plusieurs des sous-classes , , , , ou , p. ex. circuit hybrides
An electronic component of the present disclosure includes a first insulating layer that includes impurities, a thin film resistor formed on the first insulating layer, and a barrier layer that is formed in at least one part of a region between the thin film resistor and the first insulating layer and that obstructs transmission of the impurities. The first insulating layer includes a first surface and a concave portion that is hollowed with respect to the first surface, and the barrier layer may include a first part embedded in the concave portion and a second part formed along the first surface of the first insulating layer from an upper area of the first part.
H01C 1/034 - BoîtiersEnveloppesEnrobageRemplissage de boîtier ou d'enveloppe le boîtier ou l'enveloppe étant constitué par un revêtement ou un moulage sans gaine extérieure
H01C 1/032 - BoîtiersEnveloppesEnrobageRemplissage de boîtier ou d'enveloppe avec plusieurs couches entourant l'élément résistif
H01C 7/00 - Résistances fixes constituées par une ou plusieurs couches ou revêtementsRésistances fixes constituées de matériaux conducteurs en poudre ou de matériaux semi-conducteurs en poudre avec ou sans matériaux isolants
A photodiode comprises a substrate and a semiconductor stack. The substrate has a major surface. The semiconductor stack is disposed on the major surface. The semiconductor stack includes a buffer layer disposed on the major surface and a light absorption layer disposed on the buffer layer. The light absorption layer is formed of InxGa1-xAsyP1-y, where x and y are larger than 0 and smaller than 1. The buffer layer is formed of InzGa1-zAs, where z is larger than 0 and smaller than 1.
H01L 31/0304 - Matériaux inorganiques comprenant, à part les matériaux de dopage ou autres impuretés, uniquement des composés AIIIBV
H01L 31/109 - Dispositifs sensibles au rayonnement infrarouge, visible ou ultraviolet caractérisés par une seule barrière de potentiel ou de surface la barrière de potentiel étant du type PN à hétérojonction
In a power conversion circuit, a first end of an inductor is connected to a connection point between a first and a second switching elements. The first switching element is turned on and turned off by a gate driver. When the first switching element is turned on, a conduction current flows through the inductor and energy is stored. When the first switching element is turned off, due to release of the energy, a rectified current is generated through the second switching element. A loop of a gate current supplied by the gate driver is formed inside a loop of the rectified current. A magnetic flux that is in an opposite direction of a magnetic flux of the rectified current and is generated in the loop of the gate current generates an induced current in a direction opposite to the gate current, and charges accumulated in a gate are drawn out.
H02M 3/158 - Transformation d'une puissance d'entrée en courant continu en une puissance de sortie en courant continu sans transformation intermédiaire en courant alternatif par convertisseurs statiques utilisant des tubes à décharge avec électrode de commande ou des dispositifs à semi-conducteurs avec électrode de commande utilisant des dispositifs du type triode ou transistor exigeant l'application continue d'un signal de commande utilisant uniquement des dispositifs à semi-conducteurs avec commande automatique de la tension ou du courant de sortie, p. ex. régulateurs à commutation comprenant plusieurs dispositifs à semi-conducteurs comme dispositifs de commande finale pour une charge unique
H02M 1/08 - Circuits spécialement adaptés à la production d'une tension de commande pour les dispositifs à semi-conducteurs incorporés dans des convertisseurs statiques
H02M 7/5387 - Transformation d'une puissance d'entrée en courant continu en une puissance de sortie en courant alternatif sans possibilité de réversibilité par convertisseurs statiques utilisant des tubes à décharge avec électrode de commande ou des dispositifs à semi-conducteurs avec électrode de commande utilisant des dispositifs du type triode ou transistor exigeant l'application continue d'un signal de commande utilisant uniquement des dispositifs à semi-conducteurs, p. ex. onduleurs à impulsions à un seul commutateur dans une configuration en pont
