A device module is provided, which includes a communication path, a semiconductor device, an interface connected to the communication path, and a second control unit. The second control unit, in a first state, generates a setting signal including setting information and inputs the setting signal to the semiconductor device.
H04N 23/66 - Commande à distance de caméras ou de parties de caméra, p. ex. par des dispositifs de commande à distance
B60R 16/023 - Circuits électriques ou circuits de fluides spécialement adaptés aux véhicules et non prévus ailleursAgencement des éléments des circuits électriques ou des circuits de fluides spécialement adapté aux véhicules et non prévu ailleurs électriques pour la transmission de signaux entre des parties ou des sous-systèmes du véhicule
A driving device includes: for example, a supply circuit configured to generate a supply voltage; a driving circuit configured to generate a driving signal for a switching device by being supplied with the supply voltage; and a logic circuit configured to control the driving circuit according to a first input signal and a second input signal. The supply circuit sets the supply voltage to a first voltage value in a first mode and sets the supply voltage to one of a second voltage value that is less than the first voltage value and the first voltage value in a second mode. The logic circuit enables the second input signal in the first mode and disables the second input signal in the second mode.
H03K 19/08 - Circuits logiques, c.-à-d. ayant au moins deux entrées agissant sur une sortieCircuits d'inversion utilisant des éléments spécifiés utilisant des dispositifs à semi-conducteurs
B60R 16/023 - Circuits électriques ou circuits de fluides spécialement adaptés aux véhicules et non prévus ailleursAgencement des éléments des circuits électriques ou des circuits de fluides spécialement adapté aux véhicules et non prévu ailleurs électriques pour la transmission de signaux entre des parties ou des sous-systèmes du véhicule
H02H 3/08 - Circuits de protection de sécurité pour déconnexion automatique due directement à un changement indésirable des conditions électriques normales de travail avec ou sans reconnexion sensibles à une surcharge
H03K 3/017 - Réglage de la largeur ou du rapport durée période des impulsions
An SiC semiconductor device includes an SiC semiconductor layer including an SiC monocrystal and having a first main surface as an element forming surface, a second main surface at a side opposite to the first main surface, and a plurality of side surfaces connecting the first main surface and the second main surface, and a plurality of modified lines formed one layer each at the respective side surfaces of the SiC semiconductor layer and each extending in a band shape along a tangential direction to the first main surface of the SiC semiconductor layer and modified to be of a property differing from the SiC monocrystal.
H10D 62/832 - Corps semi-conducteurs, ou régions de ceux-ci, de dispositifs ayant des barrières de potentiel caractérisés par les matériaux étant des matériaux du groupe IV, p. ex. Si dopé B ou Ge non dopé étant des matériaux du groupe IV comprenant deux éléments ou plus, p. ex. SiGe
The semiconductor device includes a semiconductor layer which has a main surface, a switching device which is formed in the semiconductor layer, a first electrode which is arranged on the main surface and electrically connected to the switching device, a second electrode which is arranged on the main surface at an interval from the first electrode and electrically connected to the switching device, a first terminal electrode which has a portion that overlaps the first electrode in plan view and a portion that overlaps the second electrode and is electrically connected to the first electrode, and a second terminal electrode which has a portion that overlaps the second electrode in plan view and is electrically connected to the second electrode.
H10D 62/10 - Formes, dimensions relatives ou dispositions des régions des corps semi-conducteursFormes des corps semi-conducteurs
H10D 62/832 - Corps semi-conducteurs, ou régions de ceux-ci, de dispositifs ayant des barrières de potentiel caractérisés par les matériaux étant des matériaux du groupe IV, p. ex. Si dopé B ou Ge non dopé étant des matériaux du groupe IV comprenant deux éléments ou plus, p. ex. SiGe
H10D 64/23 - Électrodes transportant le courant à redresser, à amplifier, à faire osciller ou à commuter, p. ex. sources, drains, anodes ou cathodes
H10D 64/27 - Électrodes ne transportant pas le courant à redresser, à amplifier, à faire osciller ou à commuter, p. ex. grilles
5.
METHOD FOR MANUFACTURING SEMICONDUCTOR DEVICE AND SEMICONDUCTOR DEVICE
A method for manufacturing a semiconductor device includes a step of preparing a semiconductor substrate that has a first main surface on one side and a second main surface on the other side, the semiconductor substrate on which a plurality of device forming regions and an intended cutting line that demarcates the plurality of device forming regions are set, a step of forming a first electrode that covers the first main surface in each of the device forming regions, a step of forming a second electrode that covers the second main surface, a step of partially removing the second electrode along the intended cutting line such that the semiconductor substrate is exposed, and forming a removed portion that extends along the intended cutting line, and a step of cutting the semiconductor substrate along the removed portion.
A semiconductor device includes a semiconductor layer having a main surface in which a gate trench is formed, a gate insulating layer formed along an inner wall of the gate trench, a gate electrode layer constituted of a polysilicon and embedded in the gate trench across the gate insulating layer, and a low resistance electrode layer including a conductive material having a sheet resistance less than a sheet resistance of the gate electrode layer and covering the gate electrode layer.
H10D 62/10 - Formes, dimensions relatives ou dispositions des régions des corps semi-conducteursFormes des corps semi-conducteurs
H10D 62/17 - Régions semi-conductrices connectées à des électrodes ne transportant pas de courant à redresser, amplifier ou commuter, p. ex. régions de canal
H10D 62/832 - Corps semi-conducteurs, ou régions de ceux-ci, de dispositifs ayant des barrières de potentiel caractérisés par les matériaux étant des matériaux du groupe IV, p. ex. Si dopé B ou Ge non dopé étant des matériaux du groupe IV comprenant deux éléments ou plus, p. ex. SiGe
H10D 64/00 - Électrodes de dispositifs ayant des barrières de potentiel
H10D 64/27 - Électrodes ne transportant pas le courant à redresser, à amplifier, à faire osciller ou à commuter, p. ex. grilles
7.
SEMICONDUCTOR POWER DEVICE AND METHOD FOR PRODUCING SAME
A method for producing a semiconductor power device includes forming a gate trench from a surface of the semiconductor layer toward an inside thereof. A first insulation film is formed on the inner surface of the gate trench. The method also includes removing a part on a bottom surface of the gate trench in the first insulation film. A second insulation film having a dielectric constant higher than SiO2 is formed in such a way as to cover the bottom surface of the gate trench exposed by removing the first insulation film.
H01L 21/04 - Fabrication ou traitement des dispositifs à semi-conducteurs ou de leurs parties constitutives les dispositifs ayant des barrières de potentiel, p. ex. une jonction PN, une région d'appauvrissement ou une région de concentration de porteurs de charges
H01L 21/02 - Fabrication ou traitement des dispositifs à semi-conducteurs ou de leurs parties constitutives
H01L 21/28 - Fabrication des électrodes sur les corps semi-conducteurs par emploi de procédés ou d'appareils non couverts par les groupes
H10D 30/66 - Transistors FET DMOS verticaux [VDMOS]
H10D 62/10 - Formes, dimensions relatives ou dispositions des régions des corps semi-conducteursFormes des corps semi-conducteurs
H10D 62/17 - Régions semi-conductrices connectées à des électrodes ne transportant pas de courant à redresser, amplifier ou commuter, p. ex. régions de canal
H10D 62/83 - Corps semi-conducteurs, ou régions de ceux-ci, de dispositifs ayant des barrières de potentiel caractérisés par les matériaux étant des matériaux du groupe IV, p. ex. Si dopé B ou Ge non dopé
H10D 62/832 - Corps semi-conducteurs, ou régions de ceux-ci, de dispositifs ayant des barrières de potentiel caractérisés par les matériaux étant des matériaux du groupe IV, p. ex. Si dopé B ou Ge non dopé étant des matériaux du groupe IV comprenant deux éléments ou plus, p. ex. SiGe
H10D 62/85 - Corps semi-conducteurs, ou régions de ceux-ci, de dispositifs ayant des barrières de potentiel caractérisés par les matériaux étant des matériaux du groupe III-V, p. ex. GaAs
H10D 64/27 - Électrodes ne transportant pas le courant à redresser, à amplifier, à faire osciller ou à commuter, p. ex. grilles
H10D 64/68 - Électrodes ayant un conducteur couplé capacitivement à un semi-conducteur par un isolant, p. ex. électrodes du type métal-isolant-semi-conducteur [MIS] caractérisées par l’isolant, p. ex. par l’isolant de grille
H10D 84/00 - Dispositifs intégrés formés dans ou sur des substrats semi-conducteurs qui comprennent uniquement des couches semi-conductrices, p. ex. sur des plaquettes de Si ou sur des plaquettes de GaAs-sur-Si
8.
POWER SUPPLY CONTROL DEVICE, SWITCHING POWER SUPPLY, AND ELECTRONIC APPARATUS
A power supply control device, which is a main controller of a switching power supply, includes an error amplifier, a ramp signal generation circuit, a comparison signal generation circuit, a logic circuit, a switch drive circuit, a reverse current detection circuit, and a ramp signal holding circuit. The logic circuit adjusts an input offset of the comparison signal generation circuit, the error signal, or the ramp signal in a direction that reduces a difference between the error signal and the ramp signal in response to a predetermined trigger signal.
H02M 3/157 - Transformation d'une puissance d'entrée en courant continu en une puissance de sortie en courant continu sans transformation intermédiaire en courant alternatif par convertisseurs statiques utilisant des tubes à décharge avec électrode de commande ou des dispositifs à semi-conducteurs avec électrode de commande utilisant des dispositifs du type triode ou transistor exigeant l'application continue d'un signal de commande utilisant uniquement des dispositifs à semi-conducteurs avec commande automatique de la tension ou du courant de sortie, p. ex. régulateurs à commutation avec commande numérique
H02M 3/158 - Transformation d'une puissance d'entrée en courant continu en une puissance de sortie en courant continu sans transformation intermédiaire en courant alternatif par convertisseurs statiques utilisant des tubes à décharge avec électrode de commande ou des dispositifs à semi-conducteurs avec électrode de commande utilisant des dispositifs du type triode ou transistor exigeant l'application continue d'un signal de commande utilisant uniquement des dispositifs à semi-conducteurs avec commande automatique de la tension ou du courant de sortie, p. ex. régulateurs à commutation comprenant plusieurs dispositifs à semi-conducteurs comme dispositifs de commande finale pour une charge unique
A power module includes a insulation substrate, a first and a second input terminal supported by the insulation substrate, a plurality of arm circuits provided on the insulation substrate, and a plurality of output terminals corresponding to the plurality of arm circuits. The arm circuits each include a part of a wiring pattern formed on the insulation substrate, and a first switching element and a second switching element mutually connected in series via the part of the wiring pattern. The output terminals are each connected to a connection point between the first switching element and the second switching element in a corresponding one of the plurality of arm circuits. The plurality of arm circuits are located so as to overlap with a circle surrounding the first input terminal, as viewed in a thickness direction the insulation substrate.
H02M 7/00 - Transformation d'une puissance d'entrée en courant alternatif en une puissance de sortie en courant continuTransformation d'une puissance d'entrée en courant continu en une puissance de sortie en courant alternatif
H02M 7/483 - Convertisseurs munis de sorties pouvant chacune avoir plus de deux niveaux de tension
H02M 7/539 - Transformation d'une puissance d'entrée en courant continu en une puissance de sortie en courant alternatif sans possibilité de réversibilité par convertisseurs statiques utilisant des tubes à décharge avec électrode de commande ou des dispositifs à semi-conducteurs avec électrode de commande utilisant des dispositifs du type triode ou transistor exigeant l'application continue d'un signal de commande utilisant uniquement des dispositifs à semi-conducteurs, p. ex. onduleurs à impulsions à un seul commutateur avec commande automatique de la forme d'onde ou de la fréquence de sortie
H02P 27/06 - Dispositions ou procédés pour la commande de moteurs à courant alternatif caractérisés par le type de tension d'alimentation utilisant une tension d’alimentation à fréquence variable, p. ex. tension d’alimentation d’onduleurs ou de convertisseurs utilisant des convertisseurs de courant continu en courant alternatif ou des onduleurs
H05K 1/18 - Circuits imprimés associés structurellement à des composants électriques non imprimés
10.
Power Supply Control Device, Power Supply Device, and Electronic Apparatus
A power supply control device includes an output feedback terminal, a power supply control circuit that controls an output voltage according to a terminal voltage of the output feedback terminal when enabled, an output monitoring circuit that monitors the terminal voltage regardless of whether the power supply control circuit is enabled or disabled, and a logic circuit that switches an enable/disable setting of the power supply control circuit and generate an output signal according to a monitoring result of the terminal voltage.
H02M 1/00 - Détails d'appareils pour transformation
G05F 1/571 - Régulation de la tension ou de l'intensité là où la variable effectivement régulée par le dispositif de réglage final est du type continu utilisant des dispositifs à semi-conducteurs en série avec la charge comme dispositifs de réglage final sensible à une condition du système ou de sa charge en plus des moyens sensibles aux écarts de la sortie du système, p. ex. courant, tension, facteur de puissance à des fins de protection avec détecteur de surtension
G05F 1/575 - Régulation de la tension ou de l'intensité là où la variable effectivement régulée par le dispositif de réglage final est du type continu utilisant des dispositifs à semi-conducteurs en série avec la charge comme dispositifs de réglage final caractérisé par le circuit de rétroaction
H02M 1/088 - Circuits spécialement adaptés à la production d'une tension de commande pour les dispositifs à semi-conducteurs incorporés dans des convertisseurs statiques pour la commande simultanée de dispositifs à semi-conducteurs connectés en série ou en parallèle
A capacitor includes a semiconductor substrate including a first substrate surface, an insulating layer provided over the first substrate surface, and a first electrode and a second electrode that are provided in the insulating layer and that oppose each other. The first electrode includes a first electrode plate and a plurality of first electrode parts. The second electrode includes a second electrode plate and a plurality of second electrode parts. The second electrode plate is positioned across the first electrode plate from the first substrate surface within the insulating layer so as to oppose the first electrode plate. The plurality of first electrode parts and the plurality of second electrode parts are disposed alternately in the X direction and oppose each other in the X direction. The first electrode plate is interposed between the plurality of second electrode parts and the semiconductor substrate.
A signal transmission device includes a primary side circuit that receives a primary side control signal from the external device, a secondary side circuit that drives a gate of the target transistor, and an insulation circuit that transmits a primary side control signal as a secondary side control signal to the secondary side circuit in an insulation form. The secondary side circuit is configured to control a gate voltage of the target transistor in accordance with the secondary side control signal so as to switch the target transistor between ON and OFF, and to be capable of adjusting a slew rate of change of the gate voltage of the target transistor in multiple steps. The secondary side circuit generates temperature information according to temperature of the target transistor, and compares the temperature information with reference information, so as to adjust the slew rate.
H03K 17/691 - Commutation ou ouverture de porte électronique, c.-à-d. par d'autres moyens que la fermeture et l'ouverture de contacts caractérisée par l'utilisation de composants spécifiés par l'utilisation, comme éléments actifs, de dispositifs à semi-conducteurs les dispositifs étant des transistors à effet de champ avec une isolation galvanique entre le circuit de commande et le circuit de sortie utilisant un couplage par transformateur
H03K 17/0812 - Modifications pour protéger le circuit de commutation contre la surintensité ou la surtension sans réaction du circuit de sortie vers le circuit de commande par des dispositions prises dans le circuit de commande
H03K 17/693 - Dispositifs de commutation comportant plusieurs bornes d'entrée et de sortie, p. ex. multiplexeurs, distributeurs
In a semiconductor device, a first receiving section and a first transmitting section are configured to through-output data for a first device included in reception data from a second output terminal when bridge selection data included in the reception data indicates an on state of a through-output in which bit data is output as is; a second transmitting section keeps a signal level of a first output terminal so that a signal of a first bus, which a first transmitting/receiving device uses to receive the reception data from a transmitting device, becomes recessive when the through-output is being performed.
Provided is a step-up DC/DC converter including an input line configured to allow an input power supply voltage to be applied thereto, an output line configured to allow an output voltage to be applied thereto, a coil connected between the input line and the output line, a load switch connected between the input line and the output line, and a semiconductor device. The semiconductor device includes a voltage monitoring circuit configured to output an abnormal voltage notification signal when a potential difference across the coil exceeds a threshold value, a control circuit configured to control the load switch, based on the abnormal voltage notification signal, and a current control circuit configured to control a current flowing through the coil so as to match the output voltage with a target value.
H02M 3/158 - Transformation d'une puissance d'entrée en courant continu en une puissance de sortie en courant continu sans transformation intermédiaire en courant alternatif par convertisseurs statiques utilisant des tubes à décharge avec électrode de commande ou des dispositifs à semi-conducteurs avec électrode de commande utilisant des dispositifs du type triode ou transistor exigeant l'application continue d'un signal de commande utilisant uniquement des dispositifs à semi-conducteurs avec commande automatique de la tension ou du courant de sortie, p. ex. régulateurs à commutation comprenant plusieurs dispositifs à semi-conducteurs comme dispositifs de commande finale pour une charge unique
H02M 1/32 - Moyens pour protéger les convertisseurs autrement que par mise hors circuit automatique
H02M 3/157 - Transformation d'une puissance d'entrée en courant continu en une puissance de sortie en courant continu sans transformation intermédiaire en courant alternatif par convertisseurs statiques utilisant des tubes à décharge avec électrode de commande ou des dispositifs à semi-conducteurs avec électrode de commande utilisant des dispositifs du type triode ou transistor exigeant l'application continue d'un signal de commande utilisant uniquement des dispositifs à semi-conducteurs avec commande automatique de la tension ou du courant de sortie, p. ex. régulateurs à commutation avec commande numérique
In a semiconductor device, a first receiving section and a first transmitting section are configured such that when a bridge selection data included in a reception data indicates that a through-output between a first bus and a second bus is on, data for a first device included in the reception data is through-output from the first output terminal to the second bus; a clock signal output section is configured to output a clock signal synchronized with the through-output data; and a second receiving section is configured to receive an acknowledgment transmitted from the first device via the first input terminal in response to a reception of the through-output data.
Provided is a semiconductor device including an external terminal, an internal node, a control circuit configured to change an output according to a first voltage applied to the internal node, a current/voltage conversion element that is connected between the external terminal and the internal node, and a current generation circuit configured to flow a first current to the current/voltage conversion element such that a second voltage applied to the external terminal matches a predetermined third voltage.
H02M 1/00 - Détails d'appareils pour transformation
H02M 1/088 - Circuits spécialement adaptés à la production d'une tension de commande pour les dispositifs à semi-conducteurs incorporés dans des convertisseurs statiques pour la commande simultanée de dispositifs à semi-conducteurs connectés en série ou en parallèle
17.
SEMICONDUCTOR COMPOSITE SUBSTRATE, SEMICONDUCTOR DEVICE, AND METHOD FOR MANUFACTURING SEMICONDUCTOR COMPOSITE SUBSTRATE
This semiconductor composite substrate comprises: a substrate that contains silicon; a first buffer layer that is disposed on a main surface of the substrate and that is made of silicon nitride; and a monocrystalline layer that is disposed on the first buffer layer and that is made of a compound semiconductor.
A sensor element according to the present invention comprises a substrate and an insulating layer disposed on the substrate. The substrate has a cavity penetrating the substrate in the thickness direction formed therein. The insulating layer has a peripheral part disposed on the part of the substrate around the cavity, and a membrane part disposed on the cavity. In a portion of a peripheral part of the substrate positioned under said peripheral part, a groove is formed so as to extend from the cavity toward an outer periphery part of the substrate. It is possible, by having this configuration, to provide a sensor element for which a possibility of damage due to pressure changes is reduced.
G01N 27/18 - Recherche ou analyse des matériaux par l'emploi de moyens électriques, électrochimiques ou magnétiques en recherchant l'impédance en recherchant la résistance d'un corps chauffé électriquement dépendant de variations de température produite par des variations de la conductivité thermique d'un matériau de l'espace environnant à tester
G01N 27/12 - Recherche ou analyse des matériaux par l'emploi de moyens électriques, électrochimiques ou magnétiques en recherchant l'impédance en recherchant la résistance d'un corps solide dépendant de l'absorption d'un fluideRecherche ou analyse des matériaux par l'emploi de moyens électriques, électrochimiques ou magnétiques en recherchant l'impédance en recherchant la résistance d'un corps solide dépendant de la réaction avec un fluide
19.
SEMICONDUCTOR DEVICE AND SEMICONDUCTOR DEVICE ASSEMBLY
This semiconductor device comprises a support, a plurality of semiconductor elements mounted on the support, a plurality of first leads, and an encapsulating resin. The encapsulating resin covers each semiconductor element, a part of the support, and a part of each first lead. The support includes an insulating layer and a first metal layer. Each first lead has a bonding portion bonded to the first metal layer, and a first terminal portion protruding from the encapsulating resin. The first metal layer includes a non-conductive portion not electrically connected to any of the plurality of semiconductor elements. The plurality of first leads include first terminal leads having bonding portions bonded to the non-conductive portion.
Provided is a semiconductor device including a common terminal connected to an external capacitor outside of the semiconductor device, a function selection unit configured to execute a selection operation for outputting a selection signal for selecting a designated function according to an amount of charge accumulated in the external capacitor, and an internal power supply unit configured to supply a voltage to an internal circuit provided inside the semiconductor device, in which the external capacitor is electrically connected to the function selection unit when the selection operation is performed, and the external capacitor is electrically connected to the internal power supply unit and the internal circuit when a supply operation for supplying a supply voltage from the internal power supply unit to the internal circuit is performed.
H02M 3/158 - Transformation d'une puissance d'entrée en courant continu en une puissance de sortie en courant continu sans transformation intermédiaire en courant alternatif par convertisseurs statiques utilisant des tubes à décharge avec électrode de commande ou des dispositifs à semi-conducteurs avec électrode de commande utilisant des dispositifs du type triode ou transistor exigeant l'application continue d'un signal de commande utilisant uniquement des dispositifs à semi-conducteurs avec commande automatique de la tension ou du courant de sortie, p. ex. régulateurs à commutation comprenant plusieurs dispositifs à semi-conducteurs comme dispositifs de commande finale pour une charge unique
H02M 3/07 - Transformation d'une puissance d'entrée en courant continu en une puissance de sortie en courant continu sans transformation intermédiaire en courant alternatif par convertisseurs statiques utilisant des résistances ou des capacités, p. ex. diviseur de tension utilisant des capacités chargées et déchargées alternativement par des dispositifs à semi-conducteurs avec électrode de commande
In a target transistor, a first conductive electrode, a second conductive electrode, and a control electrode are respectively connected to first, second, and third wirings. The control circuit responds to an input control signal so as to supply a high side voltage or a low side voltage to the third wiring, thereby controlling the target transistor to be ON or OFF. If the low side voltage is lower than the voltage of the second wiring by a predetermined threshold voltage or more, an overvoltage signal in an asserted state is output. When the overvoltage signal in the asserted state is output, the control circuit supplies the low side voltage to the third wiring regardless of the input control signal, and a protection switching element, which is disposed between the second wiring and a fourth wiring applied with the low side voltage, is set to be ON.
H03K 17/082 - Modifications pour protéger le circuit de commutation contre la surintensité ou la surtension par réaction du circuit de sortie vers le circuit de commande
A MEMS device includes a substrate having a front surface and a rear surface, a recess formed in the front surface of the substrate, and a movable electrode and a fixed electrode connected to the substrate and disposed in such a manner as to face each other in the air above the recess. The movable electrode includes an embedded oxide layer embedded in a trench formed in the movable layer. A manufacturing method of a MEMS device includes forming a trench by etching the front surface of the substrate, and forming the embedded oxide layer in the trench by oxidating side surfaces and bottom surface of the trench.
A power loss protection controller circuit for receiving an input voltage and supplying an output voltage to a load includes a bidirectional converter and a converter controller, wherein the bidirectional converter includes a bootstrap circuit, a high-side transistor, a low-side transistor, a high-side driver, a low-side driver, and a voltage maintenance circuit provided separately from the bootstrap circuit, and wherein the converter controller includes a feedback circuit, a logic circuit, and a high-side forced-on circuit.
H02J 9/06 - Circuits pour alimentation de puissance de secours ou de réserve, p. ex. pour éclairage de secours dans lesquels le système de distribution est déconnecté de la source normale et connecté à une source de réserve avec commutation automatique
H02M 3/155 - Transformation d'une puissance d'entrée en courant continu en une puissance de sortie en courant continu sans transformation intermédiaire en courant alternatif par convertisseurs statiques utilisant des tubes à décharge avec électrode de commande ou des dispositifs à semi-conducteurs avec électrode de commande utilisant des dispositifs du type triode ou transistor exigeant l'application continue d'un signal de commande utilisant uniquement des dispositifs à semi-conducteurs
A semiconductor device includes a chip that has a main surface, a high concentration region of a first conductivity type that is formed in a surface layer portion of the main surface on an inner portion side of the chip, and a low concentration region of the first conductivity type that is formed in the surface layer portion of the main surface on a peripheral edge portion side of the chip, and has an impurity concentration lower than an impurity concentration of the high concentration region.
H10D 84/00 - Dispositifs intégrés formés dans ou sur des substrats semi-conducteurs qui comprennent uniquement des couches semi-conductrices, p. ex. sur des plaquettes de Si ou sur des plaquettes de GaAs-sur-Si
H10D 62/10 - Formes, dimensions relatives ou dispositions des régions des corps semi-conducteursFormes des corps semi-conducteurs
H10D 62/832 - Corps semi-conducteurs, ou régions de ceux-ci, de dispositifs ayant des barrières de potentiel caractérisés par les matériaux étant des matériaux du groupe IV, p. ex. Si dopé B ou Ge non dopé étant des matériaux du groupe IV comprenant deux éléments ou plus, p. ex. SiGe
25.
SEMICONDUCTOR DEVICE AND MANUFACTURING METHOD FOR SAME
A semiconductor device includes a chip that has a main surface, a drift region of a first conductivity type that is formed in a surface layer portion of the main surface, and a body region of a second conductivity type that is formed in a tapered shape in a surface layer portion of the drift region such that a width in a horizontal direction decreases in a thickness direction, and includes a peripheral edge portion inclined in an oblique direction with respect to the main surface.
H10D 62/60 - Distribution ou concentrations d’impuretés
H10D 62/832 - Corps semi-conducteurs, ou régions de ceux-ci, de dispositifs ayant des barrières de potentiel caractérisés par les matériaux étant des matériaux du groupe IV, p. ex. Si dopé B ou Ge non dopé étant des matériaux du groupe IV comprenant deux éléments ou plus, p. ex. SiGe
26.
VDMOS HAVING A GATE ELECTRODE FORMED ON A GATE INSULATING FILM COMPRISING A THICK PORTION AND A THIN PORTION
A method for producing a semiconductor power device, includes forming a gate trench from a surface of a semiconductor layer toward an inside thereof. A first insulation film is formed on an inner surface of the gate trench. The method also includes removing a part on a bottom surface of the gate trench in the first insulation film. A second insulation film having a dielectric constant higher than SiO2 is formed in such a way as to cover the bottom surface of the gate trench exposed by removing the first insulation film.
H01L 21/02 - Fabrication ou traitement des dispositifs à semi-conducteurs ou de leurs parties constitutives
H01L 21/04 - Fabrication ou traitement des dispositifs à semi-conducteurs ou de leurs parties constitutives les dispositifs ayant des barrières de potentiel, p. ex. une jonction PN, une région d'appauvrissement ou une région de concentration de porteurs de charges
H10D 30/66 - Transistors FET DMOS verticaux [VDMOS]
H10D 62/10 - Formes, dimensions relatives ou dispositions des régions des corps semi-conducteursFormes des corps semi-conducteurs
H10D 62/13 - Régions semi-conductrices connectées à des électrodes transportant le courant à redresser, amplifier ou commuter, p. ex. régions de source ou de drain
H10D 62/17 - Régions semi-conductrices connectées à des électrodes ne transportant pas de courant à redresser, amplifier ou commuter, p. ex. régions de canal
H10D 62/832 - Corps semi-conducteurs, ou régions de ceux-ci, de dispositifs ayant des barrières de potentiel caractérisés par les matériaux étant des matériaux du groupe IV, p. ex. Si dopé B ou Ge non dopé étant des matériaux du groupe IV comprenant deux éléments ou plus, p. ex. SiGe
H10D 64/27 - Électrodes ne transportant pas le courant à redresser, à amplifier, à faire osciller ou à commuter, p. ex. grilles
H10D 64/62 - Électrodes couplées de manière ohmique à un semi-conducteur
H10D 64/68 - Électrodes ayant un conducteur couplé capacitivement à un semi-conducteur par un isolant, p. ex. électrodes du type métal-isolant-semi-conducteur [MIS] caractérisées par l’isolant, p. ex. par l’isolant de grille
27.
SEMICONDUCTOR DEVICE AND MANUFACTURING METHOD FOR SEMICONDUCTOR DEVICE
The semiconductor device includes a chip that includes SiC and has a main surface, a gate electrode that is arranged on the main surface, includes polysilicon, and has an electrode surface, a silicide portion that is partially formed in a surface portion of the electrode surface, and a polysilicon portion that is formed in a portion of the surface portion of the electrode surface other than the silicide portion.
H10D 62/10 - Formes, dimensions relatives ou dispositions des régions des corps semi-conducteursFormes des corps semi-conducteurs
H10D 62/832 - Corps semi-conducteurs, ou régions de ceux-ci, de dispositifs ayant des barrières de potentiel caractérisés par les matériaux étant des matériaux du groupe IV, p. ex. Si dopé B ou Ge non dopé étant des matériaux du groupe IV comprenant deux éléments ou plus, p. ex. SiGe
H10D 64/66 - Électrodes ayant un conducteur couplé capacitivement à un semi-conducteur par un isolant, p. ex. électrodes du type métal-isolant-semi-conducteur [MIS]
A semiconductor device includes: a semiconductor chip having a principal surface, a drift region formed in the semiconductor chip, a drain region, body and a source region, a gate electrode facing a channel region formed in the body region through a gate insulating film, a plurality of insulating isolation structures embedded in a surface layer portion of the principal surface of the semiconductor chip along a first direction between the body region and the drain region, a first active area sandwiched between the adjacent insulating isolation structures in a second direction, and a gate field plate extending from the gate electrode to a region on the insulating isolation structure, wherein the gate insulating film includes a first portion formed on the channel region and a second portion integrally extending from the first portion toward the drain region, formed on the drift region, and having a second thickness larger than a first thickness of the first portion.
H10D 30/65 - Transistors FET DMOS latéraux [LDMOS]
H10D 1/47 - Résistances n’ayant pas de barrières de potentiel
H10D 62/10 - Formes, dimensions relatives ou dispositions des régions des corps semi-conducteursFormes des corps semi-conducteurs
H10D 62/60 - Distribution ou concentrations d’impuretés
H10D 64/00 - Électrodes de dispositifs ayant des barrières de potentiel
H10D 84/00 - Dispositifs intégrés formés dans ou sur des substrats semi-conducteurs qui comprennent uniquement des couches semi-conductrices, p. ex. sur des plaquettes de Si ou sur des plaquettes de GaAs-sur-Si
A semiconductor device includes a substrate, a conductive section, a sealing resin, and a conductive section wire. The substrate includes a substrate obverse face and a substrate reverse face oriented in opposite directions to each other in a thickness direction. The conductive section is formed of a conductive material and located on the substrate obverse face. The conductive section includes a first section and a second section spaced apart from each other. The sealing resin covers at least a part of the substrate and an entirety of the conductive section. The conductive section wire is conductively bonded to the first section and the second section of the conductive section.
H01L 23/538 - Dispositions pour conduire le courant électrique à l'intérieur du dispositif pendant son fonctionnement, d'un composant à un autre la structure d'interconnexion entre une pluralité de puces semi-conductrices se trouvant au-dessus ou à l'intérieur de substrats isolants
H01L 23/00 - Détails de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide
H01L 23/31 - Encapsulations, p. ex. couches d’encapsulation, revêtements caractérisées par leur disposition
H01L 23/498 - Connexions électriques sur des substrats isolants
H01L 25/18 - Ensembles consistant en une pluralité de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide les dispositifs étant de types prévus dans plusieurs différents groupes principaux de la même sous-classe , , , , ou
30.
SEMICONDUCTOR DEVICE AND METHOD OF MANUFACTURING SEMICONDUCTOR DEVICE
A semiconductor device includes: a conductive portion; and a semiconductor element mounted on the conductive portion, wherein the conductive portion is made of a plating layer, wherein the conductive portion includes a mounting portion having a mounting surface on which the semiconductor element is mounted, and a terminal portion extending to an opposite side of the semiconductor element with respect to the mounting portion, wherein the mounting portion extends in a first direction along the mounting surface more than the terminal portion, and wherein the mounting portion and the terminal portion are integrally formed.
H01L 23/13 - Supports, p. ex. substrats isolants non amovibles caractérisés par leur forme
H01L 23/00 - Détails de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide
H01L 23/48 - Dispositions pour conduire le courant électrique vers le ou hors du corps à l'état solide pendant son fonctionnement, p. ex. fils de connexion ou bornes
31.
SEMICONDUCTOR DEVICE MANUFACTURING METHOD AND SEMICONDUCTOR DEVICE
This semiconductor device manufacturing method comprises: a step for preparing a semiconductor module including a main substrate having a back surface that is exposed to the outside; and a step for bonding a main surface of a heat dissipation member and the back surface by diffusion bonding. The step for bonding by diffusion bonding of the manufacturing method includes a process for heating the main surface and the back surface from room temperature to a first temperature range. The manufacturing method comprises, after the step for preparing the semiconductor module and before the step for bonding by diffusion bonding: a step for heating the semiconductor module from room temperature to the first temperature range; and a step for flattening the back surface of the semiconductor module heated to the first temperature range.
H01L 23/40 - Supports ou moyens de fixation pour les dispositifs de refroidissement ou de chauffage amovibles
H01L 23/48 - Dispositions pour conduire le courant électrique vers le ou hors du corps à l'état solide pendant son fonctionnement, p. ex. fils de connexion ou bornes
A semiconductor device comprises a receiving section configured to receive reception data as serial data from an outside, a frame counter configured to count up a count value when it is determined that there is no anomaly based on the reception data, a register, and a transmitting section configured to transmit a first response data, including the count value from the frame counter read from the register, to an outside when Write/Read information included in the reception data indicates Write.
A semiconductor integrated circuit includes a test target circuit which is subjected to a scan test and configured to generate an output signal for controlling an operation of an analog circuit in response to an input signal, a test controller for controlling the scan test in the test target circuit, and a holder for holding the output signal. When the analog circuit is in an active state, the test controller executes the scan test on the test target circuit in response to a signal requesting execution of the scan test being transmitted to the semiconductor integrated circuit. While the scan test is being executed, the holder holds the output signal available after the signal is transmitted to the semiconductor integrated circuit and before the scan test begins, and outputs the held output signal so as to keep the analog circuit in the active state.
A gate driver circuit includes: a drive control circuit for receiving a pulse signal and upper and lower voltages, generate a drive signal which drives in a pulse manner between the upper and lower voltages at a period corresponding to the pulse signal, and input the drive signal to a gate of a switch element to be driven to drive and control the switch element; a reference voltage generation circuit for generating a reference voltage; and an upper voltage generation circuit for generating the upper voltage based on the reference voltage with reference to a source voltage generated at a source of the switch element according to a drain current of the switch element. The drive control circuit sets the drive signal to the upper voltage to turn on the switch element to be driven and sets the drive signal to the lower voltage to turn off the switch element.
H02M 1/08 - Circuits spécialement adaptés à la production d'une tension de commande pour les dispositifs à semi-conducteurs incorporés dans des convertisseurs statiques
H02M 3/156 - Transformation d'une puissance d'entrée en courant continu en une puissance de sortie en courant continu sans transformation intermédiaire en courant alternatif par convertisseurs statiques utilisant des tubes à décharge avec électrode de commande ou des dispositifs à semi-conducteurs avec électrode de commande utilisant des dispositifs du type triode ou transistor exigeant l'application continue d'un signal de commande utilisant uniquement des dispositifs à semi-conducteurs avec commande automatique de la tension ou du courant de sortie, p. ex. régulateurs à commutation
H03K 17/687 - Commutation ou ouverture de porte électronique, c.-à-d. par d'autres moyens que la fermeture et l'ouverture de contacts caractérisée par l'utilisation de composants spécifiés par l'utilisation, comme éléments actifs, de dispositifs à semi-conducteurs les dispositifs étant des transistors à effet de champ
A semiconductor device includes one and the other wiring groups that are arranged at an interval in a first direction X, the one and the other wiring groups each including first lower wirings and second lower wirings arrayed as stripes extending in the first direction X, a first pad wiring that is arranged over the one and the other wiring groups and is electrically connected to at least one of the first lower wirings of each of the wiring groups, and a second pad wiring that is arranged over the one and the other wiring groups at an interval from the first pad wiring in a second direction Y intersecting the first direction X and is electrically connected to at least one of the second lower wirings of each of the wiring groups.
H01L 23/535 - Dispositions pour conduire le courant électrique à l'intérieur du dispositif pendant son fonctionnement, d'un composant à un autre comprenant des interconnexions internes, p. ex. structures d'interconnexions enterrées
H01L 23/00 - Détails de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide
36.
SIC COMPOSITE SUBSTRATE, METHOD FOR MANUFACTURING SIC COMPOSITE SUBSTRATE, AND SEMICONDUCTOR DEVICE
This SiC composite substrate includes an SiC substrate and a polycrystalline SiC layer laminated on the top surface of the SiC substrate. The polycrystalline SiC layer is formed by alternately laminating a high concentration layer containing an impurity at a first doping amount and a low concentration layer containing an impurity at a second doping amount less than the first doping amount. The impurity of the high concentration layer and the impurity of the low concentration layer may both be nitrogen.
H01L 21/205 - Dépôt de matériaux semi-conducteurs sur un substrat, p. ex. croissance épitaxiale en utilisant la réduction ou la décomposition d'un composé gazeux donnant un condensat solide, c.-à-d. un dépôt chimique
B32B 9/00 - Produits stratifiés composés essentiellement d'une substance particulière non couverte par les groupes
B32B 9/04 - Produits stratifiés composés essentiellement d'une substance particulière non couverte par les groupes comprenant une telle substance comme seul composant ou composant principal d'une couche adjacente à une autre couche d'une substance spécifique
C30B 25/20 - Croissance d'une couche épitaxiale caractérisée par le substrat le substrat étant dans le même matériau que la couche épitaxiale
This semiconductor device includes: a chip having a main surface; a first pillar region of a first conductivity type disposed in the chip and extending in a band shape along a first direction in plan view; and a second pillar region of a second conductivity type adjacent to the first pillar region in the chip and extending in a band shape along the first direction in plan view. The second pillar region includes a width-changing part where the width in a second direction crossing the first direction changes in plan view.
H10D 12/00 - Dispositifs bipolaires contrôlés par effet de champ, p. ex. transistors bipolaires à grille isolée [IGBT]
H10D 62/10 - Formes, dimensions relatives ou dispositions des régions des corps semi-conducteursFormes des corps semi-conducteurs
H10D 64/20 - Électrodes caractérisées par leur forme, leurs dimensions relatives ou leur disposition
H10D 84/80 - Dispositifs intégrés formés dans ou sur des substrats semi-conducteurs qui comprennent uniquement des couches semi-conductrices, p. ex. sur des plaquettes de Si ou sur des plaquettes de GaAs-sur-Si caractérisés par l'intégration d'au moins un composant couvert par les groupes ou , p. ex. l'intégration de transistors IGFET
This semiconductor device comprises a plurality of mesa parts including first mesa parts each having a first width and second mesa parts having a second width in a direction crossing a trench in a chip, a second impurity region of a second conductivity type and a third impurity region of a first conductivity type formed in a surface layer part of a first impurity region in at least the first mesa parts, a control electrode facing the second impurity region via a control insulating film, a Schottky region provided at least in the second mesa part by the first impurity region, a first electrode forming a Schottky junction part between the first electrode and the Schottky region, and a second electrode ohmic-connected to the first impurity region.
H10D 84/80 - Dispositifs intégrés formés dans ou sur des substrats semi-conducteurs qui comprennent uniquement des couches semi-conductrices, p. ex. sur des plaquettes de Si ou sur des plaquettes de GaAs-sur-Si caractérisés par l'intégration d'au moins un composant couvert par les groupes ou , p. ex. l'intégration de transistors IGFET
H10D 30/66 - Transistors FET DMOS verticaux [VDMOS]
H10D 62/10 - Formes, dimensions relatives ou dispositions des régions des corps semi-conducteursFormes des corps semi-conducteurs
39.
ELECTRIC POWER SUPPLY DEVICE AND OUTPUT VOLTAGE SETTING METHOD
An electric power supply device (1) comprises: a test voltage determination unit (4) that is configured to generate a test voltage (Vt) on the basis of a voltage applied to an electric power supply terminal (T1), and is configured to determine that the test voltage indicates a test mode when the voltage applied to the electric power supply terminal is an overvoltage; a communication circuit (5) that is configured to be able to receive a communication input signal (Sin) by applying an overvoltage to an output terminal (T2); a non-volatile memory (7); and a program control unit (6) that is configured to write data relating to setting of an output voltage (Vout) included in the communication input signal to the non-volatile memory by a command from the communication circuit, on the basis of the determination result by the test voltage determination unit.
G05F 1/56 - Régulation de la tension ou de l'intensité là où la variable effectivement régulée par le dispositif de réglage final est du type continu utilisant des dispositifs à semi-conducteurs en série avec la charge comme dispositifs de réglage final
A semiconductor device includes a semiconductor substrate, a semiconductor layer, a high voltage element region and a low voltage element region, and an isolation structure formed on an insulating film on the semiconductor layer. The isolation structure surrounds the high voltage element region to isolate the high voltage element region from the low voltage element region. An embedded layer is interposed between the semiconductor substrate and the semiconductor layer. In a plan view, the high voltage element region includes outer edges having linear sides and corners. The embedded layer has an overlap section where the embedded layer overlaps the high voltage element region, and outer edge sections that protrude from the outer edges. The outer edge sections include extending sections corresponding to the sides and curved sections corresponding to the corners. A width of each of the extending sections is greater than a width of each of the curved sections.
In a semiconductor device, when bridge selection data included in reception data indicates an on-state of a through-output in which bit data is output as is, data for a first device included in the reception data is through-output from a second output terminal; transmission data received by a second receiving section via a second input terminal during the through-output of the reception data is stored in a buffer; and the transmission data read from the buffer after the through-output of the reception data is output via a first output terminal by a second transmitting section.
A manufacturing method for a semiconductor device includes a preparation step of preparing a wafer that has a first surface on one side and a second surface on the other side, a first supporting step of supporting the wafer from the first surface side by a first member of a plate shape, a thinning step of thinning the wafer in a state where the wafer is supported by the first member, a second supporting step of supporting the wafer from a peripheral edge portion side of the second surface by a second member of a plate shape that exposes an inner portion of the second surface after the thinning step, and a removing step of removing the first member from the first surface side in a state where the wafer is supported by the second member.
H01L 21/683 - Appareils spécialement adaptés pour la manipulation des dispositifs à semi-conducteurs ou des dispositifs électriques à l'état solide pendant leur fabrication ou leur traitementAppareils spécialement adaptés pour la manipulation des plaquettes pendant la fabrication ou le traitement des dispositifs à semi-conducteurs ou des dispositifs électriques à l'état solide ou de leurs composants pour le maintien ou la préhension
H01L 21/304 - Traitement mécanique, p. ex. meulage, polissage, coupe
H01L 21/66 - Test ou mesure durant la fabrication ou le traitement
H01L 21/78 - Fabrication ou traitement de dispositifs consistant en une pluralité de composants à l'état solide ou de circuits intégrés formés dans ou sur un substrat commun avec une division ultérieure du substrat en plusieurs dispositifs individuels
43.
SEMICONDUCTOR DEVICE AND METHOD FOR MANUFACTURING SEMICONDUCTOR DEVICE
This semiconductor device includes a chip having a first main surface and a second main surface on the opposite side of the first main surface, and, within the chip, a semiconductor region provided in a surface layer part of the first main surface, and a device structure formed in a surface layer part of the semiconductor region. The semiconductor region includes a stacked structure formed by a first layer positioned on the second main surface side and made from a first semiconductor material being a wide bandgap semiconductor material, and a second layer positioned on the first main surface side and having an absorption coefficient higher than that of the first layer.
This semiconductor device comprises a semiconductor element, first rewiring, and a first sealing resin that covers a portion of the semiconductor element. The semiconductor element has a first electrode, a second electrode, and a control electrode. The first rewiring is electrically connected to the control electrode. The first sealing resin has a first surface and a second surface that face opposite directions along a first direction. The first electrode is exposed from the first surface. The second electrode is exposed from the second surface. The first sealing resin has a first opening that opens from the first surface. The first rewiring is housed in the first opening. The first opening includes a first cavity defined by the first rewiring and exposed from the first surface.
H01L 25/04 - Ensembles consistant en une pluralité de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide les dispositifs étant tous d'un type prévu dans une seule des sous-classes , , , , ou , p. ex. ensembles de diodes redresseuses les dispositifs n'ayant pas de conteneurs séparés
H01L 23/12 - Supports, p. ex. substrats isolants non amovibles
This terahertz device includes: a substrate including a substrate surface; an active element provided on the substrate surface and oscillating or detecting an electromagnetic wave; an antenna electrically connected to the active element; and a circuit member provided on the substrate surface and electrically connected to the antenna. The circuit member includes a curved part curved in a plan view viewed from a Z-axis direction perpendicular to the substrate surface.
H10D 89/00 - Aspects des dispositifs intégrés non couverts par les groupes
H03B 7/08 - Production d'oscillations au moyen d'un élément actif ayant une résistance négative entre deux de ses électrodes avec un élément déterminant la fréquence comportant des inductances et des capacités localisées l'élément actif étant un dispositif à semi-conducteurs l'élément actif étant une diode tunnel
This semiconductor device comprises: a MIS transistor structure including a first impurity region of a first conductivity type in a surface layer portion of a main surface of a chip, a second impurity region of a second conductivity type, a third impurity region of the first conductivity type, and a gate structure facing a channel region in the second impurity region; a gate electrode film on an insulating layer on the main surface, the gate electrode film including a pad portion and a finger portion extending linearly from the pad portion and surrounding an active region; a main surface electrode film on the insulating layer in the active region and electrically connected to the third impurity region; and a main surface contact region of the second conductivity type, which is located on a portion of the surface layer portion of the second impurity region along the finger portion at the outer peripheral edge of the active region, electrically connected to the main surface electrode film, and has a higher impurity concentration than the second impurity region.
This semiconductor device comprises: a device structure which includes a plurality of conductive structures that are formed in an active region of an SiC chip; an insulating film which covers the conductive structures; and a main surface electrode which covers the conductive structures with the insulating film being interposed therebetween. The insulating film has a layered structure of a first insulating film and a second insulating film, and a first film thickness ratio of a first lateral film thickness, which is the film thickness of a portion that covers a first side wall of the conductive structure in the first insulating film, to a first upper film thickness, which is the film thickness of a portion that covers a first upper wall of the conductive structure in the first insulating film is different from a second film thickness ratio of a second lateral film thickness, which is the film thickness of a portion that covers the first side wall in the second insulating film, to a second upper film thickness, which is the film thickness of a portion that covers the first upper wall in the second insulating film.
This semiconductor device includes: a chip including a trench, a first impurity region, a second impurity region, and a third impurity region; a first embedded conductive layer embedded in the trench of the chip and facing the second impurity region; a trench insulating film between the inner surface of the trench and the first embedded conductive layer; a second embedded conductive layer forming a Schottky junction or a heterojunction with the first impurity region on the inner surface of the trench; a separation insulating film separating the first embedded conductive layer from the second embedded conductive layer; a first electrode electrically connected to the third impurity region and the second embedded conductive layer; and a second electrode electrically connected to the first impurity region.
H10D 84/80 - Dispositifs intégrés formés dans ou sur des substrats semi-conducteurs qui comprennent uniquement des couches semi-conductrices, p. ex. sur des plaquettes de Si ou sur des plaquettes de GaAs-sur-Si caractérisés par l'intégration d'au moins un composant couvert par les groupes ou , p. ex. l'intégration de transistors IGFET
H10D 30/66 - Transistors FET DMOS verticaux [VDMOS]
H10D 62/10 - Formes, dimensions relatives ou dispositions des régions des corps semi-conducteursFormes des corps semi-conducteurs
A power supply control device includes: an output stage circuit having a high-side transistor provided between an application terminal of an input voltage and a switch terminal, and a low-side transistor provided between the switch terminal and a ground terminal; a high-side driver; a low-side driver; a switching control circuit for controlling on/off state of the high-side and low-side transistors using the low-side and high-side drivers; a boot terminal for applying a boot voltage; a rectifying element for supplying a charging current to a boot capacitor during an on period of the low-side transistor; a reverse current detection circuit for detecting a specific reverse current state in which a reverse current flows from an output terminal to which the output voltage is applied, toward the low-side transistor via the coil and the switch terminal; and a monitor circuit for monitoring a height of the boot voltage.
H02M 3/157 - Transformation d'une puissance d'entrée en courant continu en une puissance de sortie en courant continu sans transformation intermédiaire en courant alternatif par convertisseurs statiques utilisant des tubes à décharge avec électrode de commande ou des dispositifs à semi-conducteurs avec électrode de commande utilisant des dispositifs du type triode ou transistor exigeant l'application continue d'un signal de commande utilisant uniquement des dispositifs à semi-conducteurs avec commande automatique de la tension ou du courant de sortie, p. ex. régulateurs à commutation avec commande numérique
H02M 3/158 - Transformation d'une puissance d'entrée en courant continu en une puissance de sortie en courant continu sans transformation intermédiaire en courant alternatif par convertisseurs statiques utilisant des tubes à décharge avec électrode de commande ou des dispositifs à semi-conducteurs avec électrode de commande utilisant des dispositifs du type triode ou transistor exigeant l'application continue d'un signal de commande utilisant uniquement des dispositifs à semi-conducteurs avec commande automatique de la tension ou du courant de sortie, p. ex. régulateurs à commutation comprenant plusieurs dispositifs à semi-conducteurs comme dispositifs de commande finale pour une charge unique
The semiconductor device includes an element support, first and second semiconductor elements on the element support, an insulating element insulating the first and the second semiconductor elements from each other, and an insulating substrate. The insulating element includes a first transceiver electrically connected to the first semiconductor element, a second transceiver electrically connected to the second semiconductor element, and an interfacing member for transmitting and receiving signals between the first and the second transceivers. The interfacing member is closer to the element support than the first and the second transceivers. The insulating substrate is between the element support and the insulating element and bonded to the element support. The insulating element is bonded to the insulating substrate.
H01L 23/00 - Détails de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide
H01L 25/18 - Ensembles consistant en une pluralité de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide les dispositifs étant de types prévus dans plusieurs différents groupes principaux de la même sous-classe , , , , ou
A semiconductor device includes a chip having a principal surface, a gate electrode formed on the principal surface, an interlayer film covering the gate electrode, an opening formed in the interlayer film such as to be separated from the gate electrode in a lateral direction along the principal surface and exposing a part of the chip as a contact portion, and a front surface electrode formed on the interlayer film and mechanically and electrically connected to the contact portion in the opening, wherein the contact portion includes a mesa contact portion that protrudes from the principal surface and has a mesa side portion and a mesa upper portion, and the front surface electrode covers the mesa side portion and the mesa upper portion.
H10D 62/13 - Régions semi-conductrices connectées à des électrodes transportant le courant à redresser, amplifier ou commuter, p. ex. régions de source ou de drain
H10D 30/66 - Transistors FET DMOS verticaux [VDMOS]
H10D 62/10 - Formes, dimensions relatives ou dispositions des régions des corps semi-conducteursFormes des corps semi-conducteurs
H10D 62/17 - Régions semi-conductrices connectées à des électrodes ne transportant pas de courant à redresser, amplifier ou commuter, p. ex. régions de canal
H10D 62/832 - Corps semi-conducteurs, ou régions de ceux-ci, de dispositifs ayant des barrières de potentiel caractérisés par les matériaux étant des matériaux du groupe IV, p. ex. Si dopé B ou Ge non dopé étant des matériaux du groupe IV comprenant deux éléments ou plus, p. ex. SiGe
52.
SEMICONDUCTOR DEVICE MANUFACTURING METHOD AND SEMICONDUCTOR TESTING DEVICE
A semiconductor device manufacturing method including a reverse bias test for a device structure includes a step of applying a reverse bias voltage to the device structure, and a monitor step of monitoring a decrease rate of a leak current of the device structure at a time of applying the reverse bias voltage.
H01L 21/66 - Test ou mesure durant la fabrication ou le traitement
H10D 12/00 - Dispositifs bipolaires contrôlés par effet de champ, p. ex. transistors bipolaires à grille isolée [IGBT]
H10D 62/10 - Formes, dimensions relatives ou dispositions des régions des corps semi-conducteursFormes des corps semi-conducteurs
H10D 62/832 - Corps semi-conducteurs, ou régions de ceux-ci, de dispositifs ayant des barrières de potentiel caractérisés par les matériaux étant des matériaux du groupe IV, p. ex. Si dopé B ou Ge non dopé étant des matériaux du groupe IV comprenant deux éléments ou plus, p. ex. SiGe
This nitride semiconductor device includes: a gate layer that is formed on an electron supply layer; a gate electrode that is formed on the gate layer; a passivation layer that covers the electron supply layer, the gate layer, and the gate electrode and has a first opening and a second opening that are separated in the X direction; and a field plate electrode that is formed on the passivation layer and is electrically connected to a source electrode. The field plate electrode includes a plate extension that extends to a region between the gate layer and a drain electrode in a plan view and opposes the electron supply layer with the passivation layer therebetween. An opening is formed in the plate extension of the field plate electrode.
H10D 30/47 - Transistors FET ayant des canaux à gaz de porteurs de charge de dimension nulle [0D], à une dimension [1D] ou à deux dimensions [2D] ayant des canaux à gaz de porteurs de charge à deux dimensions, p. ex. transistors FET à nanoruban ou transistors à haute mobilité électronique [HEMT]
H10D 62/10 - Formes, dimensions relatives ou dispositions des régions des corps semi-conducteursFormes des corps semi-conducteurs
H10D 62/824 - Hétérojonctions comprenant uniquement des hétérojonctions de matériaux du groupe III-V, p. ex. des hétérojonctions GaN/AlGaN
H10D 64/00 - Électrodes de dispositifs ayant des barrières de potentiel
A successive approximation A/D converter includes a D/A converter that generates an analog output signal including an analog signal corresponding to a digital input, a comparator that outputs a comparison result between the analog signal and an analog input signal, and a control circuit that generates a digital input on the basis of the comparison result. The control circuit includes a reference register and a plurality of comparison registers each synchronized with the reference register. The reference register outputs a comparison signal obtained by capturing the comparison result. Each of the plurality of comparison registers corresponds to each bit from a most significant bit to a least significant bit, captures the comparison signal of a corresponding bit, and outputs a data signal indicating each bit from the most significant bit to the least significant bit.
H03M 1/46 - Valeur analogique comparée à des valeurs de référence uniquement séquentiellement, p. ex. du type à approximations successives avec convertisseur numérique/analogique pour fournir des valeurs de référence au convertisseur
55.
SIGNAL TRANSMISSION DEVICE, ELECTRONIC DEVICE, AND VEHICLE
A signal transmission device includes a first chip fed with an input pulse signal and a second chip that drives a switching device by generating an output pulse signal according to the input pulse signal through isolated communication with the first chip. The second chip includes a self-diagnosis circuit that checks whether individual parts of the second chip are operating properly in response to a self-diagnosis instruction transmitted from the first chip only when the output pulse signal is at a logic level corresponding to an off state.
G06F 11/22 - Détection ou localisation du matériel d'ordinateur défectueux en effectuant des tests pendant les opérations d'attente ou pendant les temps morts, p. ex. essais de mise en route
G06F 11/25 - Tests de fonctionnement logique, p. ex. au moyen d'analyseurs logiques
A semiconductor device includes: a semiconductor chip including a single layer having a first principal surface and a second principal surface on an opposite side to the first principal surface; a first semiconductor region of a first conductivity type formed on the first principal surface side of the semiconductor chip; a second semiconductor region of a second conductivity type formed on the second principal surface side with respect to the first semiconductor region of the semiconductor chip; and a first trench structure including a first trench that penetrates the first semiconductor region from the first principal surface and partitions the first semiconductor region into a first region on one side and a second region on the other side in a cross-sectional view, a control insulating film that covers an inner wall of the first trench, and a control electrode that is embedded in the first trench with the control insulating film interposed therebetween and controls a channel in the second semiconductor region that makes the first region and the second region conductive in a lateral direction along the first principal surface.
H10D 84/00 - Dispositifs intégrés formés dans ou sur des substrats semi-conducteurs qui comprennent uniquement des couches semi-conductrices, p. ex. sur des plaquettes de Si ou sur des plaquettes de GaAs-sur-Si
A semiconductor device includes a low-voltage side frame configured to be connected to a low-voltage chip driven by an input voltage and connected to a ground potential; and a high-voltage side frame configured to be insulated from the low-voltage side frame and connected to a high-voltage chip supplied with a supply voltage having a higher voltage than the input voltage. The high-voltage side frame is connected to a reference potential.
B60L 50/60 - Propulsion électrique par source d'énergie intérieure au véhicule utilisant de la puissance de propulsion fournie par des batteries ou des piles à combustible utilisant de l'énergie fournie par des batteries
H01L 23/00 - Détails de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide
H01L 25/065 - Ensembles consistant en une pluralité de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide les dispositifs étant tous d'un type prévu dans une seule des sous-classes , , , , ou , p. ex. ensembles de diodes redresseuses les dispositifs n'ayant pas de conteneurs séparés les dispositifs étant d'un type prévu dans le groupe
H10D 80/30 - Ensembles de plusieurs dispositifs comprenant au moins un dispositif couvert par la présente sous-classe l’au moins un dispositif étant couvert par les groupes , p. ex. des ensembles comprenant des puces de processeur à circuit intégré
H10D 84/00 - Dispositifs intégrés formés dans ou sur des substrats semi-conducteurs qui comprennent uniquement des couches semi-conductrices, p. ex. sur des plaquettes de Si ou sur des plaquettes de GaAs-sur-Si
This semiconductor device comprises: a first semiconductor unit; a second semiconductor unit; and a sealing resin that covers a portion of the first semiconductor unit and the second semiconductor unit, the sealing resin having a resin main surface facing a first-direction first side and a resin reverse surface facing a first-direction second side. Each of the first semiconductor unit and the second semiconductor unit has a main surface exposed from the sealing resin to the first-direction first side and a reverse surface exposed from the sealing resin to the first-direction second side.
H01L 25/07 - Ensembles consistant en une pluralité de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide les dispositifs étant tous d'un type prévu dans une seule des sous-classes , , , , ou , p. ex. ensembles de diodes redresseuses les dispositifs n'ayant pas de conteneurs séparés les dispositifs étant d'un type prévu dans la sous-classe
H01L 23/29 - Encapsulations, p. ex. couches d’encapsulation, revêtements caractérisées par le matériau
H01L 25/18 - Ensembles consistant en une pluralité de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide les dispositifs étant de types prévus dans plusieurs différents groupes principaux de la même sous-classe , , , , ou
A display driver and a display device including the same include multiple circuit blocks, each of which generates a signal representing, through time division multiplexing, voltage values corresponding to brightness levels indicated by respective K pixel data pieces as a drive signal, and generates first to Qth pixel data signals representing the K pixel data pieces with Q signals by time division multiplexing at least one pair of pixel data pieces consisting of two data pieces from among the K pixel data pieces. Each of the circuit blocks converts the first to Qth pixel data signals into first to Qth gradation voltages, for each of horizontal scanning periods, generates a gradation voltage signal representing, through time division multiplexing, voltage values corresponding to the respective K pixel data pieces expressed by the first to Qth gradation voltages, and outputs a signal amplified from the gradation voltage signal as the drive signal.
G09G 3/36 - Dispositions ou circuits de commande présentant un intérêt uniquement pour l'affichage utilisant des moyens de visualisation autres que les tubes à rayons cathodiques pour la présentation d'un ensemble de plusieurs caractères, p. ex. d'une page, en composant l'ensemble par combinaison d'éléments individuels disposés en matrice en commandant la lumière provenant d'une source indépendante utilisant des cristaux liquides
G09G 3/3275 - Détails des circuits de commande pour les électrodes de données
A semiconductor device comprises a receiving section configured to receive a reception data as serial data from an outside, and an anomaly check section configured to check for a presence or absence of an anomaly, whose cause can be identified, by checking the reception data.
A semiconductor light emitting device is provided with: a substrate; an end surface emitting element that is mounted on the substrate; a cap that houses the end surface emitting element; and an adhesive that bonds the cap and the substrate to each other. The substrate is provided with a substrate through hole at a position where the substrate overlaps with the adhesive in a plan view. The semiconductor light emitting device comprises a bonding pattern that is formed on the substrate so as to surround the end surface emitting element in a plan view. The adhesive is provided on the bonding pattern and bonds the bonding pattern and the cap to each other. A pattern through hole, which is in communication with the substrate through hole, is formed in the bonding pattern. Some of the adhesive is in the pattern through hole.
A semiconductor device comprising a terminal, a semiconductor element and a sealing resin. The semiconductor element is disposed on one side of the terminal in a first direction and electrically connected to the terminal. The sealing resin covers the semiconductor element and a part of the terminal. The sealing resin has a bottom surface disposed on an opposite side to the semiconductor element with respect to the terminal in the first direction. The terminal extends beyond the bottom surface.
H01L 21/48 - Fabrication ou traitement de parties, p. ex. de conteneurs, avant l'assemblage des dispositifs, en utilisant des procédés non couverts par l'un uniquement des groupes ou
H01L 21/56 - Encapsulations, p. ex. couches d’encapsulation, revêtements
H01L 23/00 - Détails de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide
H01L 23/31 - Encapsulations, p. ex. couches d’encapsulation, revêtements caractérisées par leur disposition
A semiconductor device includes a first die pad, a first semiconductor element, a second die pad, a second semiconductor element, a sealing resin, a first lead, a second lead, a third lead, and a fourth lead. The first lead, the second lead, the third lead, and the fourth lead are each spaced apart from the third side and the fourth side of the sealing resin and are exposed externally from either the first side surface or the second side surface of the sealing resin. Viewed in a third direction perpendicular to the first direction and the second directions, an area of the first die pad is larger than an area of the second die pad. Viewed in the third direction, each of the first lead and the third lead is separated away in the first direction from a first virtual line toward a side where the first side surface of the sealing resin is located.
H01L 25/065 - Ensembles consistant en une pluralité de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide les dispositifs étant tous d'un type prévu dans une seule des sous-classes , , , , ou , p. ex. ensembles de diodes redresseuses les dispositifs n'ayant pas de conteneurs séparés les dispositifs étant d'un type prévu dans le groupe
H01L 23/00 - Détails de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide
A driving circuit includes a first transistor between an application terminal for an on-voltage and the control terminal of a switching device, a second transistor and a constant current circuit in parallel between an application terminal for an off-voltage and the control terminal of the switching device, and a logic circuit configured to control the driving of the first and second transistors and the constant current circuit. The logic circuit includes, as driving phases for the switching device, a first phase where the first transistor is on and the second transistor and the constant current circuit are off, a second phase where the first transistor is off and the second transistor and the constant current circuit are on, and a third phase where the first and second transistors are off and the constant current circuit is on.
H03K 19/003 - Modifications pour accroître la fiabilité
H03K 17/687 - Commutation ou ouverture de porte électronique, c.-à-d. par d'autres moyens que la fermeture et l'ouverture de contacts caractérisée par l'utilisation de composants spécifiés par l'utilisation, comme éléments actifs, de dispositifs à semi-conducteurs les dispositifs étant des transistors à effet de champ
A conduction circuit includes a first primary coil that is connected to a pulse supply circuit, and a first secondary coil that is electromagnetically coupled to the first primary coil. The pulse supply circuit is configured to supply a pulse signal to the first primary coil under a state in which a control signal is at a first level, and supply a pulse signal to a second primary coil for a certain period after a time point when the control signal is switched from the first level to a second level that is different from the first level.
H03K 17/691 - Commutation ou ouverture de porte électronique, c.-à-d. par d'autres moyens que la fermeture et l'ouverture de contacts caractérisée par l'utilisation de composants spécifiés par l'utilisation, comme éléments actifs, de dispositifs à semi-conducteurs les dispositifs étant des transistors à effet de champ avec une isolation galvanique entre le circuit de commande et le circuit de sortie utilisant un couplage par transformateur
H03K 17/082 - Modifications pour protéger le circuit de commutation contre la surintensité ou la surtension par réaction du circuit de sortie vers le circuit de commande
H03K 17/74 - Commutation ou ouverture de porte électronique, c.-à-d. par d'autres moyens que la fermeture et l'ouverture de contacts caractérisée par l'utilisation de composants spécifiés par l'utilisation, comme éléments actifs, de diodes
A semiconductor module includes a cooler, a plurality of semiconductor devices, and a capacitor. The cooler includes a housing having a receiving portion and a hollow portion that is disposed externally around the receiving portion as viewed in a first direction. The housing has a first surface, a second surface, and a third surface on which the plurality of semiconductor devices are respectively mounted. Each of the first surface, the second surface, and the third surface faces away from the receiving portion with respect to the hollow portion in a direction orthogonal to the first direction. The first surface, the second surface and the third surface each have a different normal direction. At least a part of the capacitor is housed in the receiving portion.
H01L 23/473 - Dispositions pour le refroidissement, le chauffage, la ventilation ou la compensation de la température impliquant le transfert de chaleur par des fluides en circulation par une circulation de liquides
B60L 15/20 - Procédés, circuits ou dispositifs pour commander la propulsion des véhicules à traction électrique, p. ex. commande de la vitesse des moteurs de traction en vue de réaliser des performances désiréesAdaptation sur les véhicules à traction électrique de l'installation de commande à distance à partir d'un endroit fixe, de différents endroits du véhicule ou de différents véhicules d'un même train pour la commande du véhicule ou de son moteur en vue de réaliser des performances désirées, p. ex. vitesse, couple, variation programmée de la vitesse
H01L 25/07 - Ensembles consistant en une pluralité de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide les dispositifs étant tous d'un type prévu dans une seule des sous-classes , , , , ou , p. ex. ensembles de diodes redresseuses les dispositifs n'ayant pas de conteneurs séparés les dispositifs étant d'un type prévu dans la sous-classe
H10D 80/20 - Ensembles de plusieurs dispositifs comprenant au moins un dispositif couvert par la présente sous-classe l’au moins un dispositif étant couvert par les groupes , p. ex des ensembles comprenant des condensateurs, des transistors FET de puissance ou des diodes Schottky
The PI compensator generates a manipulated variable based on an error between a detected value of a motor controlled variable and a reference value of the controlled variable. An automatic tuning circuit optimizes the parameters of the PI compensator. An integrator integrates the error. A first coefficient circuit multiplies the output of the integrator by a first coefficient B. An adder adds the output of the first coefficient circuit and the error. A second coefficient circuit multiplies the output of the adder by a second coefficient A. The automatic tuning circuit varies the first coefficient B and adjusts it to a value where the phase difference between the error and the controlled variable becomes 90 degrees.
G05B 11/42 - Commandes automatiques électriques avec les dispositions nécessaires pour obtenir des caractéristiques particulières, p. ex. proportionnelles, intégrales, différentielles pour obtenir une caractéristique à la fois proportionnelle et dépendante du temps, p. ex. P.I., P.I.D.
A controller circuit includes a major controller and a minor controller. The major controller controls a major loop in which a rotational speed of a motor serves as a controlled variable. The minor controller controls a minor loop in which a current flowing through the motor serves as a controlled variable. A sixth coefficient that defines a bandwidth of the minor controller is determined relative to a third coefficient that defines a bandwidth of the major controller.
H02P 23/00 - Dispositions ou procédés pour la commande de moteurs à courant alternatif caractérisés par un procédé de commande autre que la commande par vecteur
H02P 23/16 - Commande de la vitesse angulaire d’un arbre
69.
SEMICONDUCTOR DEVICE AND METHOD OF MANUFACTURING THE SEMICONDUCTOR DEVICE
A semiconductor device, including: a semiconductor chip having an element forming surface; an insulating layer formed on the element forming surface of the semiconductor chip; a barrier conductive layer formed on the insulating layer; a pad wiring layer including a plurality of conductive layers, one of the plurality of conductive layers including an eaves portion protruding to an outward direction; a bonding member that is bonded to the pad wiring layer and supplies electric power to an element of the element forming surface; and a coating insulating film that is selectively formed on the insulating layer below the eaves portion, exposes an upper surface of the insulating layer to a peripheral region of the pad wiring layer, and coats both an upper surface and a side surface of an end portion of the barrier conductive layer.
A semiconductor device includes a drift region of a first conductivity type that is formed in an interior of a chip and a plurality of FLRs that are formed in a surface layer portion of a first principal surface in an outer peripheral region such as to surround an active region, each FLR has FLR curve portions, each being of a curve shape in plan view shape, in four corner portions, each FLR has FLR rectilinear portions, each being of a rectilinear shape in plan view shape, between the four corner portions, and each FLR curve portion has a double-diffused structure including a first diffusion region at an inner side and a second diffusion region at an outer side that is lower in impurity concentration of a second conductivity type than the first diffusion region.
A semiconductor device (10) comprises: a semiconductor layer (20) including a first surface (20S); an IGBT region (21); a diode region (22); anode regions (25A) provided in the diode region (22); an insulating layer (30) provided on the first surface (20S) so as to cover the IGBT region (21) while exposing the diode region (22); a first electrode layer (40) including a first electrode section (41) provided on the insulating layer (30) correspondingly with respect to the IGBT region (21), and a second electrode section (42) that and is provided correspondingly with respect to the diode region (22) on the first surface (20S) and set apart from the first surface (20S); and an electroconductive protective layer (90) that is provided between the second electrode section (42) and the first surface (20S) and electrically connects the second electrode section (42) and the anode regions (25A). The protective layer (90) is constituted by electroconductive polysilicon.
H10D 84/80 - Dispositifs intégrés formés dans ou sur des substrats semi-conducteurs qui comprennent uniquement des couches semi-conductrices, p. ex. sur des plaquettes de Si ou sur des plaquettes de GaAs-sur-Si caractérisés par l'intégration d'au moins un composant couvert par les groupes ou , p. ex. l'intégration de transistors IGFET
H10D 12/00 - Dispositifs bipolaires contrôlés par effet de champ, p. ex. transistors bipolaires à grille isolée [IGBT]
H10D 30/66 - Transistors FET DMOS verticaux [VDMOS]
This terahertz system includes: a first oscillation element capable of generating a first terahertz wave by oscillation; and a second oscillation element capable of generating a second terahertz wave by oscillation. The terahertz system includes a detection element disposed at a position where the first terahertz wave and the second terahertz wave are detected. The terahertz system includes: a superimposing circuit that applies, to the first oscillation element, a first drive signal on which a first modulation signal having a first modulation frequency is superimposed; and a superimposing circuit that applies a second drive signal on which a second modulation signal having a second modulation frequency is superimposed.
G01N 21/3581 - CouleurPropriétés spectrales, c.-à-d. comparaison de l'effet du matériau sur la lumière pour plusieurs longueurs d'ondes ou plusieurs bandes de longueurs d'ondes différentes en recherchant l'effet relatif du matériau pour les longueurs d'ondes caractéristiques d'éléments ou de molécules spécifiques, p. ex. spectrométrie d'absorption atomique en utilisant la lumière infrarouge en utilisant la lumière de l'infrarouge lointainCouleurPropriétés spectrales, c.-à-d. comparaison de l'effet du matériau sur la lumière pour plusieurs longueurs d'ondes ou plusieurs bandes de longueurs d'ondes différentes en recherchant l'effet relatif du matériau pour les longueurs d'ondes caractéristiques d'éléments ou de molécules spécifiques, p. ex. spectrométrie d'absorption atomique en utilisant la lumière infrarouge en utilisant un rayonnement térahertz
G01V 3/12 - Prospection ou détection électrique ou magnétiqueMesure des caractéristiques du champ magnétique de la terre, p. ex. de la déclinaison ou de la déviation fonctionnant par ondes électromagnétiques
H03B 7/14 - Production d'oscillations au moyen d'un élément actif ayant une résistance négative entre deux de ses électrodes avec un élément déterminant la fréquence comportant des inductances et des capacités réparties l'élément actif étant un dispositif à semi-conducteurs
H10D 89/00 - Aspects des dispositifs intégrés non couverts par les groupes
A machine learning apparatus includes: a model holder that holds a machine learning model; and a computing unit. The computing unit is configured to: input the input data to the machine learning model and perform inference to calculate a first computation result; input, out of the first computation result, output data contained in the output layer to the machine learning model and perform inference to calculate a second computation result; and calculate a middle-layer error according to a loss function based on a first middle-layer anomaly level calculated based on, out of the first computation result, data contained in the middle layer and a second middle-layer anomaly level calculated based on, out of the second computation result, data contained in the middle layer.
A machine learning device includes a model holding section and a calculation section. The model holding section is configured to hold a machine learning model. The calculation section calculates a first calculation result by inputting input data to the machine learning model so as to perform inference, calculates a second calculation result by inputting output data of the first calculation result to the machine learning model so as to perform inference, and calculates an intermediate layer error on the basis of first intermediate data included in the intermediate layer of the first calculation result and second intermediate data of the second calculation result.
In the simulation apparatus, a model setting unit executes setting related to a chunk as a batch block of data in a case where data are sequentially entered into a machine learning model on a basis of loaded data. A model computing unit executes computations of unsupervised training and computations of prediction by sequentially entering the chunk into the machine learning model. A model storage unit is configured to non-temporarily store not only the machine learning model before execution of the computations of training but also the machine learning model after execution of at least part of the computations of training.
G06F 30/27 - Optimisation, vérification ou simulation de l’objet conçu utilisant l’apprentissage automatique, p. ex. l’intelligence artificielle, les réseaux neuronaux, les machines à support de vecteur [MSV] ou l’apprentissage d’un modèle
G06F 30/17 - Conception mécanique paramétrique ou variationnelle
76.
SIMULATION APPARATUS, RECORDING MEDIUM, AND SIMULATION METHOD
In the simulation apparatus, a model setting unit executes setting related to a chunk as a batch block of data in a case where data are sequentially entered into a machine learning model on a basis of a loaded sequence of data. A model computing unit executes computations of unsupervised training and computations of prediction by sequentially entering the chunk into the machine learning model. The model setting unit sets a range of data for use in computations of unsupervised training from within the sequence of data by a chunk designated with input by an operation input portion.
A manufacturing method of a semiconductor device includes forming a semiconductor layer of a first conductivity type that is located on a substrate, simultaneously forming a first trench having the semiconductor layer as a bottom surface and a second trench that runs through the semiconductor layer, simultaneously forming an insulator that fills up the first trench and an insulating layer that covers the second trench, removing a part of the insulator such that the bottom surface of the first trench is not exposed, removing a part of the insulating layer such that the semiconductor substrate is exposed in the second trench, embedding in the first trench a first conductor that is separated from the semiconductor layer, and embedding in the second trench a second conductor that is in contact with the semiconductor substrate. A width of the second trench is greater than a width of the first trench.
H01L 21/768 - Fixation d'interconnexions servant à conduire le courant entre des composants distincts à l'intérieur du dispositif
H01L 23/48 - Dispositions pour conduire le courant électrique vers le ou hors du corps à l'état solide pendant son fonctionnement, p. ex. fils de connexion ou bornes
H10D 64/27 - Électrodes ne transportant pas le courant à redresser, à amplifier, à faire osciller ou à commuter, p. ex. grilles
78.
SIMULATION APPARATUS, PROGRAM, AND SIMULATION METHOD
The simulation apparatus includes a model storage unit in which a motor physical model derived from modeling of a brushed motor has been stored, and a model computing unit configured to execute computing process by using the motor physical model. The motor physical model includes a winding circuit portion derived from modeling of permanent magnets, windings, commutator segments connected to the windings, and brushes contactable with the commutator segments, all of which are of the brushed motor.
A model setting unit executes setting related to a first chunk of input data and a second chunk of training data on a basis of loaded training-purpose data as well as setting related to a third chunk of test input data and a fourth chunk of expected data on a basis of loaded test-purpose data. A model computing unit executes computations of training with use of a machine learning model on a basis of the first chunk and the second chunk, further executes computations of prediction with use of the machine learning model on a basis of results of the training and the third chunk and arithmetically compares results of the prediction and the fourth chunk with each other. The machine learning model after execution of at least part of the computations of training is stored non temporarily.
G06F 30/27 - Optimisation, vérification ou simulation de l’objet conçu utilisant l’apprentissage automatique, p. ex. l’intelligence artificielle, les réseaux neuronaux, les machines à support de vecteur [MSV] ou l’apprentissage d’un modèle
80.
SEMICONDUCTOR DEVICE WITH VOLTAGE RESISTANT STRUCTURE
A semiconductor device of the present invention includes a semiconductor layer of a first conductivity type having a cell portion and an outer peripheral portion disposed around the cell portion, formed with a gate trench at a surface side of the cell portion, and a gate electrode buried in the gate trench via a gate insulating film, forming a channel at a portion lateral to the gate trench at ON-time, the outer peripheral portion has a semiconductor surface disposed at a depth position equal to or deeper than a depth of the gate trench, and the semiconductor device further includes a voltage resistant structure having a semiconductor region of a second conductivity type formed in the semiconductor surface of the outer peripheral portion.
H10D 62/10 - Formes, dimensions relatives ou dispositions des régions des corps semi-conducteursFormes des corps semi-conducteurs
H10D 30/65 - Transistors FET DMOS latéraux [LDMOS]
H10D 30/66 - Transistors FET DMOS verticaux [VDMOS]
H10D 62/17 - Régions semi-conductrices connectées à des électrodes ne transportant pas de courant à redresser, amplifier ou commuter, p. ex. régions de canal
H10D 62/60 - Distribution ou concentrations d’impuretés
H10D 62/83 - Corps semi-conducteurs, ou régions de ceux-ci, de dispositifs ayant des barrières de potentiel caractérisés par les matériaux étant des matériaux du groupe IV, p. ex. Si dopé B ou Ge non dopé
H10D 62/832 - Corps semi-conducteurs, ou régions de ceux-ci, de dispositifs ayant des barrières de potentiel caractérisés par les matériaux étant des matériaux du groupe IV, p. ex. Si dopé B ou Ge non dopé étant des matériaux du groupe IV comprenant deux éléments ou plus, p. ex. SiGe
H10D 62/85 - Corps semi-conducteurs, ou régions de ceux-ci, de dispositifs ayant des barrières de potentiel caractérisés par les matériaux étant des matériaux du groupe III-V, p. ex. GaAs
H10D 64/00 - Électrodes de dispositifs ayant des barrières de potentiel
H10D 64/23 - Électrodes transportant le courant à redresser, à amplifier, à faire osciller ou à commuter, p. ex. sources, drains, anodes ou cathodes
H10D 64/27 - Électrodes ne transportant pas le courant à redresser, à amplifier, à faire osciller ou à commuter, p. ex. grilles
H10D 64/66 - Électrodes ayant un conducteur couplé capacitivement à un semi-conducteur par un isolant, p. ex. électrodes du type métal-isolant-semi-conducteur [MIS]
H10D 64/68 - Électrodes ayant un conducteur couplé capacitivement à un semi-conducteur par un isolant, p. ex. électrodes du type métal-isolant-semi-conducteur [MIS] caractérisées par l’isolant, p. ex. par l’isolant de grille
This insulating chip comprises: an insulating layer; a first coil and a second coil disposed in the insulating layer; and a second electrode electrically connected to the second coil. The second coil has an annular shape in a plan view as seen from the Z direction. The second electrode includes a second inner electrode that is disposed, when viewed in the plan view, over both an inner region surrounded by the second coil and a region overlapping the second coil. A passivation film formed on the upper surface of the insulating layer includes a second inner opening that exposes at least a portion of the second inner electrode. The second inner opening is formed at a position that is over the second inner electrode, and is over both the inner region and the region overlapping the second coil.
H01L 25/07 - Ensembles consistant en une pluralité de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide les dispositifs étant tous d'un type prévu dans une seule des sous-classes , , , , ou , p. ex. ensembles de diodes redresseuses les dispositifs n'ayant pas de conteneurs séparés les dispositifs étant d'un type prévu dans la sous-classe
Provided is a semiconductor device that includes a chip with a principal surface, on which a gate electrode is formed. An interlayer film covers the gate electrode, and an opening is formed in the film, laterally separated from the gate electrode's side portion. This opening exposes part of the principal surface as a contact surface. A front surface electrode is formed on the interlayer film and connects mechanically and electrically to the contact surface. The interlayer film comprises an insulating upper portion in contact with the gate electrode's top, an insulating side portion along its side, and an insulating corner portion along its corner. The thickness of the interlayer film at the corner portion is greater than at least one of the thicknesses at the upper or side portions. This structure enhances insulation and mechanical stability while allowing efficient electrical contact.
A semiconductor light emitting device includes an edge-emitting element including emitters, a first front-surface electrode, a second front-surface electrode, first wires, and second wires. The emitters include a first emitter including a first element electrode, and a second emitter including a second element electrode. The first front-surface electrode is electrically connected to the first element electrode. The second front-surface electrode is electrically connected to the second element electrode. The first wires are electrically connecting the first element electrode to the first front-surface electrode. The second wires are electrically connecting the second element electrode to the second front-surface electrode. In plan view, a largest distance between adjacent ones of the second wires in the first direction is greater than a largest distance between adjacent ones of the first wires in the first direction.
An electrode structure includes a plurality of FLR electrodes, each having, in at least one of four corner portions, an electrode curve portion defined by an inner edge and an outer edge that are circular arcs in plan view. The inner and outer edges of each electrode curve portion have different centers of curvature and different curvatures. For two mutually adjacent electrode curve portions, the relative magnitudes of the curvatures of the inner and outer edges are opposite. Each electrode curve portion thereby includes a region of large width and a region of narrow width between the inner and outer edges. A part of the region of large width in each electrode curve portion is electrically connected to a corresponding FLR through an FLR connection electrode that penetrates an insulating film.
This semiconductor laser element comprises a substrate and at least one light-emitting layer. The at least one light-emitting layer includes a first n-type cladding layer, a second n-type cladding layer, an active layer, a first p-type cladding layer, and a second p-type cladding layer. The aluminum composition of the first n-type cladding layer is smaller than the aluminum composition of the second n-type cladding layer. The aluminum composition of the first p-type cladding layer is smaller than the aluminum composition of the second p-type cladding layer.
H01S 5/323 - Structure ou forme de la région activeMatériaux pour la région active comprenant des jonctions PN, p. ex. hétérostructures ou doubles hétérostructures dans des composés AIIIBV, p. ex. laser AlGaAs
H01S 5/343 - Structure ou forme de la région activeMatériaux pour la région active comprenant des structures à puits quantiques ou à superréseaux, p. ex. lasers à puits quantique unique [SQW], lasers à plusieurs puits quantiques [MQW] ou lasers à hétérostructure de confinement séparée ayant un indice progressif [GRINSCH] dans des composés AIIIBV, p. ex. laser AlGaAs
86.
SEMICONDUCTOR DEVICE AND MANUFACTURING METHOD OF SEMICONDUCTOR DEVICE
A semiconductor device includes a semiconductor layer, a trench with the semiconductor layer being a bottom surface thereof, and an insulating layer covering a surface of the trench. The semiconductor layer includes a first contact region, a second contact region located on a first impurity region in a surface portion of the semiconductor layer and separated from the first contact region, and a second impurity region located on the first impurity region below the second contact region and in contact with both the first impurity region and the second contact region. The first impurity region and the first contact region are separated from each other.
H10D 62/10 - Formes, dimensions relatives ou dispositions des régions des corps semi-conducteursFormes des corps semi-conducteurs
H10D 62/60 - Distribution ou concentrations d’impuretés
H10D 64/66 - Électrodes ayant un conducteur couplé capacitivement à un semi-conducteur par un isolant, p. ex. électrodes du type métal-isolant-semi-conducteur [MIS]
87.
SIMULATION APPARATUS, RECORDING MEDIUM, SIMULATION METHOD, AND INFORMATION PROCESSING APPARATUS
In the simulation apparatus, a model setting unit executes setting related to a chunk as a batch block of data in a case where data are sequentially entered into a machine learning model on a basis of loaded data. A model computing unit executes computations of unsupervised training and computations of prediction by sequentially entering the chunk into the machine learning model. The model setting unit executes settings related to calculation accuracy of the machine learning model.
G06F 30/27 - Optimisation, vérification ou simulation de l’objet conçu utilisant l’apprentissage automatique, p. ex. l’intelligence artificielle, les réseaux neuronaux, les machines à support de vecteur [MSV] ou l’apprentissage d’un modèle
A machine learning apparatus includes a model holder, a data storage, and a model computing unit. The model holder holds a first machine learning model having undergone supervised learning and a second machine learning model having undergone unsupervised learning. The model computing unit inputs input data to the first machine learning model to generate first output data and inputs the input data also to the second machine learning model to generate accuracy data. The accuracy data is calculated based on a value in at least one of the input layers, the middle layer, and the output layer of the second machine learning model such that the accuracy data changes its tendency in response to the first output data.
G06F 30/27 - Optimisation, vérification ou simulation de l’objet conçu utilisant l’apprentissage automatique, p. ex. l’intelligence artificielle, les réseaux neuronaux, les machines à support de vecteur [MSV] ou l’apprentissage d’un modèle
G06F 30/17 - Conception mécanique paramétrique ou variationnelle
A semiconductor device includes a first semiconductor layer of a first conductivity type having a first impurity concentration C11, an epitaxial semiconductor layer disposed on the first semiconductor layer, a first device region formed in a first region of the epitaxial semiconductor layer in a plan view, a second device region formed in a second region of the epitaxial semiconductor layer in a plan view, and to which a higher voltage is applied than a voltage applied to the first device region, and a second semiconductor layer of the first conductivity type having a second impurity concentration C12. The second semiconductor layer is formed on the first semiconductor layer within the first region but is not formed on the first semiconductor layer within the second region. The following relationship is satisfied: C11
H10D 84/40 - Dispositifs intégrés formés dans ou sur des substrats semi-conducteurs qui comprennent uniquement des couches semi-conductrices, p. ex. sur des plaquettes de Si ou sur des plaquettes de GaAs-sur-Si caractérisés par l'intégration d'au moins un composant couvert par les groupes ou avec au moins un composant couvert par les groupes ou , p. ex. l'intégration de transistors IGFET avec des transistors BJT
A semiconductor device includes an n-type semiconductor layer, trenches, an insulating layer, a third electrode, and a p-type well region. The trenches extend in a first direction orthogonal to the thickness direction of the semiconductor layer and are spaced apart in a second direction orthogonal to the first direction. The insulating layer covers the trenches. The third electrode is formed in the insulating layer in contact with the first electrode. The well region is formed in the surface of the semiconductor layer. The well region extends in a direction intersecting the first direction and is one well regions spaced apart in the first direction. The surface of the semiconductor layer is in ohmic contact with the first electrode at the well surface of the well region. The surface of the semiconductor layer is in Schottky contact with the first electrode at an exposed surface between the well surfaces.
A semiconductor device of the present invention includes a semiconductor layer of a first conductivity type having a cell portion and an outer peripheral portion disposed around the cell portion, formed with a gate trench at a surface side of the cell portion, and a gate electrode buried in the gate trench via a gate insulating film, forming a channel at a portion lateral to the gate trench at ON-time, the outer peripheral portion has a semiconductor surface disposed at a depth position equal to or deeper than a depth of the gate trench, and the semiconductor device further includes a voltage resistant structure having a semiconductor region of a second conductivity type formed in the semiconductor surface of the outer peripheral portion.
H10D 62/10 - Formes, dimensions relatives ou dispositions des régions des corps semi-conducteursFormes des corps semi-conducteurs
H10D 30/65 - Transistors FET DMOS latéraux [LDMOS]
H10D 30/66 - Transistors FET DMOS verticaux [VDMOS]
H10D 62/17 - Régions semi-conductrices connectées à des électrodes ne transportant pas de courant à redresser, amplifier ou commuter, p. ex. régions de canal
H10D 62/60 - Distribution ou concentrations d’impuretés
H10D 62/83 - Corps semi-conducteurs, ou régions de ceux-ci, de dispositifs ayant des barrières de potentiel caractérisés par les matériaux étant des matériaux du groupe IV, p. ex. Si dopé B ou Ge non dopé
H10D 62/832 - Corps semi-conducteurs, ou régions de ceux-ci, de dispositifs ayant des barrières de potentiel caractérisés par les matériaux étant des matériaux du groupe IV, p. ex. Si dopé B ou Ge non dopé étant des matériaux du groupe IV comprenant deux éléments ou plus, p. ex. SiGe
H10D 62/85 - Corps semi-conducteurs, ou régions de ceux-ci, de dispositifs ayant des barrières de potentiel caractérisés par les matériaux étant des matériaux du groupe III-V, p. ex. GaAs
H10D 64/00 - Électrodes de dispositifs ayant des barrières de potentiel
H10D 64/23 - Électrodes transportant le courant à redresser, à amplifier, à faire osciller ou à commuter, p. ex. sources, drains, anodes ou cathodes
H10D 64/27 - Électrodes ne transportant pas le courant à redresser, à amplifier, à faire osciller ou à commuter, p. ex. grilles
H10D 64/66 - Électrodes ayant un conducteur couplé capacitivement à un semi-conducteur par un isolant, p. ex. électrodes du type métal-isolant-semi-conducteur [MIS]
H10D 64/68 - Électrodes ayant un conducteur couplé capacitivement à un semi-conducteur par un isolant, p. ex. électrodes du type métal-isolant-semi-conducteur [MIS] caractérisées par l’isolant, p. ex. par l’isolant de grille
92.
AUTONOMOUS MOBILE DEVICE, AUTONOMOUS MOVEMENT IMPROVEMENT SYSTEM, AND METHOD FOR IMPROVING MOVEMENT OF AUTONOMOUS MOBILE DEVICE
A movement improvement method for an autonomous moving apparatus that autonomously moves based on a received signal and an autonomous movement algorithm, the method comprising: acquiring data of a signal received by the autonomous moving apparatus and an image captured by a camera mounted on the autonomous moving apparatus; identifying the data of the signal and the image in a predetermined movement state of the autonomous moving apparatus; and changing the autonomous movement algorithm of the autonomous moving apparatus, based on the identified data of the signal and the image.
G05D 101/10 - Détails des architectures logicielles ou matérielles utilisées pour la commande de la position utilisant des techniques d’intelligence artificielle [IA]
G06V 10/94 - Architectures logicielles ou matérielles spécialement adaptées à la compréhension d’images ou de vidéos
G06V 20/52 - Activités de surveillance ou de suivi, p. ex. pour la reconnaissance d’objets suspects
G06V 20/58 - Reconnaissance d’objets en mouvement ou d’obstacles, p. ex. véhicules ou piétonsReconnaissance des objets de la circulation, p. ex. signalisation routière, feux de signalisation ou routes
A semiconductor device includes a semiconductor layer of a first conductivity type. A well region that is a second conductivity type well region is formed on a surface layer portion of the semiconductor layer and has a channel region defined therein. A source region that is a first conductivity type source region is formed on a surface layer portion of the well region. A gate insulating film is formed on the semiconductor layer and has a multilayer structure. A gate electrode is opposed to the channel region of the well region where a channel is formed through the gate insulating film.
H01L 21/02 - Fabrication ou traitement des dispositifs à semi-conducteurs ou de leurs parties constitutives
H01L 21/04 - Fabrication ou traitement des dispositifs à semi-conducteurs ou de leurs parties constitutives les dispositifs ayant des barrières de potentiel, p. ex. une jonction PN, une région d'appauvrissement ou une région de concentration de porteurs de charges
H10D 30/60 - Transistors à effet de champ à grille isolée [IGFET]
H10D 30/66 - Transistors FET DMOS verticaux [VDMOS]
H10D 62/13 - Régions semi-conductrices connectées à des électrodes transportant le courant à redresser, amplifier ou commuter, p. ex. régions de source ou de drain
H10D 62/17 - Régions semi-conductrices connectées à des électrodes ne transportant pas de courant à redresser, amplifier ou commuter, p. ex. régions de canal
H10D 62/832 - Corps semi-conducteurs, ou régions de ceux-ci, de dispositifs ayant des barrières de potentiel caractérisés par les matériaux étant des matériaux du groupe IV, p. ex. Si dopé B ou Ge non dopé étant des matériaux du groupe IV comprenant deux éléments ou plus, p. ex. SiGe
H10D 64/23 - Électrodes transportant le courant à redresser, à amplifier, à faire osciller ou à commuter, p. ex. sources, drains, anodes ou cathodes
H10D 64/27 - Électrodes ne transportant pas le courant à redresser, à amplifier, à faire osciller ou à commuter, p. ex. grilles
H10D 64/62 - Électrodes couplées de manière ohmique à un semi-conducteur
H10D 64/68 - Électrodes ayant un conducteur couplé capacitivement à un semi-conducteur par un isolant, p. ex. électrodes du type métal-isolant-semi-conducteur [MIS] caractérisées par l’isolant, p. ex. par l’isolant de grille
H10D 84/03 - Fabrication ou traitement caractérisés par l'utilisation de technologies basées sur les matériaux utilisant une technologie du groupe IV, p. ex. technologie au silicium ou au carbure de silicium [SiC]
This semiconductor device comprises: a chip having a first main surface and a second main surface; a first-conductivity-type first impurity region on the surface layer portion of the first main surface; a plurality of trenches that are on the first main surface and are arranged at a first pitch; a second-conductivity-type second impurity region and a first-conductivity-type third impurity region that are on the surface layer portion of the first impurity region and are disposed in sequence from the second-main-surface side along the side surfaces of the trenches; an embedded electroconductive layer that is embedded in the trenches and faces the second impurity region with a trench-insulating film interposed therebetween; a plurality of second-conductivity-type bottom wells respectively formed at the bottoms of the plurality of trenches; and a plurality of second-conductivity-type first lower pillars that are arranged, at a second pitch different from the first pitch, within the first impurity region below the plurality of bottom wells.
ppnnn of a second inversion buffer 104. A latch circuit 114 is connected to a first node n1 and a second node n2. A first output buffer 116 and a second output buffer 118 receive a voltage Vn1 of the first node n1 and a voltage Vn2 of the second node n2.
This semiconductor device includes: a function assembly including a semiconductor element; a sealing member that covers the semiconductor element, and contacts the function assembly; and a barrier member having permeability lower than that of the sealing member. The interface between the function assembly and the sealing member includes at least one exposed end. The at least one exposed end is exposed to the outside. The barrier member covers at least a part of the at least one exposed end.
This semiconductor device comprises: a control terminal; a semiconductor element that has a first electrode, a second electrode, and a control electrode; a conductive member that is conductively bonded to the control terminal and the control electrode; and a sealing resin that covers a part of the control terminal, a part of the semiconductor element, and the conductive member. The first electrode has a first pad portion and a first terminal portion electrically connected to the first pad portion. The sealing resin has a first surface and a second surface that face opposite directions along a first direction. The first terminal portion is exposed from the first surface. The second electrode is exposed from the second surface. The control terminal is exposed from either the first surface or the second surface.
H01L 23/48 - Dispositions pour conduire le courant électrique vers le ou hors du corps à l'état solide pendant son fonctionnement, p. ex. fils de connexion ou bornes
H01L 23/28 - Encapsulations, p. ex. couches d’encapsulation, revêtements
H01L 25/07 - Ensembles consistant en une pluralité de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide les dispositifs étant tous d'un type prévu dans une seule des sous-classes , , , , ou , p. ex. ensembles de diodes redresseuses les dispositifs n'ayant pas de conteneurs séparés les dispositifs étant d'un type prévu dans la sous-classe
98.
SEMICONDUCTOR DEVICE AND METHOD FOR MANUFACTURING SEMICONDUCTOR DEVICE
A semiconductor device includes a semiconductor element and at least one metal bump. The semiconductor element includes a first electrode. The metal bump is bonded to the first electrode. The metal bump includes a fractured portion spaced apart from the first electrode in a thickness direction of the semiconductor element. As viewed in the thickness direction, a center of the fractured portion is offset from a center of the metal bump. The metal bump includes a large-diameter portion in contact with the first electrode, and a small-diameter portion having a diameter smaller than that of the large-diameter portion. The small-diameter portion is located on a side of the large-diameter portion opposite the first electrode.
A semiconductor device includes a wiring layer, a first semiconductor element, and a first sealing resin. The wiring layer includes a first wiring and a second wiring. The first semiconductor element includes a first electrode and a second electrode disposed opposite to each other in a first direction. The first electrode is electrically bonded to the first wiring. The first sealing resin covers the first semiconductor element. The first sealing resin includes a first surface and a second surface facing away from each other in the first direction. The first surface is closer to the first electrode than to the second electrode. The second wiring is exposed from each of the first surface and the second surface. As viewed in the first direction, the second wiring is spaced apart from the first semiconductor element.
H01L 23/00 - Détails de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide
H01L 23/31 - Encapsulations, p. ex. couches d’encapsulation, revêtements caractérisées par leur disposition
H01L 25/03 - Ensembles consistant en une pluralité de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide les dispositifs étant tous d'un type prévu dans une seule des sous-classes , , , , ou , p. ex. ensembles de diodes redresseuses
A semiconductor device includes a first chip and a second chip. Each chip includes a high-side pad that receives a high-side voltage, a low-side pad that receives a low-side voltage, two or more control pads, an input pad, an output pad, and a functional circuit. In each chip, the two or more control pads are each pulled down to the low-side voltage or pulled up to the high-side voltage. In each chip, the two or more control pads include a target control pad that receives an external control signal. In each chip, an internal control signal is generated on the basis of two or more signals applied to the two or more control pads, and an operation of the functional circuit is controlled on the basis of the internal control signal.
H01L 25/065 - Ensembles consistant en une pluralité de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide les dispositifs étant tous d'un type prévu dans une seule des sous-classes , , , , ou , p. ex. ensembles de diodes redresseuses les dispositifs n'ayant pas de conteneurs séparés les dispositifs étant d'un type prévu dans le groupe
H03K 19/20 - Circuits logiques, c.-à-d. ayant au moins deux entrées agissant sur une sortieCircuits d'inversion caractérisés par la fonction logique, p. ex. circuits ET, OU, NI, NON
