Abrégé

Double metal-insulator-metal (MIM) capacitors, image sensor pixels, and methods for fabricating double MIM capacitors. The double MIM capacitor includes a trench, a first electrode layer, a first dielectric layer, a second electrode layer, a second dielectric layer, a third electrode layer, a metal spacer layer, and a via. The trench is etched between a side of a dielectric film layer and a first conductive layer. The first electrode layer is formed along an inner border of the trench and extending away from an open end of the trench. The first dielectric layer is formed on the first electrode layer. The second electrode is layer formed on the first dielectric layer. The second dielectric layer is formed on the second electrode layer. The third electrode layer is formed on the second dielectric layer. The metal spacer layer is electrically coupling the first and third electrode layers.

Classes IPC  ?

• H10F 39/00 - Dispositifs intégrés, ou ensembles de plusieurs dispositifs, comprenant au moins un élément couvert par le groupe , p. ex. détecteurs de rayonnement comportant une matrice de photodiodes
• H10W 20/40 -

Abrégé

Implementations of a clip may include a first copper layer directly bonded to a first side of a ceramic layer, a second copper layer directly bonded to a second side of the ceramic layer, the second side of the ceramic layer opposite the first side of the ceramic layer, and a plurality of channels partially etched into a thickness of the second copper layer.

Classes IPC  ?

• H10W 70/40 -
• H10W 72/30 -
• H10W 72/50 -
• H10W 72/00 -
• H10W 72/60 -

Abrégé

A switch circuit is disclosed. The switch circuit comprises a transistor including a gate, a source, and a drain. The switch circuit also includes charge path including a charge-path resistor and a charge-path diode coupled in series between a gate input of the switch circuit and the gate of the transistor. The switch circuit further includes a discharge path including a discharge-path resistor and a discharge-path diode coupled in series between the gate input of the switch circuit and the gate of the transistor. The transistor, charge-path resistor, charge-path diode, discharge-path resistor, and discharge-path diode are monolithically integrated.

Classes IPC  ?

• H03K 17/16 - Modifications pour éliminer les tensions ou courants parasites

Abrégé

A switch circuit is disclosed. The switch circuit comprises a transistor including a gate, a source, and a drain, wherein the transistor is included within an integrated circuit package. The switch circuit also includes a charge path coupled between a gate input of the integrated circuit package and the gate of the transistor. The switch circuit further includes a discharge path coupled between the gate input of the integrated circuit package and the gate of the transistor. The charge path and the discharge path have an asymmetric impedance.

Classes IPC  ?

• H03K 17/16 - Modifications pour éliminer les tensions ou courants parasites

Abrégé

A semiconductor device assembly may include a module that includes: a molding compound layer and a substrate located inside of the molding compound layer, a semiconductor die electrically coupled with the substrate, a leadframe coupled with the substrate, the leadframe including a pin terminal extending from the molding compound layer; and a pin assembly including: a base coupled to the module, the base including a pin socket and a pin terminal opening, the pin terminal disposed in the pin terminal opening; and a pin disposed in the pin socket and coupled to the pin terminal.

Classes IPC  ?

• H01L 23/495 - Cadres conducteurs
• H01L 21/48 - Fabrication ou traitement de parties, p. ex. de conteneurs, avant l'assemblage des dispositifs, en utilisant des procédés non couverts par l'un uniquement des groupes ou
• H01L 23/31 - Encapsulations, p. ex. couches d’encapsulation, revêtements caractérisées par leur disposition

Abrégé

Implementations of a sintering film frame may include a frame including an outer perimeter and an inner perimeter, the inner perimeter defining an opening through the frame; a position detection opening through the frame; at least two alignment holes through the frame; and a frame identifier on a side of the frame.

Classes IPC  ?

• H10W 72/00 -
• H10W 72/30 -

Abrégé

An image sensor pixel may include one or more step shield vertical transfer gates that transfer charge generated by a photodiode to a floating diffusion region. The step shield vertical transfer gates may include first portions with first gate oxide thicknesses and second portions with second gate oxide thicknesses that are less than the first thickness. The first portions may be interposed between the photodiode and the second portions. Due to the difference in gate oxide thickness, the first portion may have a higher threshold voltage (Vt) than the second portion. The difference in Vt may steer the charge from the photodiode to the floating diffusion region and may reduce or prevent spill back of the charge to the photodiode when the step shield vertical transfer gates are turned off. The step shield vertical transfer gates may extend partially or entirely through a substrate of the image sensor pixel.

Classes IPC  ?

• H10F 39/00 - Dispositifs intégrés, ou ensembles de plusieurs dispositifs, comprenant au moins un élément couvert par le groupe , p. ex. détecteurs de rayonnement comportant une matrice de photodiodes
• H04N 25/77 - Circuits de pixels, p. ex. mémoires, convertisseurs A/N, amplificateurs de pixels, circuits communs ou composants communs

Abrégé

A vertical, fin-based FET device includes a semiconductor substrate and drift region over the semiconductor substrate. A first gate region portion is on the drift region. Trenches extend through the first gate region portion to the drift region. Fins are within the trenches, extend above the first gate region portion. A second gate region portion is on the first gate region portion and surrounds the fins. The first gate region portion and the drift region form an as-grown interface, the second gate region portion and the first gate region portion form a regrown interface, and the fins comprise base portions within the trenches and upper portions coupled to the base portions and extending above the trenches.

Classes IPC  ?

• H10D 30/83 - Transistors FET avec des électrodes de grille à jonction PN
• H10D 30/01 - Fabrication ou traitement
• H10D 62/10 - Formes, dimensions relatives ou dispositions des régions des corps semi-conducteursFormes des corps semi-conducteurs
• H10D 62/60 - Distribution ou concentrations d’impuretés
• H10D 62/85 - Corps semi-conducteurs, ou régions de ceux-ci, de dispositifs ayant des barrières de potentiel caractérisés par les matériaux étant des matériaux du groupe III-V, p. ex. GaAs

Abrégé

A circuit includes a metal-oxide semiconductor field-effect transistor (MOSFET) having a gate, a source, and a drain. The circuit further includes a first inductor and a second inductor. The first inductor has a small inductance value that is less than a larger inductance value of the second inductor. The circuit further includes a switch configured to include the first inductor in a current path shared by a gate loop and a source loop of the MOSFET when the MOSFET is turning on, and to include the second inductor in the current path shared by the gate loop and the source loop when the MOSFET is turning off.

Classes IPC  ?

• H03K 17/082 - Modifications pour protéger le circuit de commutation contre la surintensité ou la surtension par réaction du circuit de sortie vers le circuit de commande
• H10D 30/65 - Transistors FET DMOS latéraux [LDMOS]
• H10D 30/66 - Transistors FET DMOS verticaux [VDMOS]
• H10D 62/832 - Corps semi-conducteurs, ou régions de ceux-ci, de dispositifs ayant des barrières de potentiel caractérisés par les matériaux étant des matériaux du groupe IV, p. ex. Si dopé B ou Ge non dopé étant des matériaux du groupe IV comprenant deux éléments ou plus, p. ex. SiGe
• H10D 84/83 - Dispositifs intégrés formés dans ou sur des substrats semi-conducteurs qui comprennent uniquement des couches semi-conductrices, p. ex. sur des plaquettes de Si ou sur des plaquettes de GaAs-sur-Si caractérisés par l'intégration d'au moins un composant couvert par les groupes ou , p. ex. l'intégration de transistors IGFET de composants à effet de champ uniquement de transistors FET à grille isolée [IGFET] uniquement

Abrégé

A high dynamic range (HDR) imaging system is disclosed in which the speed of digitizing and storing image data is increased by efficient signal management, without a need for additional resources. By managing the data transfer process in a successive approximation register (SAR) analog-to-digital converter (ADC) circuit, using techniques such as synchronization of control signals, multi-stage memory, and time-multiplexing, higher frame rates can be achieved without relying on increasing bandwidth with additional channels, or increasing power consumption or complexity of the imaging system.

Classes IPC  ?

• H04N 25/78 - Circuits de lecture pour capteurs adressés, p. ex. amplificateurs de sortie ou convertisseurs A/N
• H03M 1/38 - Valeur analogique comparée à des valeurs de référence uniquement séquentiellement, p. ex. du type à approximations successives
• H04N 25/771 - Circuits de pixels, p. ex. mémoires, convertisseurs A/N, amplificateurs de pixels, circuits communs ou composants communs comprenant des moyens de stockage autres que la diffusion flottante
• H04N 25/709 - Circuits de commande de l'alimentation électrique

Abrégé

A semiconductor device package may include a substrate having an insulating layer with a patterned conductive layer formed thereon, the patterned conductive layer including at least a first pattern portion and a second pattern portion. The semiconductor device package may include a leadframe having a lead that is soldered to the substrate with solder provided in an opening between the first pattern portion and the second pattern portion and with the lead inserted into the opening.

Classes IPC  ?

• H05K 1/18 - Circuits imprimés associés structurellement à des composants électriques non imprimés
• H05K 3/3485 -
• H05K 3/3494 -
• H10W 70/40 -
• H05K 3/341 -

Abrégé

An illustrative stator includes: a first side proximate to a first rotor; and a second side proximate to a second rotor. A first receive coil includes a first main winding positioned on the first side to have a first dominant coupling to the first rotor and a second subordinate coupling to the second rotor, and a first offset winding positioned on the second side to have a second principal coupling to the second rotor to offset the second subordinate coupling. A second receive coil includes a second main winding positioned on the second side to have a second dominant coupling to the second rotor and a first subordinate coupling to the first rotor, and a second offset winding positioned on the first side to have a first principal coupling to the first rotor to offset the first subordinate coupling.

Classes IPC  ?

• G01L 3/14 - Dynamomètres de transmission rotatifs dans lesquels l'élément transmettant le couple est autre qu'un arbre élastique en torsion
• H02K 7/14 - Association structurelle à des charges mécaniques, p. ex. à des machines-outils portatives ou des ventilateurs
• H02K 11/24 - Dispositifs pour détecter le couple ou actionnés par des valeurs de cette variable

Abrégé

Audio communication methods, devices, and systems are provided with an ultra-low latency communications protocol. One illustrative communication method suitable for a primary hearing instrument includes: transmitting a preamble packet to initiate a wireless connection; after receiving a preamble response packet, wirelessly sending a downlink stream of audio data frames; and wirelessly receiving an uplink stream of audio data frames. The audio data frames of the downlink stream and the uplink stream each having multiple single-sample audio data packets without any preambles or sync words. The single-sample audio data packets of the downlink stream and the uplink stream are interleaved between each other.

Classes IPC  ?

• H04R 25/00 - Appareils pour sourds

Abrégé

A comparator is disclosed. The comparator includes an amplifier circuit, a latch circuit, and a boost circuit. The amplifier is configured to amplify a difference between the first and second differential inputs during an active phase of the comparator. The latch circuit includes first and second transistors, respectively coupled to first and second differential amplifier outputs, and configured to respectively drive first and second legs of the latch circuit during the active phase. The boost circuit includes first and second boost transistors respectively coupled to the first and second differential amplifier outputs, and configured to respectively provide a first supplemental current to the first differential output of the latch circuit and a second supplemental current to the second differential output of the latch circuit.

Classes IPC  ?

• H03K 5/24 - Circuits présentant plusieurs entrées et une sortie pour comparer des impulsions ou des trains d'impulsions entre eux en ce qui concerne certaines caractéristiques du signal d'entrée, p. ex. la pente, l'intégrale la caractéristique étant l'amplitude
• H03K 19/20 - Circuits logiques, c.-à-d. ayant au moins deux entrées agissant sur une sortieCircuits d'inversion caractérisés par la fonction logique, p. ex. circuits ET, OU, NI, NON
• H03M 1/34 - Valeur analogique comparée à des valeurs de référence

Abrégé

Implementations of high-power semiconductor device modules are described, including automotive power transistor assemblies for use in power amplifier circuits such as a cascode circuit. In some implementations, power amplifier circuit components are provided on separate semiconductor die attached to discrete dual die attach pads. A separation between the die attach pads, as well as a through-hole, provide sufficient isolation between the die to permit operation of the circuit at high voltages without relying on a thick multi-layer direct bond copper (DBC) isolation structure. In some implementations, higher voltage operation can be supported by a thin multi-layer, resin coated copper DAP in which the top layer is split.

Classes IPC  ?

• H10W 90/00 -
• H10W 70/40 -
• H10W 74/01 -
• H10W 74/10 -

Abrégé

In a general aspect, a semiconductor device package can include a die attach paddle having a first surface and a second surface that is opposite the first surface; a semiconductor die coupled with the first surface of the die attach paddle, and a direct-bonded-metal (DBM) substrate The DBM substrate can include a ceramic layer having a first surface and a second surface that is opposite the first surface, a first metal layer disposed on the first surface of the ceramic layer and coupled with the second surface of the die attach paddle, a second metal layer disposed on the second surface of the ceramic layer, and a thermally conductive adhesive disposed on the second metal layer, At least a surface of the thermally conductive adhesive can be exposed external to the device package. The thermally conductive adhesive can be configured for coupling the device package with a thermal dissipation appliance.

Classes IPC  ?

• H10W 40/25 -
• H10W 40/70 -
• H10W 70/40 -
• H10W 74/01 -
• H10W 74/10 -
• H10W 90/00 -

Abrégé

Implementations of a method of wirebonding may include providing a bond wire; forming a first wirebond on a surface of a substrate using a bond head and lifting the bond head away from the bond wire a predetermined distance, causing the bond wire to lift from the surface of the substrate. The method may include cutting the bond wire and forming a second wirebond on the surface of the substrate using the bond head.

Classes IPC  ?

• H01L 23/00 - Détails de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide

Abrégé

A trench MOSFET is disclosed. The trench MOSFET includes a silicon carbide substrate and an epitaxial layer disposed on the substrate, the epitaxial layer having a crystallographic structure with a growth direction that is angularly offset from a surface normal of an upper surface of the epitaxial layer. The trench MOSFET further includes a drift region, a base region, and a source region formed in the epitaxial layer, and a gate formed within a trench. The trench extends through the source region and the base region and has first and second sidewalls that are angularly offset from the surface normal of the upper surface of the epitaxial layer and along respective first and second non-polar crystal planes of the crystallographic structure of the epitaxial layer.

Classes IPC  ?

• H10D 30/66 - Transistors FET DMOS verticaux [VDMOS]
• H10D 30/01 - Fabrication ou traitement
• H10D 62/10 - Formes, dimensions relatives ou dispositions des régions des corps semi-conducteursFormes des corps semi-conducteurs
• H10D 62/832 - Corps semi-conducteurs, ou régions de ceux-ci, de dispositifs ayant des barrières de potentiel caractérisés par les matériaux étant des matériaux du groupe IV, p. ex. Si dopé B ou Ge non dopé étant des matériaux du groupe IV comprenant deux éléments ou plus, p. ex. SiGe
• H10D 64/27 - Électrodes ne transportant pas le courant à redresser, à amplifier, à faire osciller ou à commuter, p. ex. grilles

Abrégé

A power converter includes a transformer, an H-bridge coupled between a secondary side of the transformer and a battery, a four-leg matrix bridge coupled between an AC voltage input and a primary side of the transformer, and a control circuit coupled to control switching of the four-leg matrix bridge and the H-bridge. The control circuit is configured to apply a parallel phase switching pattern in response to a single-phase AC voltage at the AC voltage input, and to apply a sequential-phase switching pattern in response to three-phase AC voltage at the AC voltage input. The parallel-phase switching pattern comprises switching the first-phase leg, the second-phase leg, and the third-phase leg of the four-leg matrix bridge in parallel. The sequential-phase switching pattern rotates between switching the first-phase leg and the neutral leg, switching the second-phase leg and the neutral leg, and switching the third-phase leg and the neutral leg.

Classes IPC  ?

• H02M 7/219 - Transformation d'une puissance d'entrée en courant alternatif en une puissance de sortie en courant continu sans possibilité de réversibilité par convertisseurs statiques utilisant des tubes à décharge avec électrode de commande ou des dispositifs à semi-conducteurs avec électrode de commande utilisant des dispositifs du type triode ou transistor exigeant l'application continue d'un signal de commande utilisant uniquement des dispositifs à semi-conducteurs dans une configuration en pont
• H02J 7/04 - Régulation du courant ou de la tension de charge

Abrégé

A power converter includes a transformer, an H-bridge coupled between a secondary side of the transformer and a battery, and a three-phase matrix bridge coupled between a three-phase AC voltage input and a primary side of the transformer, and a control circuit coupled to control switching of the three-phase matrix bridge and the H-bridge. The control circuit is configured to alternate between a selected two of a first two-phase switching pattern, a second two-phase switching pattern, and a third two-phase switching pattern, wherein (i) the first two-phase switching pattern comprises switching a first phase and a second phase of the three-phase matrix bridge, (ii) the second two-phase switching pattern comprises switching the first phase and a third phase of the three-phase matrix bridge, and (iii) the third two-phase switching pattern comprises switching the second phase and the third phase of the three-phase matrix bridge.

Classes IPC  ?

• H02M 3/335 - Transformation d'une puissance d'entrée en courant continu en une puissance de sortie en courant continu avec transformation intermédiaire en courant alternatif par convertisseurs statiques utilisant des tubes à décharge avec électrode de commande ou des dispositifs à semi-conducteurs avec électrodes de commande pour produire le courant alternatif intermédiaire utilisant des dispositifs du type triode ou transistor exigeant l'application continue d'un signal de commande utilisant uniquement des dispositifs à semi-conducteurs
• H02M 7/219 - Transformation d'une puissance d'entrée en courant alternatif en une puissance de sortie en courant continu sans possibilité de réversibilité par convertisseurs statiques utilisant des tubes à décharge avec électrode de commande ou des dispositifs à semi-conducteurs avec électrode de commande utilisant des dispositifs du type triode ou transistor exigeant l'application continue d'un signal de commande utilisant uniquement des dispositifs à semi-conducteurs dans une configuration en pont

Abrégé

A power converter includes an H-bridge coupled between a secondary side of the transformer and a battery, and a three-phase matrix bridge coupled between an AC voltage input and a primary side of the transformer. The three-phase matrix bridge includes first, second, and third phases coupled respectively between the transformer and an AC voltage input. The power converter further includes a control circuit that controls switching of the three-phase matrix bridge and the H-bridge. In response to a three-phase AC voltage at the AC voltage input, the control circuit applies a time-multiplexed switching pattern to switch the three-phase matrix bridge. In response to a single-phase AC voltage across a first-phase input and a second-phase input of the AC voltage input, the control circuit applies a single-phase switching pattern that operates the third phase as a T-type switch in conjunction with switching of the first phase and the second phase.

Classes IPC  ?

• H02M 7/483 - Convertisseurs munis de sorties pouvant chacune avoir plus de deux niveaux de tension
• H02M 7/00 - Transformation d'une puissance d'entrée en courant alternatif en une puissance de sortie en courant continuTransformation d'une puissance d'entrée en courant continu en une puissance de sortie en courant alternatif
• H02M 7/217 - Transformation d'une puissance d'entrée en courant alternatif en une puissance de sortie en courant continu sans possibilité de réversibilité par convertisseurs statiques utilisant des tubes à décharge avec électrode de commande ou des dispositifs à semi-conducteurs avec électrode de commande utilisant des dispositifs du type triode ou transistor exigeant l'application continue d'un signal de commande utilisant uniquement des dispositifs à semi-conducteurs
• H02M 7/219 - Transformation d'une puissance d'entrée en courant alternatif en une puissance de sortie en courant continu sans possibilité de réversibilité par convertisseurs statiques utilisant des tubes à décharge avec électrode de commande ou des dispositifs à semi-conducteurs avec électrode de commande utilisant des dispositifs du type triode ou transistor exigeant l'application continue d'un signal de commande utilisant uniquement des dispositifs à semi-conducteurs dans une configuration en pont

Abrégé

In a general aspect, a semiconductor device assembly includes a substrate having a patterned metal layer, a first semiconductor die coupled with a first portion of the patterned metal layer, and a plurality of conductive terminals. At least one of the plurality of conductive terminals is coupled with a second portion of the patterned metal layer. The assembly also includes a die attach paddle coupled with a third portion of the patterned metal layer, and a second semiconductor die coupled with the die attach paddle. The assembly further includes a plurality of wire bonds respectively electrically coupling the second semiconductor die with a first conductive terminal of the plurality of conductive terminals, the second semiconductor die with the die attach paddle, the second semiconductor die with the first semiconductor die, and the first semiconductor die with a second conductive terminal of the plurality of conductive terminals.

Classes IPC  ?

• H01L 23/495 - Cadres conducteurs
• H01L 23/29 - Encapsulations, p. ex. couches d’encapsulation, revêtements caractérisées par le matériau

Abrégé

An infrared detector may include pixels on a compound-semiconductor substrate and the transistors for each pixel on a separate, silicon substrate. Communication between the substrates in this device may require a large number of connections at a very small scale. An inter-substrate connector is disclosed which can accommodate the very small scale. Each inter-substrate connector may include a combination of a via portion and a solder-bump portion (i.e., via bump). The via portion and the solder-bump portion may be produced by a plate-through-resist (PTR) process in which the portions, and at least one layer of solder, are deposited through openings etched in a photo resistive layer on the silicon substrate. The PTR process may be more efficient than other fabrication processes because it only requires one plating setup and no chemical metal planarization (CMP).

Classes IPC  ?

• H01L 23/00 - Détails de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide
• H01L 25/16 - Ensembles consistant en une pluralité de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide les dispositifs étant de types couverts par plusieurs des sous-classes , , , , ou , p. ex. circuit hybrides
• H10F 39/18 - Capteurs d’images à semi-conducteurs d’oxyde de métal complémentaire [CMOS]Capteurs d’images à matrice de photodiodes
• H10F 39/95 - Ensembles de plusieurs dispositifs comportant au moins un dispositif intégré couvert par le groupe , p. ex. comportant des capteurs d’images intégrés
• H10F 77/123 - Matériaux actifs comportant uniquement des matériaux du groupe II-VI, p. ex. CdS, ZnS ou HgCdTe

Abrégé

A module includes an assembly of a semiconductor device die coupled to a lead frame. A board is disposed below the lead frame. The board includes a plated-through hole (PTH) aligned with an opening in the lead frame above the board. The module further includes a mold body encapsulating at least a portion of the assembly. The mold body includes a through-mold via (TMV) aligned with the opening in the lead frame and with the PTH. The PTH is physically accessible from outside the mold body through the TMV and the opening in the lead frame.

Classes IPC  ?

• H10W 70/40 -
• H10W 74/01 -
• H10W 74/10 -
• H10W 90/00 -

Abrégé

In a general aspect, a semiconductor device can include a semiconductor substrate, a trench formed in the semiconductor substrate and a first dielectric layer lining the trench. The semiconductor device can further include a first semiconductor material disposed in a lower portion of the trench. The first dielectric layer being can be disposed between the semiconductor substrate and the first semiconductor material. The semiconductor device can also include a second dielectric layer disposed on the first semiconductor material and a second semiconductor material disposed in an upper portion of the trench. The first dielectric layer can be disposed between the semiconductor substrate and the second semiconductor material. The second dielectric layer can be disposed between the first semiconductor material and the second semiconductor material. The semiconductor device can also include at least one of a diode or a resistor defined in the second semiconductor material.

Classes IPC  ?

• H10D 84/00 - Dispositifs intégrés formés dans ou sur des substrats semi-conducteurs qui comprennent uniquement des couches semi-conductrices, p. ex. sur des plaquettes de Si ou sur des plaquettes de GaAs-sur-Si
• H10D 30/01 - Fabrication ou traitement
• H10D 62/10 - Formes, dimensions relatives ou dispositions des régions des corps semi-conducteursFormes des corps semi-conducteurs
• H10D 30/66 - Transistors FET DMOS verticaux [VDMOS]
• H10D 64/23 - Électrodes transportant le courant à redresser, à amplifier, à faire osciller ou à commuter, p. ex. sources, drains, anodes ou cathodes

Abrégé

Implementations of a dual sided cooling module may include a high side module coupled over a low side module through a coupling heat sink at a first largest planar surface of the high side module and at a first largest planar surface of the low side module; a high side heat sink coupled at a second largest planar surface of the high side module; and a low side heat sink coupled at a second largest planar surface of the low side module. A single cooling fluid may contact the coupling heat sink, the high side heat sink, and the low side heat sink.

Classes IPC  ?

• H10W 40/47 -
• H05K 7/20 - Modifications en vue de faciliter la réfrigération, l'aération ou le chauffage
• H10W 40/22 -
• H10W 72/50 -

Abrégé

A semiconductor device is disclosed. The semiconductor device includes a first die and a second die. The semiconductor device also includes a hybrid bond layer bonding the first die and the second die. The hybrid bond layer includes a plurality of hybrid bonds coupling internal circuitry of the first die to internal circuitry of the second die, a hybrid-bond die seal surrounding at least in part the plurality of hybrid bonds, and a plurality of hybrid-bond crack stops located around a perimeter of the semiconductor device between the hybrid-bond die seal and a device edge.

Classes IPC  ?

• H10F 39/00 - Dispositifs intégrés, ou ensembles de plusieurs dispositifs, comprenant au moins un élément couvert par le groupe , p. ex. détecteurs de rayonnement comportant une matrice de photodiodes

Abrégé

A transistor is disclosed. The transistor includes a gate runner coupled to a gate of the transistor. The transistor also includes a source region and a silicide layer coupling a source metal to the source region. The silicide layer includes a silicide contact area located under the source metal and coupling the source metal to a first portion of the source region under the source metal, and a silicide extension area located under an insulator and providing a lateral coupling from the source metal to a second portion of the source region located under the insulator.

Classes IPC  ?

• H10D 64/27 - Électrodes ne transportant pas le courant à redresser, à amplifier, à faire osciller ou à commuter, p. ex. grilles
• H10D 62/832 - Corps semi-conducteurs, ou régions de ceux-ci, de dispositifs ayant des barrières de potentiel caractérisés par les matériaux étant des matériaux du groupe IV, p. ex. Si dopé B ou Ge non dopé étant des matériaux du groupe IV comprenant deux éléments ou plus, p. ex. SiGe
• H10D 64/60 - Électrodes caractérisées par leurs matériaux

Abrégé

Described implementations provide an apparatus that includes a direct bonded metal (DBM) substrate including at least a metal layer coupled to an insulating layer, and a leadframe of a package including an inner conductive portion and an outer conductive portion, the outer conductive portion including an outer angled portion, wherein the inner conductive portion is configured to be disposed in a molding material of the package, wherein the inner conductive portion is coupled to the metal layer of the DBM substrate.

Classes IPC  ?

• H10W 90/00 -
• H10W 70/00 -
• H10W 72/00 -
• H10W 74/10 -

Abrégé

Three-dimensional integration of devices, such as image sensors, may result in die-to-die delamination. The present disclosure describes a method to enhance die-to-die bonding and prevent moisture absorption. The method includes adding a sealing material to the side walls of a die-stack in order to strengthen a seam between the die layers and to block moisture absorption. The sealing material may also be used on a top surface of an image sensor to support and adhere to a glass window.

Classes IPC  ?

• H01L 21/56 - Encapsulations, p. ex. couches d’encapsulation, revêtements
• H01L 21/78 - Fabrication ou traitement de dispositifs consistant en une pluralité de composants à l'état solide ou de circuits intégrés formés dans ou sur un substrat commun avec une division ultérieure du substrat en plusieurs dispositifs individuels
• H01L 23/00 - Détails de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide
• H01L 25/16 - Ensembles consistant en une pluralité de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide les dispositifs étant de types couverts par plusieurs des sous-classes , , , , ou , p. ex. circuit hybrides
• H10F 39/00 - Dispositifs intégrés, ou ensembles de plusieurs dispositifs, comprenant au moins un élément couvert par le groupe , p. ex. détecteurs de rayonnement comportant une matrice de photodiodes
• H10F 39/95 - Ensembles de plusieurs dispositifs comportant au moins un dispositif intégré couvert par le groupe , p. ex. comportant des capteurs d’images intégrés

Abrégé

Heat sinks for power electronics assemblies that include liquid cooling jackets. A heat sink may include a vapor chamber. A heat sink may include a baseplate extending from the vapor chamber. A heat sink may include a housing coupled to the baseplate, wherein the housing and the baseplate define an interior volume configured for a first working fluid to pass therethrough to transfer thermal energy from the baseplate and the vapor chamber to the first working fluid.

Classes IPC  ?

• H05K 7/20 - Modifications en vue de faciliter la réfrigération, l'aération ou le chauffage

Abrégé

A switch system includes (i) high-side and low-side transistors coupled in series between a DC voltage bus and a system ground, (ii) a switch-node capacitance including high-side and low-side capacitances from respective drains to sources of the high-side and low-side transistors, (iii) a DC power source coupled between the DC voltage bus and the system ground, wherein the DC power source, the high-side transistor, and the low-side transistor form a loop with a parasitic loop inductance, (iv) a control circuit configured to drive the high-side transistor and the low-side transistor on and off in an alternating fashion from each other, (v) an auxiliary circuit configured to, during a switching transition of the low-side transistor from a low-side on-state to a low-side off-state, provide an offset current to the low-side transistor that, in combination with a load current, triggers a resonance of the parasitic loop inductance and the switch-node capacitance.

Classes IPC  ?

• H02M 1/32 - Moyens pour protéger les convertisseurs autrement que par mise hors circuit automatique
• H02M 1/00 - Détails d'appareils pour transformation
• H02M 7/537 - Transformation d'une puissance d'entrée en courant continu en une puissance de sortie en courant alternatif sans possibilité de réversibilité par convertisseurs statiques utilisant des tubes à décharge avec électrode de commande ou des dispositifs à semi-conducteurs avec électrode de commande utilisant des dispositifs du type triode ou transistor exigeant l'application continue d'un signal de commande utilisant uniquement des dispositifs à semi-conducteurs, p. ex. onduleurs à impulsions à un seul commutateur

Abrégé

Implementations of a jig may include at least one pocket that may include an opening through a thickness of the jig; and a plurality of chamfered corner openings where each of the plurality of chamfered corner openings is located at a corner of the at least one pocket arranged around the opening. The pocket may include angled sides of the opening. The at least one pocket may be formed in a body portion of the jig.

Classes IPC  ?

• B23K 3/08 - Dispositifs auxiliaires à cet effet
• B23K 101/40 - Dispositifs semi-conducteurs

Abrégé

A self-aligned gate-drain overlap trench MOSFET includes a trench gate structure that includes a trench extending from the first major surface into the region of semiconductor material, a shield dielectric layer adjacent to a lower portion of the trench, and a shield electrode adjacent to the shield dielectric layer in the lower portion of the active trench. The gate electrode includes a second polycrystalline semiconductor material, a gate conductive layer adjacent to the gate electrode, and a dielectric fill structure in the trench electrically isolating the gate electrode and the gate conductive layer from the shield electrode. The body region has a bottom edge, and the width of the body region above the bottom edge is substantially greater than a width of the semiconductor material below the bottom edge.

Classes IPC  ?

• H10D 30/66 - Transistors FET DMOS verticaux [VDMOS]
• H10D 30/01 - Fabrication ou traitement
• H10D 62/17 - Régions semi-conductrices connectées à des électrodes ne transportant pas de courant à redresser, amplifier ou commuter, p. ex. régions de canal
• H10D 64/00 - Électrodes de dispositifs ayant des barrières de potentiel

Abrégé

A semiconductor device includes a semiconductor substrate. A first metal layer having a first thickness is disposed on a first portion of a surface of the semiconductor substrate. A second metal layer having a second thickness is disposed on a second portion of the surface of the semiconductor substrate. The first thickness is greater than the second thickness. A passivating dielectric material layer is disposed over both the first metal layer and the second metal layer.

Classes IPC  ?

• H10D 64/66 - Électrodes ayant un conducteur couplé capacitivement à un semi-conducteur par un isolant, p. ex. électrodes du type métal-isolant-semi-conducteur [MIS]
• H10D 12/00 - Dispositifs bipolaires contrôlés par effet de champ, p. ex. transistors bipolaires à grille isolée [IGBT]
• H10D 12/01 - Fabrication ou traitement
• H10D 62/10 - Formes, dimensions relatives ou dispositions des régions des corps semi-conducteursFormes des corps semi-conducteurs

Abrégé

An illustrative controller includes: a feedback circuit that produces a PWM signal based on an output node voltage; and an overcurrent protection (OCP) circuit configured to convert the PWM signal into (i) a high side control (HSFET) signal for a high side switch, and (ii) a low side control (LSFET) signal for a low side switch. The OCP circuit includes: a high side positive overcurrent detector that de-asserts the HSFET signal and asserts the LSFET signal for a first interval when the current exceeds a first threshold during assertion of the PWM signal; a low side positive overcurrent detector that disables the HSFET signal and asserts the LSFET signal for a second interval when the current exceeds a second threshold during de-assertion of the PWM signal; and a low side negative overcurrent detector that de-asserts the LSFET signal for a third interval when the current falls below a third threshold.

Classes IPC  ?

• H02M 1/32 - Moyens pour protéger les convertisseurs autrement que par mise hors circuit automatique
• H02M 1/00 - Détails d'appareils pour transformation
• H02M 1/14 - Dispositions de réduction des ondulations d'une entrée ou d'une sortie en courant continu
• H02M 3/157 - Transformation d'une puissance d'entrée en courant continu en une puissance de sortie en courant continu sans transformation intermédiaire en courant alternatif par convertisseurs statiques utilisant des tubes à décharge avec électrode de commande ou des dispositifs à semi-conducteurs avec électrode de commande utilisant des dispositifs du type triode ou transistor exigeant l'application continue d'un signal de commande utilisant uniquement des dispositifs à semi-conducteurs avec commande automatique de la tension ou du courant de sortie, p. ex. régulateurs à commutation avec commande numérique
• H02M 3/158 - Transformation d'une puissance d'entrée en courant continu en une puissance de sortie en courant continu sans transformation intermédiaire en courant alternatif par convertisseurs statiques utilisant des tubes à décharge avec électrode de commande ou des dispositifs à semi-conducteurs avec électrode de commande utilisant des dispositifs du type triode ou transistor exigeant l'application continue d'un signal de commande utilisant uniquement des dispositifs à semi-conducteurs avec commande automatique de la tension ou du courant de sortie, p. ex. régulateurs à commutation comprenant plusieurs dispositifs à semi-conducteurs comme dispositifs de commande finale pour une charge unique

Abrégé

Methods, devices, and systems employing low power digital signal phase detection may employ: an analog to digital converter configured to convert an analog receive signal into a digital receive signal using a sampling clock with a clock frequency equal to at least four times a carrier frequency; a downconverter configured to convert the digital receive signal into a quadrature baseband signal having an in-phase component and a quadrature phase component; and an arctangent module configured to derive a phase signal from the quadrature baseband signal. The foregoing may offer substantial reductions in energy consumption relative to conventional methods for digital signal phase detection.

Classes IPC  ?

• H03M 1/06 - Compensation ou prévention continue de l'influence indésirable de paramètres physiques
• H03M 1/00 - Conversion analogique/numériqueConversion numérique/analogique

Abrégé

An image sensor includes a noise-decoupling device, such as a capacitor, directly connected to a top surface of a sensor-die, in order to reduce artifacts in an image caused by noise. The noise, which may be from switching circuitry within the image sensor, can be reduced more efficiently when the capacitor is directly coupled directly to the image-sensor die because the decoupling path to ground may experience less resistance than longer decoupling paths.

Classes IPC  ?

• H01L 25/16 - Ensembles consistant en une pluralité de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide les dispositifs étant de types couverts par plusieurs des sous-classes , , , , ou , p. ex. circuit hybrides
• H01L 23/00 - Détails de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide
• H01L 25/00 - Ensembles consistant en une pluralité de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide
• H10D 1/68 - Condensateurs n’ayant pas de barrières de potentiel
• H10F 39/00 - Dispositifs intégrés, ou ensembles de plusieurs dispositifs, comprenant au moins un élément couvert par le groupe , p. ex. détecteurs de rayonnement comportant une matrice de photodiodes
• H10F 39/95 - Ensembles de plusieurs dispositifs comportant au moins un dispositif intégré couvert par le groupe , p. ex. comportant des capteurs d’images intégrés

Abrégé

An apparatus includes a base, a tip, and a body region disposed between the base and the tip. The apparatus further includes a flange disposed on a top of a moving component and a biasing component coupled to the moving component. The moving component is configured to slide on the body region, and the biasing component is configured to bias the flange upward against a surface.

Classes IPC  ?

• H01R 4/48 - Connexions par serrageConnexions par ressort utilisant un ressort, un clip, ou un autre organe élastique
• H01L 23/538 - Dispositions pour conduire le courant électrique à l'intérieur du dispositif pendant son fonctionnement, d'un composant à un autre la structure d'interconnexion entre une pluralité de puces semi-conductrices se trouvant au-dessus ou à l'intérieur de substrats isolants
• H01L 25/00 - Ensembles consistant en une pluralité de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide
• H01L 25/07 - Ensembles consistant en une pluralité de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide les dispositifs étant tous d'un type prévu dans une seule des sous-classes , , , , ou , p. ex. ensembles de diodes redresseuses les dispositifs n'ayant pas de conteneurs séparés les dispositifs étant d'un type prévu dans la sous-classe

Abrégé

A package includes a first direct bonded metal (DBM) substrate, a first semiconductor die disposed on a top surface of the first DBM substrate, a second DBM substrate disposed at a height above the first DBM substrate, and a second semiconductor die disposed on a top surface of the second DBM substrate. A wire bond is made between the first semiconductor die disposed on the top surface of the first DBM substrate and the second semiconductor die disposed on the top surface of the second DBM substrate.

Classes IPC  ?

• H10W 90/00 -
• H10W 70/04 -
• H10W 70/40 -
• H10W 70/65 -
• H10W 70/685 -
• H10W 72/00 -
• H10W 72/30 -
• H10W 72/50 -

Abrégé

A switching regulator is disclosed that includes a driver having a driver-wake circuit configured to report its readiness for operation during a startup period. The driver-wake circuit can operate during startup by temporarily drawing power from the controller’s power supply until the driver’s power supply has reached a level sufficient to power the driver-wake circuit. The driver-wake circuit is configured to communicate the status of the driver’s power supply during startup over a pin typically used to communicate temperature. Thus, the disclosed driver can communicate status during startup without needing extra pins, and because the circuitry is automatically disconnected after startup, very little additional power is consumed.

Classes IPC  ?

• H02M 3/158 - Transformation d'une puissance d'entrée en courant continu en une puissance de sortie en courant continu sans transformation intermédiaire en courant alternatif par convertisseurs statiques utilisant des tubes à décharge avec électrode de commande ou des dispositifs à semi-conducteurs avec électrode de commande utilisant des dispositifs du type triode ou transistor exigeant l'application continue d'un signal de commande utilisant uniquement des dispositifs à semi-conducteurs avec commande automatique de la tension ou du courant de sortie, p. ex. régulateurs à commutation comprenant plusieurs dispositifs à semi-conducteurs comme dispositifs de commande finale pour une charge unique
• H02M 1/00 - Détails d'appareils pour transformation
• H02M 1/32 - Moyens pour protéger les convertisseurs autrement que par mise hors circuit automatique
• H02M 1/36 - Moyens pour mettre en marche ou arrêter les convertisseurs

Abrégé

A comparator circuit is disclosed. The comparator circuit includes a comparator with a first input terminal configured to receive a first input signal, a second input terminal configured to receive a second input signal, a chopper circuit configured to alternate an input polarity of an input stage during a first phase and a second phase. The comparator circuit further includes a counter circuit coupled to receive a comparator-output signal and a clock signal, the counter circuit configured to generate a first count during the first phase and to generate a second count during the second phase based on the comparator-output signal and the clock signal. The comparator circuit further includes a compensation circuit configured to generate an offset-compensation signal based on the first count and the second count. The comparator further includes an offset controller configured to adjust an input offset of the comparator based on the offset-compensation signal.

Classes IPC  ?

• H03K 5/24 - Circuits présentant plusieurs entrées et une sortie pour comparer des impulsions ou des trains d'impulsions entre eux en ce qui concerne certaines caractéristiques du signal d'entrée, p. ex. la pente, l'intégrale la caractéristique étant l'amplitude
• G01R 19/00 - Dispositions pour procéder aux mesures de courant ou de tension ou pour en indiquer l'existence ou le signe

Abrégé

Described implementations provide an apparatus that includes a conductive portion (210A, 210B) of a package (100), including a die attach pad (DAP) (134), a semiconductor die (130) coupled to the DAP, and a direct bonded metal (DBM) substrate (108) including at least a metal layer (110) coupled to a dielectric layer (112), the semiconductor die (130) and the DAP (134) being included in a first vertical stack (140) separated from a second vertical stack (120) including the DBM substrate (108).

Classes IPC  ?

• H01L 23/495 - Cadres conducteurs
• H01L 23/498 - Connexions électriques sur des substrats isolants
• H01L 25/07 - Ensembles consistant en une pluralité de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide les dispositifs étant tous d'un type prévu dans une seule des sous-classes , , , , ou , p. ex. ensembles de diodes redresseuses les dispositifs n'ayant pas de conteneurs séparés les dispositifs étant d'un type prévu dans la sous-classe
• H01L 25/16 - Ensembles consistant en une pluralité de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide les dispositifs étant de types couverts par plusieurs des sous-classes , , , , ou , p. ex. circuit hybrides
• H01L 21/48 - Fabrication ou traitement de parties, p. ex. de conteneurs, avant l'assemblage des dispositifs, en utilisant des procédés non couverts par l'un uniquement des groupes ou
• H01L 23/373 - Refroidissement facilité par l'emploi de matériaux particuliers pour le dispositif
• H01L 23/367 - Refroidissement facilité par la forme du dispositif
• H01L 25/065 - Ensembles consistant en une pluralité de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide les dispositifs étant tous d'un type prévu dans une seule des sous-classes , , , , ou , p. ex. ensembles de diodes redresseuses les dispositifs n'ayant pas de conteneurs séparés les dispositifs étant d'un type prévu dans le groupe

Abrégé

A DC-DC converter circuit is disclosed. The DC-DC converter circuit includes a high-side transistor coupled between a first input supply node and a switching node, and a low-side transistor coupled between the switching node and a second input supply node. The DC-DC converter circuit also includes a control circuit configured to drive the high-side transistor and the low-side transistor to regulate an average current of the DC-DC converter circuit. The DC-DC converter circuit further includes a curvature compensation circuit configured to adjust the average current of the DC-DC converter circuit in response to a duty cycle of the high-side transistor.

Classes IPC  ?

• H02M 1/00 - Détails d'appareils pour transformation
• H02M 3/00 - Transformation d'une puissance d'entrée en courant continu en une puissance de sortie en courant continu
• H02M 3/158 - Transformation d'une puissance d'entrée en courant continu en une puissance de sortie en courant continu sans transformation intermédiaire en courant alternatif par convertisseurs statiques utilisant des tubes à décharge avec électrode de commande ou des dispositifs à semi-conducteurs avec électrode de commande utilisant des dispositifs du type triode ou transistor exigeant l'application continue d'un signal de commande utilisant uniquement des dispositifs à semi-conducteurs avec commande automatique de la tension ou du courant de sortie, p. ex. régulateurs à commutation comprenant plusieurs dispositifs à semi-conducteurs comme dispositifs de commande finale pour une charge unique

Abrégé

A cascoded switch system includes a JFET, a MOSFET, and a cascode-drive circuit comprising (i) a drain-sense circuit to compare a drain voltage against a drain threshold, (ii) a logic gate to assert a cascode-on signal based on an input signal on-state or the drain voltage being less than the drain threshold, and to assert a cascode-off signal based on an input signal off-state and the drain voltage being greater than the drain threshold, (iii) a JFET drive circuit to drive the JFET on in response to the cascode-on signal, and with a negative voltage in response to the cascode-off signal, (iv) a comparator to compare the JFET gate voltage against a threshold, and (v) a MOSFET drive circuit to force the MOSFET on in response to the cascode-on signal, and force the MOSFET on or off based on the comparator output and in response to the cascode-off signal.

Classes IPC  ?

• H03K 17/16 - Modifications pour éliminer les tensions ou courants parasites
• H02M 1/088 - Circuits spécialement adaptés à la production d'une tension de commande pour les dispositifs à semi-conducteurs incorporés dans des convertisseurs statiques pour la commande simultanée de dispositifs à semi-conducteurs connectés en série ou en parallèle
• H02M 3/158 - Transformation d'une puissance d'entrée en courant continu en une puissance de sortie en courant continu sans transformation intermédiaire en courant alternatif par convertisseurs statiques utilisant des tubes à décharge avec électrode de commande ou des dispositifs à semi-conducteurs avec électrode de commande utilisant des dispositifs du type triode ou transistor exigeant l'application continue d'un signal de commande utilisant uniquement des dispositifs à semi-conducteurs avec commande automatique de la tension ou du courant de sortie, p. ex. régulateurs à commutation comprenant plusieurs dispositifs à semi-conducteurs comme dispositifs de commande finale pour une charge unique

Abrégé

A power electronics assembly may include a power device module. A power electronics assembly may include a heat exchanger that includes a baseplate having a top side and a bottom side, a plurality of fins extending from the bottom side of the baseplate, and a housing. The heat exchanger may include a bypass that allows a portion of a working fluid to bypass one or more of the plurality of fins.

Classes IPC  ?

• H05K 7/20 - Modifications en vue de faciliter la réfrigération, l'aération ou le chauffage

Abrégé

Described implementations provide an apparatus that includes a conductive portion of a package, including a die attach pad (DAP), a semiconductor die coupled to the DAP, and a direct bonded metal (DBM) substrate including at least a metal layer coupled to a dielectric layer, the semiconductor die and the DAP being included in a first vertical stack separated from a second vertical stack including the DBM substrate.

Classes IPC  ?

• H01L 23/373 - Refroidissement facilité par l'emploi de matériaux particuliers pour le dispositif
• H01L 21/48 - Fabrication ou traitement de parties, p. ex. de conteneurs, avant l'assemblage des dispositifs, en utilisant des procédés non couverts par l'un uniquement des groupes ou
• H01L 23/00 - Détails de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide
• H01L 23/367 - Refroidissement facilité par la forme du dispositif
• H01L 23/495 - Cadres conducteurs
• H01L 25/16 - Ensembles consistant en une pluralité de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide les dispositifs étant de types couverts par plusieurs des sous-classes , , , , ou , p. ex. circuit hybrides
• H10D 80/20 - Ensembles de plusieurs dispositifs comprenant au moins un dispositif couvert par la présente sous-classe l’au moins un dispositif étant couvert par les groupes , p. ex des ensembles comprenant des condensateurs, des transistors FET de puissance ou des diodes Schottky
• H10D 80/30 - Ensembles de plusieurs dispositifs comprenant au moins un dispositif couvert par la présente sous-classe l’au moins un dispositif étant couvert par les groupes , p. ex. des ensembles comprenant des puces de processeur à circuit intégré

Abrégé

A transistor is disclosed. The transistor includes a termination region extending around an exterior of a semiconductor die, a transition region located interior to the termination region, a first active region located interior to the transition region along at least a first edge of the semiconductor die, and a second active region above which a source pad area is included. The transistor further includes a gate runner including at least a first side portion located between the first active region and the second active region and extending parallel to the first edge of the semiconductor die.

Classes IPC  ?

• H10W 20/41 -
• H10W 20/43 -
• H10D 62/10 - Formes, dimensions relatives ou dispositions des régions des corps semi-conducteursFormes des corps semi-conducteurs
• H10D 62/832 - Corps semi-conducteurs, ou régions de ceux-ci, de dispositifs ayant des barrières de potentiel caractérisés par les matériaux étant des matériaux du groupe IV, p. ex. Si dopé B ou Ge non dopé étant des matériaux du groupe IV comprenant deux éléments ou plus, p. ex. SiGe

Abrégé

A semiconductor structure includes a region of semiconductor material of a first conductivity type. A doped region of a second conductivity type is within the region of semiconductor material at a first depth. A semiconductor device is in a first portion of the region of semiconductor material and includes a first current carrying region of the second conductivity type and a second current carrying region. A PN diode is in a second portion of the region of semiconductor material and includes a cathode region of the second conductivity type and anode region of the first conductivity type. The cathode region is coupled to the first current carrying region, the anode region is coupled to the doped region, and the doped region is configured to electrically isolate the semiconductor device from region of semiconductor material below the doped region in response to a forward bias applied to the semiconductor device.

Classes IPC  ?

• H10D 84/00 - Dispositifs intégrés formés dans ou sur des substrats semi-conducteurs qui comprennent uniquement des couches semi-conductrices, p. ex. sur des plaquettes de Si ou sur des plaquettes de GaAs-sur-Si
• H10D 30/01 - Fabrication ou traitement
• H10D 30/65 - Transistors FET DMOS latéraux [LDMOS]
• H10D 62/10 - Formes, dimensions relatives ou dispositions des régions des corps semi-conducteursFormes des corps semi-conducteurs

Abrégé

A cascoded switch system is disclosed. The cascoded switch system includes JFET and a MOSFET coupled in series between a drain terminal and a source terminal. The system further includes a drive circuit comprising a JFET driver configured to receive an input signal and to output a JFET-drive signal to a capacitor coupled in series with the gate of the JFET, a switch coupled between the gate of the JFET and the source terminal and configured to be responsive to the input signal, and a comparator to compare a JFET gate voltage against a threshold. The drive circuit further includes a MOSFET driver circuit to drive the MOSFET in a MOSFET on-state during an on-state of the input signal, and drive the MOSFET in one of a MOSFET off-state and the MOSFET on-state in response to a comparison signal from the comparator during an off-state of the input signal.

Classes IPC  ?

• H03K 17/16 - Modifications pour éliminer les tensions ou courants parasites

Abrégé

An image sensor package may include an image sensor semiconductor die including at least one pad; a carrier die including a through silicon via; and an optically transmissive cover bonded to the image sensor semiconductor die. The through silicon via may be bonded to the at least one pad. The carrier die may include only electrical connectors.

Classes IPC  ?

• H10F 39/00 - Dispositifs intégrés, ou ensembles de plusieurs dispositifs, comprenant au moins un élément couvert par le groupe , p. ex. détecteurs de rayonnement comportant une matrice de photodiodes
• H01L 23/00 - Détails de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide
• H10F 71/00 - Fabrication ou traitement des dispositifs couverts par la présente sous-classe

Abrégé

A bootstrapped switch circuit is disclosed. The bootstrapped switch circuit includes a sample transistor having a source coupled to an input terminal and a drain coupled to an output terminal. The bootstrapped switch circuit further includes a charge path to charge a bootstrap capacitor during a hold phase and a bootstrap path configured to apply a voltage of the bootstrap capacitor to the gate of the sample transistor during a sample phase. The bootstrap path includes a low-side transistor configured to couple a first terminal of the bootstrap capacitor to the source of the sample transistor during the sample phase, and a high-side transistor configured to couple a second terminal of the bootstrap capacitor to the gate of the sample transistor during the sample phase. The bootstrapped switch circuit further includes a bootstrap transistor bootstrap transistor configured to maintain an on-state of the high-side transistor during the sample phase.

Classes IPC  ?

• H03M 1/46 - Valeur analogique comparée à des valeurs de référence uniquement séquentiellement, p. ex. du type à approximations successives avec convertisseur numérique/analogique pour fournir des valeurs de référence au convertisseur
• H03K 17/687 - Commutation ou ouverture de porte électronique, c.-à-d. par d'autres moyens que la fermeture et l'ouverture de contacts caractérisée par l'utilisation de composants spécifiés par l'utilisation, comme éléments actifs, de dispositifs à semi-conducteurs les dispositifs étant des transistors à effet de champ
• H03M 1/12 - Convertisseurs analogiques/numériques

Abrégé

Systems, devices, and methods are described to synchronize sensor data from multiple sensor devices without the use of additional reference clocks, time stamps, or the like. An image sensor may generate image data and receive sensor data from an external sensor, and may include an output circuit and memory for storing received external sensor data. The output circuit may retrieve a first external sensor data from memory in response to an acquisition signal. The first sensor data may include pre-sampling data received prior to the acquisition signal. The output circuit may acquire image data in synchronization with the acquisition signal, and may retrieve a second external sensor data from memory. The second external sensor data may include post-sampling data received during sampling of the image data. The output circuit may provide the first external sensor data, the image data, and the second external sensor data as a combined output.

Classes IPC  ?

• H04N 21/43 - Traitement de contenu ou données additionnelles, p. ex. démultiplexage de données additionnelles d'un flux vidéo numériqueOpérations élémentaires de client, p. ex. surveillance du réseau domestique ou synchronisation de l'horloge du décodeurIntergiciel de client
• H04N 21/422 - Périphériques d'entrée uniquement, p. ex. système de positionnement global [GPS]
• H04N 21/4223 - Caméras

Abrégé

A light detection and ranging (LIDAR) system may include a laser and a sensor array, such as an array of single photon avalanche diode (SPAD) microcells that produce signals in response to laser light that reflects off a target scene. The LIDAR system may be a direct time-of-flight system that is operated in a rolling shutter mode in which a line of light is emitted toward the scene. A reflected line of light reflects from the scene and may be measured by the array of microcells. The microcells may be grouped in macropixels, which may be activated in reconfigurable columns to measure the reflected line of light. In particular, the line of light may be distorted by optics in the LIDAR system and/or a distance to the target scene, and the reconfigurable columns may be activated to coincide with the distorted line of light.

Classes IPC  ?

• G01S 7/4863 - Réseaux des détecteurs, p. ex. portes de transfert de charge
• G01S 7/4865 - Mesure du temps de retard, p. ex. mesure du temps de vol ou de l'heure d'arrivée ou détermination de la position exacte d'un pic
• G01S 7/487 - Extraction des signaux d'écho désirés
• G01S 17/894 - Imagerie 3D avec mesure simultanée du temps de vol sur une matrice 2D de pixels récepteurs, p. ex. caméras à temps de vol ou lidar flash
• G01S 17/931 - Systèmes lidar, spécialement adaptés pour des applications spécifiques pour prévenir les collisions de véhicules terrestres

Abrégé

A smart ultrasonic integrated-circuit that allows at least one MEMS device to be combined with a piezoelectric transducer in a sensor array module. The sensor array module is capable of additional functionality for an advanced driver assistance system. For example, the MEMS device can add functionality because its wide bandwidth allows for simultaneous detection of audio signals and ultrasonic signals. Accordingly, the sensor array module may provide dual-mode (audio and ultrasonic) sensing in a single module. Additionally, the size/cost of a MEMS device allows for the use of a two-dimensional array for receiving ultrasonic echoes which can add a dimension to the ultrasonic range detection for a vehicle.

Classes IPC  ?

• G01S 3/46 - Systèmes pour déterminer une direction ou une déviation par rapport à une direction prédéterminée en utilisant des antennes espacées et en mesurant la différence de phase ou de temps entre les signaux venant de ces antennes, c.-à-d. systèmes à différence de parcours
• B60W 40/10 - Calcul ou estimation des paramètres de fonctionnement pour les systèmes d'aide à la conduite de véhicules routiers qui ne sont pas liés à la commande d'un sous-ensemble particulier liés au mouvement du véhicule

Abrégé

A semiconductor device includes a first active fin array with first active fins, a second active fin array with second active fins, and a first inactive fin array with first inactive fins between the first active fin array and the second active fin array. The first inactive fins are characterized by a reduced electrical conductivity compared to an electrical conductivity of the first active fins and the second active fins. An active gate region surrounds the first active fin array, the second active fin array, and the first inactive fin array. A first source pad conductor coupled to the first active fins and a second source pad conductor coupled to the second active fins. The first active fin array is configured as an active vertical FET and the second active fin array is configured as a sense FET.

Classes IPC  ?

• H10D 84/83 - Dispositifs intégrés formés dans ou sur des substrats semi-conducteurs qui comprennent uniquement des couches semi-conductrices, p. ex. sur des plaquettes de Si ou sur des plaquettes de GaAs-sur-Si caractérisés par l'intégration d'au moins un composant couvert par les groupes ou , p. ex. l'intégration de transistors IGFET de composants à effet de champ uniquement de transistors FET à grille isolée [IGFET] uniquement
• H10D 62/85 - Corps semi-conducteurs, ou régions de ceux-ci, de dispositifs ayant des barrières de potentiel caractérisés par les matériaux étant des matériaux du groupe III-V, p. ex. GaAs
• H10D 84/01 - Fabrication ou traitement
• H10W 20/42 -

Abrégé

In a general aspect, a semiconductor device assembly includes a heat dissipation device, and a semiconductor device package having a primary surface defined by an encapsulant material and a metal layer exposed through the encapsulant material. The assembly further includes a conductive adhesive coupling the metal layer of the primary surface with a first portion of the heat dissipation device. The assembly also includes a spacer material disposed between the encapsulant material of the primary surface and a second portion of the heat dissipation device.

Classes IPC  ?

• H01L 23/373 - Refroidissement facilité par l'emploi de matériaux particuliers pour le dispositif
• H01L 21/48 - Fabrication ou traitement de parties, p. ex. de conteneurs, avant l'assemblage des dispositifs, en utilisant des procédés non couverts par l'un uniquement des groupes ou
• H01L 21/67 - Appareils spécialement adaptés pour la manipulation des dispositifs à semi-conducteurs ou des dispositifs électriques à l'état solide pendant leur fabrication ou leur traitementAppareils spécialement adaptés pour la manipulation des plaquettes pendant la fabrication ou le traitement des dispositifs à semi-conducteurs ou des dispositifs électriques à l'état solide ou de leurs composants
• H01L 23/367 - Refroidissement facilité par la forme du dispositif

Abrégé

A semiconductor device package includes a first panel including at least one first connection and a second panel including at least one second connection. The package includes a semiconductor device with a first surface of the semiconductor device attached to the first panel and connected to the at least one first connection, and with a second surface of the semiconductor device, opposed to the first surface of the semiconductor device, attached to the second panel and connected to the at least one second connection. The package includes a panel connector, with a first surface of the panel connector attached to the first panel, and with a second surface of the panel connector, opposed to the first surface of the panel connector, attached to the second panel, the panel connector thereby coupling the first panel to the second panel.

Classes IPC  ?

• H05K 1/14 - Association structurale de plusieurs circuits imprimés
• H01L 23/00 - Détails de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide
• H01L 23/31 - Encapsulations, p. ex. couches d’encapsulation, revêtements caractérisées par leur disposition
• H01L 23/495 - Cadres conducteurs
• H01L 25/065 - Ensembles consistant en une pluralité de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide les dispositifs étant tous d'un type prévu dans une seule des sous-classes , , , , ou , p. ex. ensembles de diodes redresseuses les dispositifs n'ayant pas de conteneurs séparés les dispositifs étant d'un type prévu dans le groupe
• H05K 1/03 - Emploi de matériaux pour réaliser le substrat
• H05K 1/18 - Circuits imprimés associés structurellement à des composants électriques non imprimés

Abrégé

In a general aspect, a semiconductor device assembly (300, 400, 600) includes a heat dissipation device (110), and a semiconductor device package (210) having a primary surface defined by an encapsulant material (230) and a metal layer exposed (221) through the encapsulant material. The assembly further includes a conductive adhesive (130) coupling the metal layer of the primary surface with a first portion (120) of the heat dissipation device. The assembly also includes a spacer material (150) disposed between the encapsulant material of the primary surface and a second portion (140) of the heat dissipation device.

Classes IPC  ?

• H01L 23/367 - Refroidissement facilité par la forme du dispositif
• H01L 23/42 - Choix ou disposition de matériaux de remplissage ou de pièces auxiliaires dans le conteneur pour faciliter le chauffage ou le refroidissement
• H01L 23/00 - Détails de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide

Abrégé

A method includes attaching a power electronic substrate to a bottom of a frame. The frame has a box-like rectangular shape with an open top and an open bottom. The method further includes disposing an external conductive terminal on the frame. The external conductive terminal has at least one terminal stub that extends on to the front surface of the power electronic substrate. The method further includes welding the at least one terminal stub to at least one circuit trace disposed on the front surface of the power electronic substrate.

Classes IPC  ?

• H05K 7/20 - Modifications en vue de faciliter la réfrigération, l'aération ou le chauffage
• H05K 7/14 - Montage de la structure de support dans l'enveloppe, sur cadre ou sur bâti

Abrégé

Implementations of semiconductor packages may include a plurality of semiconductor die, a Kelvin bar, and an isolated pad. The Kelvin bar may be electrically coupled to the plurality of semiconductor die through the isolated pad. The Kelvin bar may be electrically coupled with a Kelvin pin. Implementations of the semiconductor packages may include a substrate. The plurality of semiconductor die may be coupled over the substrate.

Classes IPC  ?

• G01R 31/27 - Test de dispositifs sans les extraire physiquement du circuit dont ils font partie, p. ex. compensation des effets dus aux éléments environnants
• G01R 19/00 - Dispositions pour procéder aux mesures de courant ou de tension ou pour en indiquer l'existence ou le signe
• G01R 31/26 - Test de dispositifs individuels à semi-conducteurs
• H10D 62/832 - Corps semi-conducteurs, ou régions de ceux-ci, de dispositifs ayant des barrières de potentiel caractérisés par les matériaux étant des matériaux du groupe IV, p. ex. Si dopé B ou Ge non dopé étant des matériaux du groupe IV comprenant deux éléments ou plus, p. ex. SiGe
• H10D 80/20 - Ensembles de plusieurs dispositifs comprenant au moins un dispositif couvert par la présente sous-classe l’au moins un dispositif étant couvert par les groupes , p. ex des ensembles comprenant des condensateurs, des transistors FET de puissance ou des diodes Schottky
• H10W 70/40 -
• H10W 72/50 -
• H10W 90/00 -
• H10W 90/10 -

Abrégé

In a general aspect, a method includes forming a panel including a heat spreader disposed in a non-conductive material. The heat spreader is exposed on opposite sides of the panel. The method further includes coupling a semiconductor die to a surface of the heat spreader with a conductive bonding material, and applying an underfill material to encapsulate the conductive bonding material. The method also includes plating a contact pad of the semiconductor die, embedding the semiconductor die and the underfill material in a lamination material, and disposing a metal layer on the lamination material. The method further includes forming an opening through the metal layer and the lamination material to expose at least a portion of the plating of the contact pad, and forming a conductive via in the opening. The conductive via electrically couples the metal layer with the plating of the contact pad.

Classes IPC  ?

• H01L 23/31 - Encapsulations, p. ex. couches d’encapsulation, revêtements caractérisées par leur disposition
• H01L 21/56 - Encapsulations, p. ex. couches d’encapsulation, revêtements
• H01L 23/36 - Emploi de matériaux spécifiés ou mise en forme, en vue de faciliter le refroidissement ou le chauffage, p. ex. dissipateurs de chaleur

Abrégé

In a general aspect, a semiconductor device package includes a substrate including a non-conductive material, and a heat spreader disposed in the non-conductive material. A first surface of the heat spreader is exposed through a first side of the non-conductive material. The package further includes a semiconductor die disposed in a cavity defined in a second side of the non-conductive material opposite the first side. The semiconductor die is electrically coupled with the heat spreader in a recess defined in a second surface of the heat spreader opposite the first surface. The recess corresponds with the cavity in the non-conductive material. The package also includes a patterned metal layer that is electrically coupled with at least one of the semiconductor die or the heat spreader.

Classes IPC  ?

• H01L 23/495 - Cadres conducteurs
• H01L 21/48 - Fabrication ou traitement de parties, p. ex. de conteneurs, avant l'assemblage des dispositifs, en utilisant des procédés non couverts par l'un uniquement des groupes ou
• H01L 21/56 - Encapsulations, p. ex. couches d’encapsulation, revêtements
• H01L 23/31 - Encapsulations, p. ex. couches d’encapsulation, revêtements caractérisées par leur disposition
• H01L 23/373 - Refroidissement facilité par l'emploi de matériaux particuliers pour le dispositif

Abrégé

A semiconductor device package includes a semiconductor device having a first side and a second side opposed to the first side. A first metallization layer is disposed on the first side, and a first metal layer formed on the first metallization layer. The first metal layer includes a first pattern defined by a first space, the first space including a first non-conducting material formed on the first metallization layer. A second metallization layer is disposed on the second side, and a second metal layer is formed on the second metallization layer. A second pattern may be formed in the second metal layer and may be based on the first pattern to provide mechanical stress relief for the semiconductor device.

Classes IPC  ?

• H01L 23/31 - Encapsulations, p. ex. couches d’encapsulation, revêtements caractérisées par leur disposition
• H01L 21/302 - Traitement des corps semi-conducteurs en utilisant des procédés ou des appareils non couverts par les groupes pour changer leurs caractéristiques physiques de surface ou leur forme, p. ex. gravure, polissage, découpage
• H01L 21/56 - Encapsulations, p. ex. couches d’encapsulation, revêtements
• H01L 21/683 - Appareils spécialement adaptés pour la manipulation des dispositifs à semi-conducteurs ou des dispositifs électriques à l'état solide pendant leur fabrication ou leur traitementAppareils spécialement adaptés pour la manipulation des plaquettes pendant la fabrication ou le traitement des dispositifs à semi-conducteurs ou des dispositifs électriques à l'état solide ou de leurs composants pour le maintien ou la préhension
• H01L 23/00 - Détails de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide

Abrégé

A semiconductor device is disclosed. The semiconductor device includes a plurality of image pixels including a semiconductor region and a photodiode formed in the semiconductor region. Each image pixel also includes a front-side dielectric stack comprising a first metal layer disposed in a front-side dielectric and a trench extending from at least the first metal layer disposed in the front-side dielectric stack to at least an upper surface of the semiconductor region, wherein the trench includes a dielectric wall and a metal liner interior to the dielectric wall. Each image pixel also includes a passivation layer located above the semiconductor region, a back-side grid located above the passivation layer and electrically coupled to the metal liner of the trench, and a lens layer located above the passivation layer and configured to focus light into the semiconductor region.

Classes IPC  ?

• H10F 77/40 - Éléments ou dispositions optiques
• H10F 30/225 - Dispositifs individuels à semi-conducteurs sensibles au rayonnement dans lesquels le rayonnement commande le flux de courant à travers les dispositifs, p. ex. photodétecteurs les dispositifs ayant des barrières de potentiel, p. ex. phototransistors les dispositifs étant sensibles au rayonnement infrarouge, visible ou ultraviolet les dispositifs ayant une seule barrière de potentiel, p. ex. photodiodes la barrière de potentiel fonctionnant en régime d'avalanche, p. ex. photodiodes à avalanche
• H10F 39/18 - Capteurs d’images à semi-conducteurs d’oxyde de métal complémentaire [CMOS]Capteurs d’images à matrice de photodiodes

Abrégé

Imaging circuitry is provided that includes an array of image pixels, where each image pixel in the array includes a single-photon avalanche diode (SPAD) coupled to a plurality of counters configured to obtain an in-pixel histogram and time gate driver circuitry configured to output a plurality of non-overlapping time gate pulses to the plurality of counters. Each image pixel can further include a pulse generator having an input coupled to the SPAD. Each of the counters can have a first input coupled to an output of the pulse generator and a second input configured to receive a respective one of a plurality of time gate signals. Each of the counters can further include an analog memory circuit having one or more capacitors.

Classes IPC  ?

• H04N 25/773 - Circuits de pixels, p. ex. mémoires, convertisseurs A/N, amplificateurs de pixels, circuits communs ou composants communs comprenant des convertisseurs A/N, V/T, V/F, I/T ou I/F comprenant des circuits de comptage de photons, p. ex. des diodes de détection de photons uniques [SPD] ou des diodes à avalanche de photons uniques [SPAD]
• H04N 25/46 - Extraction de données de pixels provenant d'un capteur d'images en agissant sur les circuits de balayage, p. ex. en modifiant le nombre de pixels ayant été échantillonnés ou à échantillonner en combinant ou en groupant les pixels
• H04N 25/76 - Capteurs adressés, p. ex. capteurs MOS ou CMOS
• H10F 39/00 - Dispositifs intégrés, ou ensembles de plusieurs dispositifs, comprenant au moins un élément couvert par le groupe , p. ex. détecteurs de rayonnement comportant une matrice de photodiodes

Abrégé

A method (300) includes forming a panel (105) including a heat spreader (105b) disposed in a non-conductive material (105a). The heat spreader is exposed on opposite sides of the panel. The method further includes coupling (310) a semiconductor die (110) to a surface of the heat spreader with a conductive bonding material (115), and applying (315) an underfill material (120) to encapsulate the conductive bonding material. The method also includes plating (320) a contact pad (110a) of the semiconductor die, embedding (325, 330) the semiconductor die and the underfill material in a lamination material (130), and disposing a metal layer (145) on the lamination material. The method further includes forming (335) an opening (135b) through the metal layer and the lamination material to expose at least a portion of the plating (125a) of the contact pad, and forming (340) a conductive via (140b) in the opening.

Classes IPC  ?

• H01L 23/36 - Emploi de matériaux spécifiés ou mise en forme, en vue de faciliter le refroidissement ou le chauffage, p. ex. dissipateurs de chaleur
• H01L 23/492 - Embases ou plaques
• H01L 23/00 - Détails de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide
• H01L 23/498 - Connexions électriques sur des substrats isolants
• H01L 23/538 - Dispositions pour conduire le courant électrique à l'intérieur du dispositif pendant son fonctionnement, d'un composant à un autre la structure d'interconnexion entre une pluralité de puces semi-conductrices se trouvant au-dessus ou à l'intérieur de substrats isolants
• H01L 23/31 - Encapsulations, p. ex. couches d’encapsulation, revêtements caractérisées par leur disposition
• H01L 21/56 - Encapsulations, p. ex. couches d’encapsulation, revêtements

Abrégé

A semiconductor device package (100a, 100b, 100c) includes a substrate (105) including a non-conductive material (106), and a heat spreader (108a, 108b, 108c) disposed in the non-conductive material. A first surface of the heat spreader is exposed through a first side of the non-conductive material. The package further includes a semiconductor die (110) disposed in a cavity (107) defined in a second side of the non-conductive material opposite the first side. The semiconductor die is electrically coupled with the heat spreader in a recess (109d, 109d1, 109d2) defined in a second surface of the heat spreader opposite the first surface. The recess corresponds with the cavity in the non-conductive material. The package also includes a patterned metal layer (125, 145, 445) that is electrically coupled with at least one of the semiconductor die or the heat spreader.

Classes IPC  ?

• H01L 23/28 - Encapsulations, p. ex. couches d’encapsulation, revêtements
• H01L 23/29 - Encapsulations, p. ex. couches d’encapsulation, revêtements caractérisées par le matériau
• H01L 23/31 - Encapsulations, p. ex. couches d’encapsulation, revêtements caractérisées par leur disposition
• H01L 23/538 - Dispositions pour conduire le courant électrique à l'intérieur du dispositif pendant son fonctionnement, d'un composant à un autre la structure d'interconnexion entre une pluralité de puces semi-conductrices se trouvant au-dessus ou à l'intérieur de substrats isolants
• H01L 21/56 - Encapsulations, p. ex. couches d’encapsulation, revêtements
• H01L 23/373 - Refroidissement facilité par l'emploi de matériaux particuliers pour le dispositif

Abrégé

A MOSFET device is disclosed. The MOSFET devices includes a MOSFET and a sense-FET monolithically integrated on a semiconductor die. A gate pad coupled to a MOSFET gate and a sense-FET gate, and a drain pad is coupled to a MOSFET drain and a sense-FET drain. The MOSFET device further includes a first source metal located above a MOSFET active area and coupled to source contacts of the plurality of MOSFET cells, and a source pad formed by a second source metal that is coupled to the first source metal. In addition, the MOSFET device includes a first current-sense metal located above a sense-FET active area and coupled to one or more source contacts of the sense-FET, and also includes a current-sense pad formed by a second current-sense metal that is coupled to the first current-sense metal and extends over a portion of the MOSFET active area.

Classes IPC  ?

• H10D 84/83 - Dispositifs intégrés formés dans ou sur des substrats semi-conducteurs qui comprennent uniquement des couches semi-conductrices, p. ex. sur des plaquettes de Si ou sur des plaquettes de GaAs-sur-Si caractérisés par l'intégration d'au moins un composant couvert par les groupes ou , p. ex. l'intégration de transistors IGFET de composants à effet de champ uniquement de transistors FET à grille isolée [IGFET] uniquement
• H10D 62/832 - Corps semi-conducteurs, ou régions de ceux-ci, de dispositifs ayant des barrières de potentiel caractérisés par les matériaux étant des matériaux du groupe IV, p. ex. Si dopé B ou Ge non dopé étant des matériaux du groupe IV comprenant deux éléments ou plus, p. ex. SiGe
• H10W 72/90 -

Abrégé

In a general aspect, a circuit includes a metal-oxide semiconductor field-effect transistor (MOSFET) having a gate, a source, and a drain. The MOSFET has a first breakdown voltage. The circuit also includes a clamping circuit coupled between the drain and the source. The clamping circuit including a diode having a second breakdown voltage that is less than the first breakdown voltage. A cathode of the diode is coupled with the drain of the MOSFET. The clamping circuit further includes an inductor having a first terminal coupled with an anode of the diode, and a second terminal coupled with the source of the MOSFET.

Classes IPC  ?

• H02M 3/158 - Transformation d'une puissance d'entrée en courant continu en une puissance de sortie en courant continu sans transformation intermédiaire en courant alternatif par convertisseurs statiques utilisant des tubes à décharge avec électrode de commande ou des dispositifs à semi-conducteurs avec électrode de commande utilisant des dispositifs du type triode ou transistor exigeant l'application continue d'un signal de commande utilisant uniquement des dispositifs à semi-conducteurs avec commande automatique de la tension ou du courant de sortie, p. ex. régulateurs à commutation comprenant plusieurs dispositifs à semi-conducteurs comme dispositifs de commande finale pour une charge unique
• H03K 17/687 - Commutation ou ouverture de porte électronique, c.-à-d. par d'autres moyens que la fermeture et l'ouverture de contacts caractérisée par l'utilisation de composants spécifiés par l'utilisation, comme éléments actifs, de dispositifs à semi-conducteurs les dispositifs étant des transistors à effet de champ

Abrégé

In a general aspect, a half-bridge circuit includes a substrate having first, second and third patterned metal layers disposed on a surface. The circuit also includes first and second high-side transistors disposed on the first patterned metal layer, and first and conductive clips electrically coupling, respectively, the first and second high-side transistors with the second patterned metal layer. The circuit also includes first and second low-side transistors disposed on the second patterned metal layer, and third and fourth conductive clips electrically coupling, respectively, the first and second low-side transistors with the third patterned metal layer. The circuit further includes a DC+ terminal electrically coupled with the first patterned metal layer via a first conductive post disposed between the first and second high-side transistors, and a DC− terminal electrically coupled with the third patterned metal layer via a second conductive post disposed between the third and fourth conductive clips.

Classes IPC  ?

• H05K 1/18 - Circuits imprimés associés structurellement à des composants électriques non imprimés
• H05K 1/11 - Éléments imprimés pour réaliser des connexions électriques avec ou entre des circuits imprimés

Abrégé

In a general aspect, a semiconductor device assembly (100, 700) includes a substrate (200), a semiconductor die (225) electrically coupled with the substrate, and a leadframe portion (305) having an opening (306) defined therethrough. The leadframe portion is coupled with the substrate such that the semiconductor die is disposed within the opening. The assembly further includes a conductive member (400) having a first portion (405) that is electrically coupled with a surface (308) of the leadframe portion bordering the opening; and a second portion (410, 415, 420, 425) that is electrically coupled with the semiconductor die.

Classes IPC  ?

• H01L 23/495 - Cadres conducteurs
• H01L 25/07 - Ensembles consistant en une pluralité de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide les dispositifs étant tous d'un type prévu dans une seule des sous-classes , , , , ou , p. ex. ensembles de diodes redresseuses les dispositifs n'ayant pas de conteneurs séparés les dispositifs étant d'un type prévu dans la sous-classe
• H01L 23/48 - Dispositions pour conduire le courant électrique vers le ou hors du corps à l'état solide pendant son fonctionnement, p. ex. fils de connexion ou bornes
• H01L 23/498 - Connexions électriques sur des substrats isolants

Abrégé

Electronic assemblies that perform immersion cooling of embedded electronic components are described herein, as well as methods for constructing the same. An example electronic assembly includes a first carrier (102-1) and a second carrier (102-2) joined together to form a composite carrier (102). A set of components (104) forming an electronic circuit are embedded within this composite carrier (102) between the first carrier (102-1) and the second carrier (102-2). A plurality of leads (108) integrated with the composite carrier (102) are configured to provide external access to a plurality of circuit nodes of the electronic circuit. An immersive cooling assembly (110) at least partially enclosing the composite carrier (102) is configured to guide a cooling fluid (216) over the composite carrier (102).

Classes IPC  ?

• H01L 23/473 - Dispositions pour le refroidissement, le chauffage, la ventilation ou la compensation de la température impliquant le transfert de chaleur par des fluides en circulation par une circulation de liquides
• H05K 1/18 - Circuits imprimés associés structurellement à des composants électriques non imprimés
• H05K 7/20 - Modifications en vue de faciliter la réfrigération, l'aération ou le chauffage
• H01L 23/44 - Dispositions pour le refroidissement, le chauffage, la ventilation ou la compensation de la température le dispositif complet étant totalement immergé dans un fluide autre que l'air

Abrégé

An ESD protection device is disclosed. The ESD protection device comprises a first bipolar junction transistor including an emitter formed by a substrate having a first conductivity type, an open base formed by a first epitaxial region located above the substrate and having a second conductivity type, and a collector formed by a first well located in the first epitaxial region and having the first conductivity type. The ESD protection device also includes a second bipolar junction transistor having an emitter formed by the substrate, an open base formed by a second epitaxial region located above the substrate and having the second conductivity type, and a collector formed by a second well located in the second epitaxial region and having the first conductivity type. The ESD protection device further includes a trench including a dielectric material and located between the first and second epitaxial regions.

Classes IPC  ?

• H10D 89/60 - Dispositifs intégrés comprenant des dispositions pour la protection électrique ou thermique, p. ex. circuits de protection contre les décharges électrostatiques [ESD].

Abrégé

An ESD protection device is disclosed. The ESD protection device comprises a substrate having a first conductivity type, the substrate forming a collector of a bipolar junction transistor, an epitaxial region above the substrate having a second conductivity type and forming a base of the bipolar junction transistor, a first well disposed at an upper surface of the epitaxial region, the first well having the first conductivity type and forming an emitter of the bipolar junction transistor, a base-contact region having a contact-region doping concentration of the second conductivity type that is greater than an epitaxial-region doping concentration of the second conductivity type of the epitaxial region, and a second well having the first conductivity type and located adjacent to the base-contact region to restrict at least in part a contact area between the base-contact region and the epitaxial region.

Classes IPC  ?

• H10D 89/60 - Dispositifs intégrés comprenant des dispositions pour la protection électrique ou thermique, p. ex. circuits de protection contre les décharges électrostatiques [ESD].
• H10D 1/00 - Résistances, Condensateurs, Inducteurs
• H10D 1/43 - Résistances à jonctions PN
• H10D 10/01 - Fabrication ou traitement
• H10D 10/40 - Transistors BJT verticaux
• H10D 62/10 - Formes, dimensions relatives ou dispositions des régions des corps semi-conducteursFormes des corps semi-conducteurs
• H10D 62/60 - Distribution ou concentrations d’impuretés
• H10D 84/00 - Dispositifs intégrés formés dans ou sur des substrats semi-conducteurs qui comprennent uniquement des couches semi-conductrices, p. ex. sur des plaquettes de Si ou sur des plaquettes de GaAs-sur-Si
• H10D 84/01 - Fabrication ou traitement

Abrégé

In a general aspect, a power module includes a substrate having first, second and third patterned metal layers disposed on a surface of the substrate. The module also includes a first high-side transistor disposed on the first patterned metal layer, a second high-side transistor disposed on the first patterned metal layer, a first conductive clip electrically coupling the first high-side transistor with the second patterned metal layer, and a second conductive clip electrically coupling the second high-side transistor with the second patterned metal layer. The module further includes a first low-side transistor disposed on the second patterned metal layer, a second low-side transistor disposed on the second patterned metal layer, a third conductive clip electrically coupling the first low-side transistor with the third patterned metal layer, and a fourth conductive clip electrically coupling the second low-side transistor with the third patterned metal layer.

Classes IPC  ?

• H10W 70/40 -
• H10W 70/60 -
• H10W 70/65 -
• H10W 72/00 -
• H10W 72/50 -
• H10W 72/60 -
• H10W 90/00 -

Abrégé

In a general aspect, a heat dissipation device includes a first plate, a second plate, and a fluid channel defined at least in part by the first plate and the second plate. The heat dissipation device includes a plurality of fins disposed in the fluid channel that mechanically join the first plate to the second plate.

Classes IPC  ?

• H01L 23/46 - Dispositions pour le refroidissement, le chauffage, la ventilation ou la compensation de la température impliquant le transfert de chaleur par des fluides en circulation
• H01L 21/48 - Fabrication ou traitement de parties, p. ex. de conteneurs, avant l'assemblage des dispositifs, en utilisant des procédés non couverts par l'un uniquement des groupes ou
• H01L 23/00 - Détails de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide
• H01L 25/065 - Ensembles consistant en une pluralité de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide les dispositifs étant tous d'un type prévu dans une seule des sous-classes , , , , ou , p. ex. ensembles de diodes redresseuses les dispositifs n'ayant pas de conteneurs séparés les dispositifs étant d'un type prévu dans le groupe

Abrégé

Specific implementations of semiconductor packages may include: a plurality of leads, a first clip coupled to a first lead of a plurality of leads, a second clip coupled to a second lead of the plurality of leads, a first die coupled between a source pad and the first clip, and a second die coupled between the first clip and the second clip. The first die may include a gate, a drain, and a source that are connected in parallel with a gate, a drain, and a source of the second die. The first clip may be coupled to the drain of the first die and to the drain of the second die. A wirebond may electrically connect the gate of the second die to a third lead of the plurality of leads to which the gate of the first die is also electrically connected.

Classes IPC  ?

• H10W 72/60 -
• H10W 70/40 -
• H10W 72/00 -
• H10W 90/00 -
• H10W 90/26 -

Abrégé

A method for controlling an electronic fuse (“eFuse”) in an electric circuit includes sensing a measured current in the circuit using a current sensor. An accumulator value of a register/accumulator represents thermal energy associated with the measured current. A range of the measured current is determined in response to: (i) the measured current exceeding the predetermined maximum current, or (ii) the accumulator value exceeding zero. The accumulator value is linearly adjusted when the range is in a predetermined range and the accumulator value exceeds a calibrated threshold of, e.g., at least about 95% of a maximum accumulator value. The method includes commanding the eFuse to switch to an off/non-conducting state when the accumulator value reaches a predetermined maximum, thereby interrupting a flow of the electric current to the connected load.

Classes IPC  ?

• H02H 3/08 - Circuits de protection de sécurité pour déconnexion automatique due directement à un changement indésirable des conditions électriques normales de travail avec ou sans reconnexion sensibles à une surcharge
• H02H 1/00 - Détails de circuits de protection de sécurité

Abrégé

Electronic assemblies that perform immersion cooling of embedded electronic components are described herein, as well as methods for constructing the same. An example electronic assembly includes a first carrier and a second carrier joined together to form a composite carrier. A set of components forming an electronic circuit are embedded within this composite carrier between the first carrier and the second carrier. A plurality of leads integrated with the composite carrier are configured to provide external access to a plurality of circuit nodes of the electronic circuit. An immersive cooling assembly at least partially enclosing the composite carrier is configured to guide a cooling fluid over the composite carrier.

Classes IPC  ?

• H01L 23/44 - Dispositions pour le refroidissement, le chauffage, la ventilation ou la compensation de la température le dispositif complet étant totalement immergé dans un fluide autre que l'air
• H01L 21/48 - Fabrication ou traitement de parties, p. ex. de conteneurs, avant l'assemblage des dispositifs, en utilisant des procédés non couverts par l'un uniquement des groupes ou
• H01L 23/40 - Supports ou moyens de fixation pour les dispositifs de refroidissement ou de chauffage amovibles
• H01L 23/538 - Dispositions pour conduire le courant électrique à l'intérieur du dispositif pendant son fonctionnement, d'un composant à un autre la structure d'interconnexion entre une pluralité de puces semi-conductrices se trouvant au-dessus ou à l'intérieur de substrats isolants
• H01L 25/07 - Ensembles consistant en une pluralité de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide les dispositifs étant tous d'un type prévu dans une seule des sous-classes , , , , ou , p. ex. ensembles de diodes redresseuses les dispositifs n'ayant pas de conteneurs séparés les dispositifs étant d'un type prévu dans la sous-classe

Abrégé

Apparatuses using on-pad input resistance for compact packaging of semiconductor dies are disclosed along with methods for constructing such apparatuses and systems and devices that use them. An example apparatus (100) includes a substrate (102), a first semiconductor die (106-1) disposed on the substrate and implementing a first field-effect transistor with a gate terminal accessible by a first gate pad (108-G), and a second semiconductor die (106-2) disposed on the substrate and implementing a second field-effect transistor with a gate terminal accessible by a second gate pad (108-G). A conductive element (112) is configured to electrically couple the first and second gate pads to a shared gate node with a first resistor (110-1) coupled to the first gate pad (108-G) (between the conductive element and the first gate pad) and with a second resistor (110-2) coupled to the second gate pad (between the conductive element and the second gate pad).

Classes IPC  ?

• H01L 25/07 - Ensembles consistant en une pluralité de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide les dispositifs étant tous d'un type prévu dans une seule des sous-classes , , , , ou , p. ex. ensembles de diodes redresseuses les dispositifs n'ayant pas de conteneurs séparés les dispositifs étant d'un type prévu dans la sous-classe
• H01L 23/64 - Dispositions relatives à l'impédance
• H01L 25/16 - Ensembles consistant en une pluralité de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide les dispositifs étant de types couverts par plusieurs des sous-classes , , , , ou , p. ex. circuit hybrides

Abrégé

A silicon photomultiplier (SiPM) is disclosed. The SiPM includes a plurality of microcells coupled to a summation node of the SiPM. Each of the plurality of microcells comprises a single-photon avalanche diode and a passive quenching device coupled in series with the single-photon avalanche diode. Each of the plurality of microcells also comprises a current mirror configured to generate a microcell output current based on a current from the single-photon avalanche diode.

Classes IPC  ?

• H04N 25/773 - Circuits de pixels, p. ex. mémoires, convertisseurs A/N, amplificateurs de pixels, circuits communs ou composants communs comprenant des convertisseurs A/N, V/T, V/F, I/T ou I/F comprenant des circuits de comptage de photons, p. ex. des diodes de détection de photons uniques [SPD] ou des diodes à avalanche de photons uniques [SPAD]

Abrégé

In a general aspect, a semiconductor device assembly includes a substrate, a semiconductor die electrically coupled with the substrate, and a leadframe portion having an opening defined therethrough. The leadframe portion is coupled with the substrate such that the semiconductor die is disposed within the opening. The assembly further includes a conductive member having a first portion that is electrically coupled with a surface of the leadframe portion bordering the opening; and a second portion that is electrically coupled with the semiconductor die.

Classes IPC  ?

• H01L 23/00 - Détails de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide
• H01L 23/34 - Dispositions pour le refroidissement, le chauffage, la ventilation ou la compensation de la température
• H01L 23/373 - Refroidissement facilité par l'emploi de matériaux particuliers pour le dispositif
• H01L 25/00 - Ensembles consistant en une pluralité de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide
• H01L 25/07 - Ensembles consistant en une pluralité de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide les dispositifs étant tous d'un type prévu dans une seule des sous-classes , , , , ou , p. ex. ensembles de diodes redresseuses les dispositifs n'ayant pas de conteneurs séparés les dispositifs étant d'un type prévu dans la sous-classe

Abrégé

A DC-DC converter circuit is disclosed. The DC-DC converter circuit includes a high-side transistor, a low-side transistor, a peak comparator configured to compare a high-side current through the high-side transistor against a peak threshold, and a valley comparator configured to compare a low-side current through the low-side transistor against a valley threshold. The DC-DC converter circuit may also include a timer circuit configured to measure a first time period during which the high-side current is less than an average-current threshold, a second time period during which the high-side current is greater than the average-current threshold, a third time period during which the low-side current is greater than the average-current threshold, and a fourth time period during which the low-side current is less than the average-current threshold, and to adjust the peak and valley thresholds in response to the first, second, third, and fourth time periods.

Classes IPC  ?

• H05B 45/375 - Alimentation du circuit à découpage [SMPS] en utilisant une topologie de dévoltage
• H02M 3/157 - Transformation d'une puissance d'entrée en courant continu en une puissance de sortie en courant continu sans transformation intermédiaire en courant alternatif par convertisseurs statiques utilisant des tubes à décharge avec électrode de commande ou des dispositifs à semi-conducteurs avec électrode de commande utilisant des dispositifs du type triode ou transistor exigeant l'application continue d'un signal de commande utilisant uniquement des dispositifs à semi-conducteurs avec commande automatique de la tension ou du courant de sortie, p. ex. régulateurs à commutation avec commande numérique
• H02M 3/158 - Transformation d'une puissance d'entrée en courant continu en une puissance de sortie en courant continu sans transformation intermédiaire en courant alternatif par convertisseurs statiques utilisant des tubes à décharge avec électrode de commande ou des dispositifs à semi-conducteurs avec électrode de commande utilisant des dispositifs du type triode ou transistor exigeant l'application continue d'un signal de commande utilisant uniquement des dispositifs à semi-conducteurs avec commande automatique de la tension ou du courant de sortie, p. ex. régulateurs à commutation comprenant plusieurs dispositifs à semi-conducteurs comme dispositifs de commande finale pour une charge unique
• H05B 45/325 - Modulation de la largeur des impulsions [PWM]
• H05B 45/38 - Alimentation du circuit à découpage [SMPS] en utilisant une topologie de survoltage

Abrégé

Systems, devices, and methods are described to adaptively perform and/or skip one or more multi-gain pixel readout operations based on one or more pixel values and one or more threshold values. An image sensor may include readout circuitry having an adaptive readout control circuitry. The adaptive readout control circuitry may be configured to controllably disable one or more of the multi-gain readout operations based on a comparison of pixel values to the threshold values. The readout circuitry may compare a first threshold to a reset value from a high conversion gain readout operation, and a second threshold to an image value from a high conversion gain readout operation. The adaptive readout control circuitry may be configured to responsively disable one or more high conversion gain, medium conversion gain, and/or low conversion gain readout operations. The image sensor may determine a corresponding final pixel.

Classes IPC  ?

• H04N 25/78 - Circuits de lecture pour capteurs adressés, p. ex. amplificateurs de sortie ou convertisseurs A/N
• H04N 25/77 - Circuits de pixels, p. ex. mémoires, convertisseurs A/N, amplificateurs de pixels, circuits communs ou composants communs

Abrégé

Apparatuses using on-pad input resistance for compact packaging of semiconductor dies are described herein, as well as methods for constructing such apparatuses and systems and devices that use them. An example apparatus includes a substrate, a first semiconductor die disposed on the substrate and implementing a first field-effect transistor with a gate terminal accessible by a first gate pad, and a second semiconductor die disposed on the substrate and implementing a second field-effect transistor with a gate terminal accessible by a second gate pad. A conductive element is configured to electrically couple the first gate pad and the second gate pad to a shared gate node with a first resistor coupled to the first gate pad (between the conductive element and the first gate pad) and with a second resistor coupled to the second gate pad (between the conductive element and the second gate pad).

Classes IPC  ?

• H01L 23/00 - Détails de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide
• H01L 23/538 - Dispositions pour conduire le courant électrique à l'intérieur du dispositif pendant son fonctionnement, d'un composant à un autre la structure d'interconnexion entre une pluralité de puces semi-conductrices se trouvant au-dessus ou à l'intérieur de substrats isolants
• H01L 25/065 - Ensembles consistant en une pluralité de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide les dispositifs étant tous d'un type prévu dans une seule des sous-classes , , , , ou , p. ex. ensembles de diodes redresseuses les dispositifs n'ayant pas de conteneurs séparés les dispositifs étant d'un type prévu dans le groupe
• H01L 25/16 - Ensembles consistant en une pluralité de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide les dispositifs étant de types couverts par plusieurs des sous-classes , , , , ou , p. ex. circuit hybrides

Abrégé

Implementations of an image sensor package may include an image sensor die including a via and a trench both adjacent to a seal ring and a second die bonded to the image sensor die at a hybrid bond. The via may extend into a thickness of the second die to a bond pad included in the second die and the trench may extend into the thickness of the second die.

Classes IPC  ?

• H10F 39/00 - Dispositifs intégrés, ou ensembles de plusieurs dispositifs, comprenant au moins un élément couvert par le groupe , p. ex. détecteurs de rayonnement comportant une matrice de photodiodes

Abrégé

An image sensor package may include an optically transmissive cover including a layer of silicon oxynitride thereon; an image sensor semiconductor die coupled to the optically transmissive cover through an adhesive; and at least one electrical connector included in the image sensor semiconductor die.

Classes IPC  ?

• H10F 39/00 - Dispositifs intégrés, ou ensembles de plusieurs dispositifs, comprenant au moins un élément couvert par le groupe , p. ex. détecteurs de rayonnement comportant une matrice de photodiodes
• H10F 39/12 - Capteurs d’images

Abrégé

A device may include a substrate. A device may include a metal portion of the package coupled to the substrate, the metal portion configured to function as an electrical connection from the semiconductor die. A device may include a dies area on the substrate. A device may include a barrier surrounding at least a portion of the die area. A device may include a flexible material disposed between the die area and the barrier. A device may include an encapsulant surrounding the substrate and the metal portion of the package.

Classes IPC  ?

• H01L 23/495 - Cadres conducteurs

Abrégé

An imaging system may include an image sensor. The image sensor may include an image sensor pixel array and image signal readout circuitry coupled to the image sensor pixel array. The readout circuitry may include adaptive gain amplifier circuitry configured to apply different gains to image signals based on their signal amplitudes. Image correction circuitry may be coupled to the amplifier circuitry and may compensate for a gain offset between image signals amplified by the different gains.

Classes IPC  ?

• H04N 25/78 - Circuits de lecture pour capteurs adressés, p. ex. amplificateurs de sortie ou convertisseurs A/N
• H03G 3/30 - Commande automatique dans des amplificateurs comportant des dispositifs semi-conducteurs
• H04N 17/00 - Diagnostic, test ou mesure, ou leurs détails, pour les systèmes de télévision
• H04N 25/671 - Traitement du bruit, p. ex. détection, correction, réduction ou élimination du bruit appliqué au bruit à motif fixe, p. ex. non-uniformité de la réponse pour la détection ou la correction de la non-uniformité

Abrégé

Totem pole power factor correction (PFC) converters. Example embodiments include methods for operating a PFC converter, including: conducting, by an inductor, current between a first AC input node and a fast-leg switch node; generating, by a fast leg, a DC output voltage between a positive output node and a negative output node by selectively conducting current between the fast-leg switch node and each of: the positive output node and the negative output node; selectively conducting, by a slow-leg high-side switch, current between a second AC input node and the positive output node; selectively conducting, by a slow-leg low-side switch, current between the second AC input node and the negative output node; and operating a field effect transistor in at least one of the slow-leg low-side switch or the slow-leg high-side switch in a saturation mode to progressively change a voltage on the second AC input node.

Classes IPC  ?

• H02M 1/42 - Circuits ou dispositions pour corriger ou ajuster le facteur de puissance dans les convertisseurs ou les onduleurs
• H02M 7/217 - Transformation d'une puissance d'entrée en courant alternatif en une puissance de sortie en courant continu sans possibilité de réversibilité par convertisseurs statiques utilisant des tubes à décharge avec électrode de commande ou des dispositifs à semi-conducteurs avec électrode de commande utilisant des dispositifs du type triode ou transistor exigeant l'application continue d'un signal de commande utilisant uniquement des dispositifs à semi-conducteurs

Abrégé

Hybrid-material leads for solderless coupling of an electronic component are described herein. An illustrative apparatus includes a first substrate, a semiconductor die physically coupled with the first substrate, and a plurality of leads extending from a device package containing the first substrate and the semiconductor die. The plurality of leads in this example includes a hybrid-material lead that is electrically coupled with the semiconductor die and constructed of a first conductive material and a second conductive material. The first conductive material of this hybrid-material lead may be configured to maintain a rigid structure within an acoustic field while the second conductive material may be configured to plastically deform within the acoustic field to bond to a second substrate. Corresponding devices and fabrication methods are also disclosed.

Classes IPC  ?

• H01L 23/495 - Cadres conducteurs
• H01L 21/48 - Fabrication ou traitement de parties, p. ex. de conteneurs, avant l'assemblage des dispositifs, en utilisant des procédés non couverts par l'un uniquement des groupes ou
• H01L 23/00 - Détails de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide
• H01L 23/373 - Refroidissement facilité par l'emploi de matériaux particuliers pour le dispositif
• H01L 25/07 - Ensembles consistant en une pluralité de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide les dispositifs étant tous d'un type prévu dans une seule des sous-classes , , , , ou , p. ex. ensembles de diodes redresseuses les dispositifs n'ayant pas de conteneurs séparés les dispositifs étant d'un type prévu dans la sous-classe
• H02M 7/00 - Transformation d'une puissance d'entrée en courant alternatif en une puissance de sortie en courant continuTransformation d'une puissance d'entrée en courant continu en une puissance de sortie en courant alternatif
• H05K 3/32 - Connexions électriques des composants électriques ou des fils à des circuits imprimés

Abrégé

Imaging circuitry is provided that includes a column of image pixels coupled to a pixel output line, a first data converter circuit having an input coupled to the pixel output line and configured to output a first set of bits, an integrator having an input coupled to the first data converter, and a second data converter circuit having an input coupled to the integrator and configured to output a second set of bits. The first data converter circuit can be a successive-approximation-register analog-to-digital converter. The integrator can include an amplifier for charging up an integration capacitor. The second set of bits can be scaled based on a calibrated value prior to being combined with the first set of bits.

Classes IPC  ?

• H04N 25/78 - Circuits de lecture pour capteurs adressés, p. ex. amplificateurs de sortie ou convertisseurs A/N
• H03M 1/56 - Comparaison du signal d'entrée avec une rampe linéaire
• H03M 1/72 - Conversion séquentielle dans des étages disposés en série
• H04N 25/60 - Traitement du bruit, p. ex. détection, correction, réduction ou élimination du bruit
• H04N 25/77 - Circuits de pixels, p. ex. mémoires, convertisseurs A/N, amplificateurs de pixels, circuits communs ou composants communs

Abrégé

Described implementations provide an apparatus that includes a direct bonded metal (DBM) substrate including at least a metal layer coupled to a dielectric layer, a semiconductor device coupled to the DBM substrate, a first protrusion associated with the metal layer, and a conductive portion of a package including a second protrusion that is configured to engage with the first protrusion.

Classes IPC  ?

• H01L 23/498 - Connexions électriques sur des substrats isolants
• H01L 21/48 - Fabrication ou traitement de parties, p. ex. de conteneurs, avant l'assemblage des dispositifs, en utilisant des procédés non couverts par l'un uniquement des groupes ou

Abrégé

An insulated gate bipolar transistor includes multiple semiconductor layers, a trench material, an electrically insulative layer, and an emitter conductive layer. The semiconductor layers have (i) a semiconductor surface and (ii) multiple gate trenches and multiple emitter trenches separated by multiple mesas formed through the semiconductor surface. The trench material is disposed in the emitter trenches. The electrically insulative layer is formed over the semiconductor layers. The electrically insulative layer defines multiple openings that align with the mesas and extend across the emitter trenches. The electrically insulative layer do not extend into the emitter trenches. The emitter conductive layer is formed over the electrically insulative layer. The emitter conductive layer directly contacts through the openings (i) each mesa and (ii) the trench material in each emitter trench. The emitter conductive also extends across the emitter trenches.

Classes IPC  ?

• H01L 29/08 - Corps semi-conducteurs caractérisés par les formes, les dimensions relatives, ou les dispositions des régions semi-conductrices avec des régions semi-conductrices connectées à une électrode transportant le courant à redresser, amplifier ou commuter, cette électrode faisant partie d'un dispositif à semi-conducteur qui comporte trois électrodes ou plus
• H01L 29/06 - Corps semi-conducteurs caractérisés par les formes, les dimensions relatives, ou les dispositions des régions semi-conductrices
• H01L 29/417 - Electrodes caractérisées par leur forme, leurs dimensions relatives ou leur disposition relative transportant le courant à redresser, à amplifier ou à commuter
• H01L 29/66 - Types de dispositifs semi-conducteurs
• H01L 29/73 - Transistors bipolaires à jonction
• H01L 29/739 - Dispositifs du type transistor, c.à d. susceptibles de répondre en continu aux signaux de commande appliqués commandés par effet de champ

Abrégé

An image sensor device may include a semiconductor substrate and photodiodes for imaging pixels in the semiconductor substrate. Deep trench isolation (DTI) structures may be used to isolate adjacent imaging pixels from one another. The photodiodes may include elongated n-type doped semiconductor portions that extend parallel to the deep trench isolation structures. A p-type doped semiconductor portion may be interposed between first and second elongated n-type doped semiconductor portions. The elongated n-type doped semiconductor portions may be formed by implanting dopants through side surfaces of trenches that define the DTI structures. Plasma assisted doping may be used to implant dopants through side surfaces of trenches that define the DTI structures.

Classes IPC  ?

• H01L 27/146 - Structures de capteurs d'images

Abrégé

Described implementations provide an apparatus that includes a direct bonded metal (DBM) substrate (108) including at least a metal layer (134) coupled to a dielectric layer (136), a semiconductor device (9) coupled to the DBM substrate (108), a first protrusion (120) associated with the metal layer (134), and a conductive portion (110A) of a package (100) including a second protrusion (312) that is configured to engage with the first protrusion (120).

Classes IPC  ?

• H01L 23/495 - Cadres conducteurs
• H01L 23/373 - Refroidissement facilité par l'emploi de matériaux particuliers pour le dispositif
• H01L 21/48 - Fabrication ou traitement de parties, p. ex. de conteneurs, avant l'assemblage des dispositifs, en utilisant des procédés non couverts par l'un uniquement des groupes ou
• H01L 23/498 - Connexions électriques sur des substrats isolants

Abrégé

Hybrid-material leads for solderless coupling of an electronic component are described herein. An illustrative apparatus (100) includes a first substrate (102), a semiconductor die (104) physically coupled with the first substrate (102), and a plurality of leads (106) extending from a device package containing the first substrate (102) and the semiconductor die (104). The plurality of leads (106) in this example includes a hybrid-material lead that is electrically coupled with the semiconductor die (104) and constructed of a first conductive material (110-1) and a second conductive material (110-2). The first conductive material (110-1) of this hybrid-material lead may be configured to maintain a rigid structure within an acoustic field while the second conductive material (110-2) may be configured to plastically deform within the acoustic field to bond to a second substrate. Corresponding devices and fabrication methods are also disclosed.

Classes IPC  ?

• H01L 23/495 - Cadres conducteurs
• H01L 23/31 - Encapsulations, p. ex. couches d’encapsulation, revêtements caractérisées par leur disposition
• H01L 25/07 - Ensembles consistant en une pluralité de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide les dispositifs étant tous d'un type prévu dans une seule des sous-classes , , , , ou , p. ex. ensembles de diodes redresseuses les dispositifs n'ayant pas de conteneurs séparés les dispositifs étant d'un type prévu dans la sous-classe
• H01L 23/48 - Dispositions pour conduire le courant électrique vers le ou hors du corps à l'état solide pendant son fonctionnement, p. ex. fils de connexion ou bornes
• H01L 21/48 - Fabrication ou traitement de parties, p. ex. de conteneurs, avant l'assemblage des dispositifs, en utilisant des procédés non couverts par l'un uniquement des groupes ou
• H01L 23/373 - Refroidissement facilité par l'emploi de matériaux particuliers pour le dispositif

Abrégé

According to an aspect, a method includes loading a set of weights of a neural network into a plurality of multipliers selectively loading a set of inputs into the plurality of multipliers based on a weight indication bitstream, and generating, by the plurality of multipliers, multiplication results for a node of the neural network using the set of weights and at least a portion of the set of inputs.

Classes IPC  ?

• G06F 7/544 - Méthodes ou dispositions pour effectuer des calculs en utilisant exclusivement une représentation numérique codée, p. ex. en utilisant une représentation binaire, ternaire, décimale utilisant des dispositifs n'établissant pas de contact, p. ex. tube, dispositif à l'état solideMéthodes ou dispositions pour effectuer des calculs en utilisant exclusivement une représentation numérique codée, p. ex. en utilisant une représentation binaire, ternaire, décimale utilisant des dispositifs non spécifiés pour l'évaluation de fonctions par calcul

Abrégé

According to an aspect, a method includes receiving a weight of a neural network, identifying a first portion of the weight, identifying a second portion of the weight, generating a multiplication result by multiplying an input value with the first portion of the weight, and generating a scaled multiplication result based on the multiplication result and the second portion of the weight.

Classes IPC  ?

• G06N 3/0455 - Réseaux auto-encodeursRéseaux encodeurs-décodeurs