STMicroelectronics S.r.l.

Italie

Retour au propriétaire

1-100 de 3 621 pour STMicroelectronics S.r.l. Trier par
Recheche Texte
Affiner par
Type PI
        Brevet 3 617
        Marque 4
Juridiction
        États-Unis 3 486
        International 133
        Europe 2
Date
Nouveautés (dernières 4 semaines) 7
2025 juillet (MACJ) 1
2025 juin 6
2025 mai 3
2025 avril 6
Voir plus
Classe IPC
H01L 29/66 - Types de dispositifs semi-conducteurs 180
H02M 1/00 - Détails d'appareils pour transformation 174
H01L 23/00 - Détails de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide 170
H01L 23/495 - Cadres conducteurs 145
B81B 3/00 - Dispositifs comportant des éléments flexibles ou déformables, p. ex. comportant des membranes ou des lamelles élastiques 132
Voir plus
Statut
En Instance 394
Enregistré / En vigueur 3 227
  1     2     3     ...     37        Prochaine page

1.

POWER MOSFET DEVICE HAVING IMPROVED SAFE-OPERATING AREA AND ON RESISTANCE, MANUFACTURING PROCESS THEREOF AND OPERATING METHOD THEREOF

      
Numéro d'application 19087852
Statut En instance
Date de dépôt 2025-03-24
Date de la première publication 2025-07-03
Propriétaire STMicroelectronics S.r.l. (Italie)
Inventeur(s)
  • Magri', Angelo
  • Fortuna, Stefania

Abrégé

A power MOSFET device includes an active area accommodating a first body region and a second body region having a first and, respectively, a second conductivity value. The second value is higher than the first value. A first channel region is disposed in the first body region between a first source region and a drain region, and the first channel region has and having a first channel length. A second channel region is disposed in the second body region between a second source region and the drain region, and the second channel region has and having a second channel length smaller than the first channel length. A first device portion, having a first threshold voltage, includes the first channel region, and a second device portion, having a second threshold voltage higher than the first threshold voltage, includes the second channel region.

Classes IPC  ?

  • H10D 30/66 - Transistors FET DMOS verticaux [VDMOS]
  • H01L 21/265 - Bombardement par des radiations ondulatoires ou corpusculaires par des radiations d'énergie élevée produisant une implantation d'ions
  • H01L 21/765 - Réalisation de régions isolantes entre les composants par effet de champ
  • H10D 30/01 - Fabrication ou traitement
  • H10D 62/10 - Formes, dimensions relatives ou dispositions des régions des corps semi-conducteursFormes des corps semi-conducteurs
  • H10D 62/17 - Régions semi-conductrices connectées à des électrodes ne transportant pas de courant à redresser, amplifier ou commuter, p. ex. régions de canal
  • H10D 64/00 - Électrodes de dispositifs ayant des barrières de potentiel

2.

TRIMMING PROCEDURE AND CODE REUSE FOR HIGHLY PRECISE DC-DC CONVERTERS

      
Numéro d'application 19074706
Statut En instance
Date de dépôt 2025-03-10
Date de la première publication 2025-06-26
Propriétaire STMicroelectronics S.r.l. (Italie)
Inventeur(s)
  • Attanasio, Marco
  • Ramorini, Stefano

Abrégé

A voltage conversion system provides gain and offset trimming for generating a controlled output voltage. The system includes a digital-to-analog converter (DAC) that generates a reference voltage based on an input code, and a voltage converter that converts an input voltage to an output voltage based on the reference voltage. A first adjustable reference circuit provides a first reference signal to the DAC and a second adjustable reference circuit provides a second reference signal to the DAC. Control circuitry adjusts the first adjustable reference circuit to perform gain trimming of the output voltage and adjusts the second adjustable reference circuit to perform offset trimming of the output voltage. A calibration procedure includes adjusting for both gain and offset, with a two-step approach for positive offset conditions—first incrementing the input code to create a negative offset, then performing offset trimming.

Classes IPC  ?

  • H03M 1/10 - Calibrage ou tests
  • H02M 1/00 - Détails d'appareils pour transformation
  • H03M 1/78 - Conversion simultanée utilisant un réseau en échelle

3.

CALIBRATION METHOD, CORRESPONDING CIRCUIT AND APPARATUS

      
Numéro d'application 19058647
Statut En instance
Date de dépôt 2025-02-20
Date de la première publication 2025-06-26
Propriétaire
  • STMicroelectronics S.r.I. (Italie)
  • STMicroelectronics Asia Pacific Pte Ltd. (Singapour)
Inventeur(s)
  • Sautto, Marco
  • Fucili, Giona
  • Lo Muzzo, Valerio
  • Linggajaya, Kaufik

Abrégé

In accordance with an embodiment, a method of operating a piezoelectric transducer configured to transduce mechanical vibrations into transduced electrical signals at a pair of sensor electrodes includes stimulating a resonant oscillation of the piezoelectric transducer by applying at least one pulse electrical stimulation signal to the pair of sensor electrodes; detecting, at the pair of sensor electrodes, at least one electrical signal resulting from the stimulated resonant oscillation, wherein the at least one electrical signal resulting from the stimulated resonant oscillation oscillates at a resonance frequency of the piezoelectric transducer; measuring a frequency of oscillation of the at least one electrical signal resulting from the stimulated resonant oscillation to obtain a measured resonance frequency of the piezoelectric transducer; and tuning a stopband frequency of a notch filter coupled to the piezoelectric transducer to match the measured resonance frequency of the piezoelectric transducer.

Classes IPC  ?

  • H03H 11/04 - Réseaux sélectifs en fréquence à deux accès
  • H10N 30/30 - Dispositifs piézo-électriques ou électrostrictifs à entrée mécanique et sortie électrique, p. ex. fonctionnant comme générateurs ou comme capteurs

4.

APPARATUS AND METHODS FOR MESH COMMUNICATION NETWORKS WITH BROADCAST MESSAGES

      
Numéro d'application 19074910
Statut En instance
Date de dépôt 2025-03-10
Date de la première publication 2025-06-26
Propriétaire STMicroelectronics S.r.I. (Canada)
Inventeur(s)
  • Varesio, Matteo
  • Lasciandare, Alessandro

Abrégé

An embodiment is a method including receiving, by a first device via a mesh communication network, a first broadcast message over a first communication channel, the first broadcast message having a first hop count, receiving, by the first device via the mesh communication network, a second broadcast message over the first communication channel, and determining, by the first device, whether the second broadcast message is a consistent broadcast message with the first broadcast message, the determining including determining, by the first device, whether the first broadcast message has a same originator address as the second broadcast message, and determining, by the first device, whether the second hop count is larger than the first hop count.

Classes IPC  ?

  • H04B 3/54 - Systèmes de transmission par lignes de réseau de distribution d'énergie
  • H04L 1/1607 - Détails du signal de contrôle
  • H04L 45/00 - Routage ou recherche de routes de paquets dans les réseaux de commutation de données
  • H04L 45/122 - Évaluation de la route la plus courte en minimisant les distances, p. ex. en sélectionnant une route avec un nombre minimal de sauts

5.

SILICON CARBIDE VERTICAL CONDUCTION MOSFET DEVICE FOR POWER APPLICATIONS AND MANUFACTURING PROCESS THEREOF

      
Numéro d'application 19065738
Statut En instance
Date de dépôt 2025-02-27
Date de la première publication 2025-06-19
Propriétaire STMicroelectronics S.r.l. (Italie)
Inventeur(s)
  • Saggio, Mario Giuseppe
  • Frazzetto, Alessia Maria
  • Zanetti, Edoardo
  • Guarnera, Alfio

Abrégé

A process for manufacturing a vertical conduction MOSFET device including a body of silicon carbide having a first conductivity type and a face. A metallization region extends on the face of the body. A body region of a second conductivity type extends in the body, from the face of the body, along a first direction parallel to the face and along a second direction transverse to the face. A source region of the first conductivity type extends towards the inside of the body region, from the face of the body, and has a first portion and a second portion. The first portion has a first doping level and extends in direct electrical contact with the metallization region. The second portion has a second doping level and extends in direct electrical contact with the first portion of the source region. The second doping level is lower than the first doping level.

Classes IPC  ?

  • H10D 62/13 - Régions semi-conductrices connectées à des électrodes transportant le courant à redresser, amplifier ou commuter, p. ex. régions de source ou de drain
  • H01L 21/04 - Fabrication ou traitement des dispositifs à semi-conducteurs ou de leurs parties constitutives les dispositifs ayant des barrières de potentiel, p. ex. une jonction PN, une région d'appauvrissement ou une région de concentration de porteurs de charges
  • H10D 12/01 - Fabrication ou traitement
  • H10D 30/66 - Transistors FET DMOS verticaux [VDMOS]
  • H10D 62/17 - Régions semi-conductrices connectées à des électrodes ne transportant pas de courant à redresser, amplifier ou commuter, p. ex. régions de canal
  • H10D 62/832 - Corps semi-conducteurs, ou régions de ceux-ci, de dispositifs ayant des barrières de potentiel caractérisés par les matériaux étant des matériaux du groupe IV, p. ex. Si dopé B ou Ge non dopé étant des matériaux du groupe IV comprenant deux éléments ou plus, p. ex. SiGe

6.

MEMS INERTIAL SENSOR WITH HIGH RESISTANCE TO STICTION

      
Numéro d'application 18913878
Statut En instance
Date de dépôt 2024-10-11
Date de la première publication 2025-06-05
Propriétaire STMicroelectronics S.r.l. (Italie)
Inventeur(s)
  • Gattere, Gabriele
  • Rizzini, Francesco
  • Tocchio, Alessandro

Abrégé

An inertial structure is elastically coupled through a first elastic structure to a supporting structure so as to move along a sensing axis as a function of a quantity to be detected. The inertial structure includes first and second inertial masses which are elastically coupled together by a second elastic structure to enable movement of the second inertial mass along the sensing axis. The first elastic structure has a lower elastic constant than the second elastic structure so that, in presence of the quantity to be detected, the inertial structure moves in a sensing direction until the first inertial mass stops against a stop structure and the second elastic mass can move further in the sensing direction. Once the quantity to be detected ends, the second inertial mass moves in a direction opposite to the sensing direction and detaches the first inertial mass from the stop structure.

Classes IPC  ?

  • G01P 15/125 - Mesure de l'accélérationMesure de la décélérationMesure des chocs, c.-à-d. d'une variation brusque de l'accélération en ayant recours aux forces d'inertie avec conversion en valeurs électriques ou magnétiques au moyen de capteurs à capacité
  • B81C 1/00 - Fabrication ou traitement de dispositifs ou de systèmes dans ou sur un substrat
  • G01P 15/08 - Mesure de l'accélérationMesure de la décélérationMesure des chocs, c.-à-d. d'une variation brusque de l'accélération en ayant recours aux forces d'inertie avec conversion en valeurs électriques ou magnétiques

7.

LID ANGLE DETECTION

      
Numéro d'application 19051114
Statut En instance
Date de dépôt 2025-02-11
Date de la première publication 2025-06-05
Propriétaire STMICROELECTRONICS S.r.l. (Italie)
Inventeur(s)
  • Rizzardini, Federico
  • Bracco, Lorenzo

Abrégé

The present disclosure is directed to a device and method for lid angle detection that is accurate even if the device is activated in an upright position. While the device is in a sleep state, first and second sensor units measure acceleration and angular velocity, and calculate orientations of respective lid components based on the acceleration and angular velocity measurements. Upon the device exiting the sleep state, a processor estimates the lid angle using the calculated orientations, sets the estimated lid angle as an initial lid angle, and updates the initial lid angle using, for example, two accelerometers; two accelerometers and two gyroscopes; two accelerometers and two magnetometers; or two accelerometers, two gyroscopes, and two magnetometers.

Classes IPC  ?

  • G06F 1/16 - Détails ou dispositions de structure
  • G01C 1/00 - Mesure des angles
  • G01C 9/08 - Moyens de compensation des forces d'accélération produites par le mouvement de l'instrument
  • G01C 19/5705 - Dispositifs sensibles à la rotation utilisant des masses vibrantes, p. ex. capteurs vibratoires de vitesse angulaire basés sur les forces de Coriolis utilisant des masses entraînées dans un mouvement de rotation alternatif autour d'un axe
  • G01P 3/44 - Dispositifs caractérisés par l'utilisation de moyens électriques ou magnétiques pour mesurer la vitesse angulaire
  • G06F 1/3246 - Économie d’énergie caractérisée par l'action entreprise par mise hors tension initiée par logiciel
  • H04M 1/02 - Caractéristiques de structure des appareils téléphoniques

8.

ENHANCHED THERMAL DISSIPATION IN FLIP-CHIP SEMICONDUCTOR DEVICES USING LASER DIRECT (LDS) STRUCTURING TECHNOLOGY

      
Numéro d'application 19032932
Statut En instance
Date de dépôt 2025-01-21
Date de la première publication 2025-05-22
Propriétaire STMicroelectronics S.r.l. (Italie)
Inventeur(s)
  • Derai, Michele
  • Vitello, Dario

Abrégé

A device includes a leadframe with a semiconductor die having a first side facing and electrically coupled to the leadframe and a second side facing away from the leadframe. An encapsulation body containing laser direct structuring (LDS) material covers the semiconductor die and has an outer surface opposite the leadframe. Metal vias are formed through the LDS material between the outer surface and the second side of the semiconductor die, and a metal pad is formed at the outer surface. The metal vias and pad create a thermal dissipation path. The semiconductor die may be mounted in a flip-chip configuration and connected to the leadframe through metal pillars. The metal vias and pad may be formed by laser-activating the LDS material followed by copper plating. The device can be configured as a Quad Flat No-leads (QFN) package, and a heat sink may be mounted on the metal pad.

Classes IPC  ?

  • H01L 23/29 - Encapsulations, p. ex. couches d’encapsulation, revêtements caractérisées par le matériau
  • H01L 21/48 - Fabrication ou traitement de parties, p. ex. de conteneurs, avant l'assemblage des dispositifs, en utilisant des procédés non couverts par l'un uniquement des groupes ou
  • H01L 23/31 - Encapsulations, p. ex. couches d’encapsulation, revêtements caractérisées par leur disposition
  • H01L 23/495 - Cadres conducteurs

9.

MEMS TRI-AXIAL ACCELEROMETER WITH ONE OR MORE DECOUPLING ELEMENTS

      
Numéro d'application 19025766
Statut En instance
Date de dépôt 2025-01-16
Date de la première publication 2025-05-15
Propriétaire STMICROELECTRONICS S.r.l. (Italie)
Inventeur(s)
  • Tocchio, Alessandro
  • Rizzini, Francesco

Abrégé

A MEMS tri-axial accelerometer is provided with a sensing structure having: a single inertial mass, with a main extension in a horizontal plane defined by a first horizontal axis and a second horizontal axis and internally defining a first window that traverses it throughout a thickness thereof along a vertical axis orthogonal to the horizontal plane; and a suspension structure, arranged within the window for elastically coupling the inertial mass to a single anchorage element, which is fixed with respect to a substrate and arranged within the window, so that the inertial mass is suspended above the substrate and is able to carry out, by the inertial effect, a first sensing movement, a second sensing movement, and a third sensing movement in respective sensing directions parallel to the first, second, and third horizontal axes following upon detection of a respective acceleration component. In particular, the suspension structure has at least one first decoupling element for decoupling at least one of the first, second, and third sensing movements from the remaining sensing movements.

Classes IPC  ?

  • G01P 15/18 - Mesure de l'accélérationMesure de la décélérationMesure des chocs, c.-à-d. d'une variation brusque de l'accélération dans plusieurs dimensions
  • G01P 15/08 - Mesure de l'accélérationMesure de la décélérationMesure des chocs, c.-à-d. d'une variation brusque de l'accélération en ayant recours aux forces d'inertie avec conversion en valeurs électriques ou magnétiques
  • G01P 15/097 - Mesure de l'accélérationMesure de la décélérationMesure des chocs, c.-à-d. d'une variation brusque de l'accélération en ayant recours aux forces d'inertie avec conversion en valeurs électriques ou magnétiques au moyen d'éléments vibrants
  • G01P 15/125 - Mesure de l'accélérationMesure de la décélérationMesure des chocs, c.-à-d. d'une variation brusque de l'accélération en ayant recours aux forces d'inertie avec conversion en valeurs électriques ou magnétiques au moyen de capteurs à capacité

10.

MOSFET DEVICE WITH SHIELDING REGION AND MANUFACTURING METHOD THEREOF

      
Numéro d'application 18915694
Statut En instance
Date de dépôt 2024-10-15
Date de la première publication 2025-05-08
Propriétaire STMicroelectronics S.r.l. (Italie)
Inventeur(s)
  • Saggio, Mario Giuseppe
  • Zanetti, Edoardo

Abrégé

A MOSFET device comprising: a structural region, made of a semiconductor material having a first type of conductivity, which extends between a first side and a second side opposite to the first side along an axis; a body region, having a second type of conductivity opposite to the first type, which extends in the structural region starting from the first side; a source region, having the first type of conductivity, which extends in the body region starting from the first side; a gate region, which extends in the structural region starting from the first side, traversing entirely the body region; and a shielding region, having the second type of conductivity, which extends in the structural region between the gate region and the second side. The shielding region is an implanted region self-aligned, in top view, to the gate region.

Classes IPC  ?

  • H10D 30/66 - Transistors FET DMOS verticaux [VDMOS]
  • H01L 21/70 - Fabrication ou traitement de dispositifs consistant en une pluralité de composants à l'état solide ou de circuits intégrés formés dans ou sur un substrat commun, ou de parties constitutives spécifiques de ceux-ciFabrication de dispositifs à circuit intégré ou de parties constitutives spécifiques de ceux-ci
  • H10D 30/01 - Fabrication ou traitement
  • H10D 62/10 - Formes, dimensions relatives ou dispositions des régions des corps semi-conducteursFormes des corps semi-conducteurs
  • H10D 62/17 - Régions semi-conductrices connectées à des électrodes ne transportant pas de courant à redresser, amplifier ou commuter, p. ex. régions de canal
  • H10D 62/832 - Corps semi-conducteurs, ou régions de ceux-ci, de dispositifs ayant des barrières de potentiel caractérisés par les matériaux étant des matériaux du groupe IV, p. ex. Si dopé B ou Ge non dopé étant des matériaux du groupe IV comprenant deux éléments ou plus, p. ex. SiGe
  • H10D 64/27 - Électrodes ne transportant pas le courant à redresser, à amplifier, à faire osciller ou à commuter, p. ex. grilles

11.

SEMICONDUCTOR CHIP MANUFACTURING METHOD

      
Numéro d'application 18986599
Statut En instance
Date de dépôt 2024-12-18
Date de la première publication 2025-04-17
Propriétaire
  • STMicroelectronics S.r.l. (Italie)
  • STMicroelectronics (Crolles 2) SAS (France)
Inventeur(s)
  • Monge Roffarello, Pierpaolo
  • Mica, Isabella
  • Dutartre, Didier
  • Abbadie, Alexandra

Abrégé

A substrate made of doped single-crystal silicon has an upper surface. A doped single-crystal silicon layer is formed by epitaxy on top of and in contact with the upper surface of the substrate. Either before or after forming the doped single-crystal silicon layer, and before any other thermal treatment step at a temperature in the range from 600° C. to 900° C., a denuding thermal treatment is applied to the substrate for several hours. This denuding thermal treatment is at a temperature higher than or equal to 1,000° C.

Classes IPC  ?

  • H10D 84/03 - Fabrication ou traitement caractérisés par l'utilisation de technologies basées sur les matériaux utilisant une technologie du groupe IV, p. ex. technologie au silicium ou au carbure de silicium [SiC]
  • H01L 21/02 - Fabrication ou traitement des dispositifs à semi-conducteurs ou de leurs parties constitutives
  • H01L 21/324 - Traitement thermique pour modifier les propriétés des corps semi-conducteurs, p. ex. recuit, frittage
  • H01L 21/763 - Régions polycristallines semi-conductrices
  • H10D 84/01 - Fabrication ou traitement
  • H10D 84/40 - Dispositifs intégrés formés dans ou sur des substrats semi-conducteurs qui comprennent uniquement des couches semi-conductrices, p. ex. sur des plaquettes de Si ou sur des plaquettes de GaAs-sur-Si caractérisés par l'intégration d'au moins un composant couvert par les groupes ou avec au moins un composant couvert par les groupes ou , p. ex. l'intégration de transistors IGFET avec des transistors BJT

12.

INTEGRATED ELECTRONIC MODULE INCLUDING TWO MICROMIRRORS, AND SYSTEM INCLUDING THE ELECTRONIC MODULE

      
Numéro d'application 18988563
Statut En instance
Date de dépôt 2024-12-19
Date de la première publication 2025-04-17
Propriétaire STMicroelectronics S.r.l. (Italie)
Inventeur(s)
  • Del Sarto, Marco
  • Gritti, Alex
  • Maierna, Amedeo
  • Maggi, Luca

Abrégé

A system includes a module formed by a first supporting portion, a second supporting portion, a first die carrying a first reflector and housed in the first supporting portion, and a second die carrying a second reflector and housed in the second supporting portion. The first and second supporting portions are spaced apart to define a gap therebetween. The second supporting portion includes an input hole defined therein to receive an incoming beam and direct it toward the first reflector. The first supporting portion includes an output hole defined therein to allow passage of an outgoing beam reflected by the second reflector. The first and second reflectors are configured to sequentially reflect the incoming beam to generate the outgoing beam.

Classes IPC  ?

  • G02B 26/08 - Dispositifs ou dispositions optiques pour la commande de la lumière utilisant des éléments optiques mobiles ou déformables pour commander la direction de la lumière
  • G02B 26/10 - Systèmes de balayage

13.

THIN-FILM PIEZOELECTRIC MICROELECTROMECHANICAL STRUCTURE HAVING IMPROVED ELECTRICAL CHARACTERISTICS AND CORRESPONDING MANUFACTURING PROCESS

      
Numéro d'application 18987156
Statut En instance
Date de dépôt 2024-12-19
Date de la première publication 2025-04-10
Propriétaire STMicroelectronics S.r.l. (Italie)
Inventeur(s)
  • Giusti, Domenico
  • Martini, Irene
  • Assanelli, Davide
  • Ferrarini, Paolo
  • Prelini, Carlo Luigi
  • Quaglia, Fabio

Abrégé

A piezoelectric microelectromechanical structure is provided with a piezoelectric stack having a main extension in a horizontal plane and a variable section in a plane transverse to the horizontal plane. The stack is formed by a bottom-electrode region, a piezoelectric material region arranged on the bottom-electrode region, and a top-electrode region arranged on the piezoelectric material region. The piezoelectric material region has, as a result of the variable section, a first thickness along a vertical axis transverse to the horizontal plane at a first area, and a second thickness along the same vertical axis at a second area. The second thickness is smaller than the first thickness. The structure at the first and second areas can form piezoelectric detector and a piezoelectric actuator, respectively.

Classes IPC  ?

  • H10N 30/00 - Dispositifs piézo-électriques ou électrostrictifs
  • B81B 7/02 - Systèmes à microstructure comportant des dispositifs électriques ou optiques distincts dont la fonction a une importance particulière, p. ex. systèmes micro-électromécaniques [SMEM, MEMS]
  • H10N 30/057 - Fabrication de dispositifs piézo-électriques ou électrostrictifs multicouches ou de leurs parties constitutives, p. ex. en empilant des corps piézo-électriques et des électrodes par empilement de corps massifs piézo-électriques ou électrostrictifs et d’électrodes
  • H10N 30/20 - Dispositifs piézo-électriques ou électrostrictifs à entrée électrique et sortie mécanique, p. ex. fonctionnant comme actionneurs ou comme vibrateurs
  • H10N 30/30 - Dispositifs piézo-électriques ou électrostrictifs à entrée mécanique et sortie électrique, p. ex. fonctionnant comme générateurs ou comme capteurs
  • H10N 30/87 - Électrodes ou interconnexions, p. ex. connexions électriques ou bornes

14.

PHOTONIC WAFER LEVEL TESTING SYSTEMS, DEVICES, AND METHODS OF OPERATION

      
Numéro d'application 18988238
Statut En instance
Date de dépôt 2024-12-19
Date de la première publication 2025-04-10
Propriétaire STMicroelectronics S.r.l. (Italie)
Inventeur(s)
  • Piazza, Marco
  • Canciamilla, Antonio
  • Orlandi, Piero
  • Maggi, Luca

Abrégé

A method of testing a photonic device includes providing a plurality of optical test signals at respective inputs of a first plurality of inputs of an optical input circuit located on a substrate, combining the plurality of optical test signals into a combined optical test signal at an output of the optical input circuit, transmitting the combined optical test signal through the output to an input waveguide of an optical device under test, the optical device under test being located on the substrate, and measuring a response of the optical device under test to the combined optical test signal. Each of the plurality of optical test signals comprises a respective dominant wavelength of a plurality of dominant wavelengths.

Classes IPC  ?

  • G01M 11/00 - Test des appareils optiquesTest des structures ou des ouvrages par des méthodes optiques, non prévu ailleurs
  • G01M 11/02 - Test des propriétés optiques
  • G01R 31/317 - Tests de circuits numériques
  • G01R 31/3185 - Reconfiguration pour les essais, p. ex. LSSD, découpage
  • G02B 6/293 - Moyens de couplage optique ayant des bus de données, c.-à-d. plusieurs guides d'ondes interconnectés et assurant un système bidirectionnel par nature en mélangeant et divisant les signaux avec des moyens de sélection de la longueur d'onde

15.

CONTROL CIRCUIT FOR CONTROLLING A SWITCHING STAGE OF AN ELECTRONIC CONVERTER, CORRESPONDING ELECTRONIC CONVERTER DEVICE AND METHOD

      
Numéro d'application 18989356
Statut En instance
Date de dépôt 2024-12-20
Date de la première publication 2025-04-10
Propriétaire STMicroelectronics S.r.l. (Italie)
Inventeur(s)
  • Bertolini, Alessandro
  • Cattani, Alberto
  • Ramorini, Stefano
  • Gasparini, Alessandro

Abrégé

A DC-DC converter circuit includes a switching stage with first and second switches, and a control circuit coupled to the switching stage. The control circuit detects a threshold for changing between a synchronous operation mode and an asynchronous operation mode, synchronizes the detected threshold with a beginning of a new switching cycle, applies feed-forward compensation at the beginning of an ON-time period to vary a duty cycle, and generates drive signals to control the switching stage.

Classes IPC  ?

  • H02M 3/158 - Transformation d'une puissance d'entrée en courant continu en une puissance de sortie en courant continu sans transformation intermédiaire en courant alternatif par convertisseurs statiques utilisant des tubes à décharge avec électrode de commande ou des dispositifs à semi-conducteurs avec électrode de commande utilisant des dispositifs du type triode ou transistor exigeant l'application continue d'un signal de commande utilisant uniquement des dispositifs à semi-conducteurs avec commande automatique de la tension ou du courant de sortie, p. ex. régulateurs à commutation comprenant plusieurs dispositifs à semi-conducteurs comme dispositifs de commande finale pour une charge unique
  • H02M 1/00 - Détails d'appareils pour transformation
  • H02M 1/08 - Circuits spécialement adaptés à la production d'une tension de commande pour les dispositifs à semi-conducteurs incorporés dans des convertisseurs statiques

16.

INTEGRATED CIRCUIT INCLUDING A PHYSICALLY UNCLONABLE FUNCTION DEVICE AND CORRESPONDING METHOD FOR IMPLEMENTING A PHYSICALLY UNCLONABLE FUNCTION

      
Numéro d'application 18978540
Statut En instance
Date de dépôt 2024-12-12
Date de la première publication 2025-04-03
Propriétaire
  • STMICROELECTRONICS S.r.l. (Italie)
  • STMICROELECTRONICS (ROUSSET) SAS (France)
Inventeur(s)
  • Conte, Antonino
  • La Rosa, Francesco

Abrégé

Unclonable function circuitry includes a plurality of pairs of phase-change memory cells in a virgin state, and sensing circuitry coupled to the plurality of pairs of phase-change memory cells in the virgin state. The sensing circuitry identifies a subset of the plurality of pairs of phase-change memory cells in the virgin state based on a reliability mask. Signs of differences of effective resistance values of the identified subset of the plurality of pairs of phase-change memory cells in the virgin state are sensed by the sensing circuitry. The sensing circuitry generates a string of bits based on the sensed signs of differences in the effective resistance values of the identified subset of the plurality of pairs of phase-change memory cells in the virgin state. Processing circuitry coupled to the unclonable function circuitry, in operation, executes one or more operations using the generated string of bits.

Classes IPC  ?

  • G11C 13/00 - Mémoires numériques caractérisées par l'utilisation d'éléments d'emmagasinage non couverts par les groupes , ou
  • H01L 23/00 - Détails de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide

17.

METHOD OF MANUFACTURING SEMICONDUCTOR DEVICES AND CORRESPONDING SEMICONDUCTOR DEVICE

      
Numéro d'application 18973931
Statut En instance
Date de dépôt 2024-12-09
Date de la première publication 2025-03-27
Propriétaire STMicroelectronics S.r.l. (Italie)
Inventeur(s)
  • Fontana, Fulvio Vittorio
  • Derai, Michele

Abrégé

A semiconductor chip is mounted at a first surface of a leadframe and an insulating encapsulation is formed onto the leadframe. An etching mask is applied to a second surface of the leadframe to cover locations of two adjacent rows of electrical contacts as well as a connecting bar between the two adjacent rows which electrically couples the electrical contacts. The second surface is then etched through the etching mask to remove leadframe material at the second surface and define the electrical contacts and connecting bar. The electrical contacts include a distal surface as well as flanks left uncovered by the insulating encapsulation. The etching mask is then removed and the electrical contacts and the connecting bars are used as electrodes in an electroplating of the distal surface and the flanks of the electrical contacts. The connecting bar is then removed from between the two adjacent rows during device singulation.

Classes IPC  ?

  • H01L 21/48 - Fabrication ou traitement de parties, p. ex. de conteneurs, avant l'assemblage des dispositifs, en utilisant des procédés non couverts par l'un uniquement des groupes ou
  • H01L 21/78 - Fabrication ou traitement de dispositifs consistant en une pluralité de composants à l'état solide ou de circuits intégrés formés dans ou sur un substrat commun avec une division ultérieure du substrat en plusieurs dispositifs individuels
  • H01L 23/495 - Cadres conducteurs

18.

METHOD FOR MANUFACTURING A GATE TERMINAL OF A HEMT DEVICE, AND HEMT DEVICE

      
Numéro d'application 18967306
Statut En instance
Date de dépôt 2024-12-03
Date de la première publication 2025-03-20
Propriétaire STMicroelectronics S.r.l. (Italie)
Inventeur(s)
  • Iucolano, Ferdinando
  • Tringali, Cristina

Abrégé

A method for manufacturing a HEMT device includes forming, on a heterostructure, a dielectric layer, forming a through opening through the dielectric layer, and forming a gate electrode in the through opening. Forming the gate electrode includes forming a sacrificial structure, depositing by evaporation a first gate metal layer, carrying out a lift-off of the sacrificial structure, depositing a second gate metal layer by sputtering, and depositing a third gate metal layer. The second gate metal layer layer forms a barrier against the diffusion of metal atoms towards the heterostructure.

Classes IPC  ?

  • H01L 21/285 - Dépôt de matériaux conducteurs ou isolants pour les électrodes à partir d'un gaz ou d'une vapeur, p. ex. condensation
  • H01L 21/3213 - Gravure physique ou chimique des couches, p. ex. pour produire une couche avec une configuration donnée à partir d'une couche étendue déposée au préalable
  • H01L 29/20 - Corps semi-conducteurs caractérisés par les matériaux dont ils sont constitués comprenant, à part les matériaux de dopage ou autres impuretés, uniquement des composés AIIIBV
  • H01L 29/205 - Corps semi-conducteurs caractérisés par les matériaux dont ils sont constitués comprenant, à part les matériaux de dopage ou autres impuretés, uniquement des composés AIIIBV comprenant plusieurs composés dans différentes régions semi-conductrices
  • H01L 29/47 - Electrodes à barrière de Schottky
  • H01L 29/66 - Types de dispositifs semi-conducteurs
  • H01L 29/778 - Transistors à effet de champ avec un canal à gaz de porteurs de charge à deux dimensions, p.ex. transistors à effet de champ à haute mobilité électronique HEMT

19.

PACKAGED SEMICONDUCTOR DEVICE HAVING IMPROVED RELIABILITY AND INSPECTIONABILITY AND MANUFACTURING METHOD THEREOF

      
Numéro d'application 18956979
Statut En instance
Date de dépôt 2024-11-22
Date de la première publication 2025-03-13
Propriétaire STMICROELECTRONICS S.r.l. (Italie)
Inventeur(s) Minotti, Agatino

Abrégé

Packaged device having a carrying base; an accommodation cavity in the carrying base; a semiconductor die in the accommodation cavity, the semiconductor die having die pads; a protective layer, covering the semiconductor die and the carrying base; first vias in the protective layer, at the die pads; and connection terminals of conductive material. The connection terminals have first connection portions in the first vias, in electrical contact with the die pads, and second connection portions, extending on the protective layer, along a side surface of the packaged device.

Classes IPC  ?

  • H01L 23/00 - Détails de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide
  • H01L 23/538 - Dispositions pour conduire le courant électrique à l'intérieur du dispositif pendant son fonctionnement, d'un composant à un autre la structure d'interconnexion entre une pluralité de puces semi-conductrices se trouvant au-dessus ou à l'intérieur de substrats isolants

20.

LEAD FRAME FOR A PACKAGE FOR A SEMICONDUCTOR DEVICE, SEMICONDUCTOR DEVICE AND PROCESS FOR MANUFACTURING A SEMICONDUCTOR DEVICE

      
Numéro d'application 18943461
Statut En instance
Date de dépôt 2024-11-11
Date de la première publication 2025-02-27
Propriétaire STMicroelectronics S.r.l. (Italie)
Inventeur(s) Fontana, Fulvio Vittorio

Abrégé

A lead frame for an integrated electronic device includes a die pad made of a first metallic material. A top coating layer formed by a second metallic material is arranged on a top surface of the die pad. The second metallic material has an oxidation rate lower than the first metallic material. The top coating layer leaves exposed a number of corner portions of the top surface of the die pad. A subsequent heating operation, for example occurring in connection with wirebonding, causes an oxidized layer to form on the corner portions of the top surface of the die pad at a position in contact with the top coating layer.

Classes IPC  ?

  • H01L 23/495 - Cadres conducteurs
  • H01L 21/56 - Encapsulations, p. ex. couches d’encapsulation, revêtements
  • H01L 23/00 - Détails de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide
  • H01L 23/31 - Encapsulations, p. ex. couches d’encapsulation, revêtements caractérisées par leur disposition

21.

SYSTEM AND METHOD FOR DETERMINING WHETHER AN ELECTRONIC DEVICE IS LOCATED ON A STATIONARY OR STABLE SURFACE

      
Numéro d'application 18944811
Statut En instance
Date de dépôt 2024-11-12
Date de la première publication 2025-02-27
Propriétaire STMicroelectronics S.r.l. (Italie)
Inventeur(s)
  • Rivolta, Stefano Paolo
  • Rizzardini, Federico

Abrégé

A method includes receiving electrostatic sensor data in a processor of an electronic device from an electrostatic sensor mounted behind a touchscreen of the electronic device and using the electrostatic sensor data to determine when the touchscreen is being used. Based on whether or not the touchscreen is being used, an on-table detection (OTD) algorithm is selected from a plurality of available OTD algorithms. In one or more examples, the OTD algorithm may also be selected based on the current device mode of the electronic device, which may be determined from a lid angle, a screen angle, and a keyboard angle of the electronic device. The selected OTD algorithm is run to determine whether or not the electronic device is located on a stationary or stable surface.

Classes IPC  ?

  • G06F 3/0346 - Dispositifs de pointage déplacés ou positionnés par l'utilisateurLeurs accessoires avec détection de l’orientation ou du mouvement libre du dispositif dans un espace en trois dimensions [3D], p. ex. souris 3D, dispositifs de pointage à six degrés de liberté [6-DOF] utilisant des capteurs gyroscopiques, accéléromètres ou d’inclinaison
  • G06F 3/0354 - Dispositifs de pointage déplacés ou positionnés par l'utilisateurLeurs accessoires avec détection des mouvements relatifs en deux dimensions [2D] entre le dispositif de pointage ou une partie agissante dudit dispositif, et un plan ou une surface, p. ex. souris 2D, boules traçantes, crayons ou palets

22.

SILICON CARBIDE DIODE WITH REDUCED VOLTAGE DROP, AND MANUFACTURING METHOD THEREOF

      
Numéro d'application 18820135
Statut En instance
Date de dépôt 2024-08-29
Date de la première publication 2025-02-20
Propriétaire STMicroelectronics S.r.l. (Italie)
Inventeur(s)
  • Rascuná, Simone
  • Chibbaro, Claudio

Abrégé

An electronic device includes a solid body of SiC having a surface and having a first conductivity type. A first implanted region and a second implanted region have a second conductivity type and extend into the solid body in a direction starting from the surface and delimit between them a surface portion of the solid body. A Schottky contact is on the surface and in direct contact with the surface portion. Ohmic contacts are on the surface and in direct contact with the first and second implanted regions. The solid body includes an epitaxial layer including the surface portion and a bulk portion. The surface portion houses a plurality of doped sub-regions which extend in succession one after another in the direction, are of the first conductivity type, and have a respective conductivity level higher than that of the bulk portion.

Classes IPC  ?

  • H01L 29/16 - Corps semi-conducteurs caractérisés par les matériaux dont ils sont constitués comprenant, mis à part les matériaux de dopage ou autres impuretés, seulement des éléments du groupe IV de la classification périodique, sous forme non combinée
  • H01L 29/66 - Types de dispositifs semi-conducteurs
  • H01L 29/872 - Diodes Schottky

23.

WAVEFORM GENERATOR

      
Numéro d'application 18940049
Statut En instance
Date de dépôt 2024-11-07
Date de la première publication 2025-02-20
Propriétaire STMicroelectronics S.r.l. (Italie)
Inventeur(s)
  • Passi, Stefano
  • Bardelli, Roberto Giorgio
  • Moroni, Anna

Abrégé

A waveform generator includes a system control unit and signal channels controlled by the system control unit and configured to supply driving signals for driving a respective transducer of an array of transducers. Each signal channel includes a sequential access memory having rows, where each row contains an instruction word configured to generate a respective step of a waveform to be generated. A memory output of the sequential access memory is defined by an output row at a fixed location. The waveform to be generated is defined by a block of instruction words. Each signal channel also includes an internal control unit that is configured to sequentially move the content of the sequential access memory, based on the instruction word currently at the memory output, so that sequences of instruction words are provided at the output row.

Classes IPC  ?

  • G01S 7/524 - Émetteurs
  • G06F 5/08 - Procédés ou dispositions pour la conversion de données, sans modification de l'ordre ou du contenu des données maniées pour modifier la vitesse de débit des données, c.-à-d. régularisation de la vitesse ayant une séquence d'emplacements d'emmagasinage, les emplacements intermédiaires n'étant pas accessibles pour des opérations soit de mise en file d'attente, soit de retrait de file d'attente, p. ex. utilisant un registre à décalage
  • G06F 5/10 - Procédés ou dispositions pour la conversion de données, sans modification de l'ordre ou du contenu des données maniées pour modifier la vitesse de débit des données, c.-à-d. régularisation de la vitesse ayant une séquence d'emplacements d'emmagasinage, chacun étant individuellement accessible à la fois pour des opérations de mise en file d'attente et pour des opérations de retrait de file d'attente, p. ex. utilisant une mémoire à accès aléatoire
  • G06F 9/30 - Dispositions pour exécuter des instructions machines, p. ex. décodage d'instructions
  • G11C 19/00 - Mémoires numériques dans lesquelles l'information est déplacée par échelons, p. ex. registres à décalage

24.

METHOD AND DEVICE FOR ON-DEVICE LEARNING BASED ON MULTIPLE INSTANCES OF INFERENCE WORKLOADS

      
Numéro d'application 18779807
Statut En instance
Date de dépôt 2024-07-22
Date de la première publication 2025-02-13
Propriétaire
  • STMICROELECTRONICS INTERNATIONAL N.V. (Suisse)
  • STMICROELECTRONICS S.R.L (Italie)
Inventeur(s)
  • Pau, Danilo Pietro
  • Singh, Surinder Pal
  • Aymone, Fabrizio Maria

Abrégé

The present disclosure relates to a method of training a neural network using a circuit comprising a memory and a processing device, an exemplary method comprising: performing a first forward inference pass through the neural network based on input features to generate first activations, and generating an error based on a target value, and storing the error to the memory; and performing, for each layer of the neural network: a modulated forward inference pass; before, during or after the modulated forward inference pass, a second forward inference pass based on the input features to regenerate one or more first activations; and updating one or more weights in the neural network based on the modulated activations and the one or more regenerated first activations.

Classes IPC  ?

  • G06N 3/08 - Méthodes d'apprentissage
  • G06N 5/046 - Inférence en avantSystèmes de production

25.

METHOD FOR MANUFACTURING AN OHMIC CONTACT FOR A HEMT DEVICE

      
Numéro d'application 18910960
Statut En instance
Date de dépôt 2024-10-09
Date de la première publication 2025-01-30
Propriétaire STMicroelectronics S.r.l. (Italie)
Inventeur(s)
  • Iucolano, Ferdinando
  • Tringali, Cristina

Abrégé

A method for manufacturing an ohmic contact for a HEMT device, comprising the steps of: forming a photoresist layer, on a semiconductor body comprising a heterostructure; forming, in the photoresist layer, an opening, through which a surface region of the semiconductor body is exposed at said heterostructure; etching the surface region of the semiconductor body using the photoresist layer as etching mask to form a trench in the heterostructure; depositing one or more metal layers in said trench and on the photoresist layer; and carrying out a process of lift-off of the photoresist layer.

Classes IPC  ?

  • H01L 29/66 - Types de dispositifs semi-conducteurs
  • H01L 29/20 - Corps semi-conducteurs caractérisés par les matériaux dont ils sont constitués comprenant, à part les matériaux de dopage ou autres impuretés, uniquement des composés AIIIBV
  • H01L 29/778 - Transistors à effet de champ avec un canal à gaz de porteurs de charge à deux dimensions, p.ex. transistors à effet de champ à haute mobilité électronique HEMT

26.

INPUT DETECTION WITH ELECTROSTATIC CHARGE SENSORS

      
Numéro d'application 18911119
Statut En instance
Date de dépôt 2024-10-09
Date de la première publication 2025-01-30
Propriétaire STMICROELECTRONICS S.r.l. (Italie)
Inventeur(s)
  • Rivolta, Stefano Paolo
  • Bardone, Mauro
  • Labombarda, Andrea

Abrégé

The present disclosure is directed to input detection for electronic devices using electrostatic charge sensors. The devices and methods disclosed herein utilize electrostatic charge sensors to detect various touch gestures, such as long and short touches, single/double/triple taps, and swipes; and perform in-car detection.

Classes IPC  ?

  • H04R 1/10 - ÉcouteursLeurs fixations
  • G06F 3/044 - Numériseurs, p. ex. pour des écrans ou des pavés tactiles, caractérisés par les moyens de transduction par des moyens capacitifs
  • H03K 17/96 - Commutateurs à effleurement

27.

DOUBLE-CHANNEL HEMT DEVICE AND MANUFACTURING METHOD THEREOF

      
Numéro d'application 18912488
Statut En instance
Date de dépôt 2024-10-10
Date de la première publication 2025-01-30
Propriétaire STMicroelectronics S.r.l. (Italie)
Inventeur(s)
  • Iucolano, Ferdinando
  • Chini, Alessandro

Abrégé

An HEMT device, comprising: a semiconductor body including a heterojunction structure; a dielectric layer on the semiconductor body; a gate electrode; a drain electrode, facing a first side of the gate electrode; and a source electrode, facing a second side opposite to the first side of the gate electrode; an auxiliary channel layer, which extends over the heterojunction structure between the gate electrode and the drain electrode, in electrical contact with the drain electrode and at a distance from the gate electrode, and forming an additional conductive path for charge carriers that flow between the source electrode and the drain electrode.

Classes IPC  ?

  • H01L 29/778 - Transistors à effet de champ avec un canal à gaz de porteurs de charge à deux dimensions, p.ex. transistors à effet de champ à haute mobilité électronique HEMT
  • H01L 21/02 - Fabrication ou traitement des dispositifs à semi-conducteurs ou de leurs parties constitutives
  • H01L 29/06 - Corps semi-conducteurs caractérisés par les formes, les dimensions relatives, ou les dispositions des régions semi-conductrices
  • H01L 29/20 - Corps semi-conducteurs caractérisés par les matériaux dont ils sont constitués comprenant, à part les matériaux de dopage ou autres impuretés, uniquement des composés AIIIBV
  • H01L 29/205 - Corps semi-conducteurs caractérisés par les matériaux dont ils sont constitués comprenant, à part les matériaux de dopage ou autres impuretés, uniquement des composés AIIIBV comprenant plusieurs composés dans différentes régions semi-conductrices
  • H01L 29/40 - Electrodes
  • H01L 29/417 - Electrodes caractérisées par leur forme, leurs dimensions relatives ou leur disposition relative transportant le courant à redresser, à amplifier ou à commuter
  • H01L 29/423 - Electrodes caractérisées par leur forme, leurs dimensions relatives ou leur disposition relative ne transportant pas le courant à redresser, à amplifier ou à commuter
  • H01L 29/66 - Types de dispositifs semi-conducteurs

28.

LID ANGLE DETECTION

      
Numéro d'application 18912496
Statut En instance
Date de dépôt 2024-10-10
Date de la première publication 2025-01-30
Propriétaire STMICROELECTRONICS S.r.l. (Italie)
Inventeur(s)
  • Rizzardini, Federico
  • Bracco, Lorenzo

Abrégé

The present disclosure is directed to a device and method for lid angle detection that is accurate even if the device is activated in an upright position. While the device is in a sleep state, first and second sensor units measure acceleration and angular velocity, and calculate orientations of respective lid components based on the acceleration and angular velocity measurements. Upon the device exiting the sleep state, a processor estimates the lid angle using the calculated orientations, sets the estimated lid angle as an initial lid angle, and updates the initial lid angle using, for example, two accelerometers; two accelerometers and two gyroscopes; two accelerometers and two magnetometers; or two accelerometers, two gyroscopes, and two magnetometers.

Classes IPC  ?

  • G01P 15/18 - Mesure de l'accélérationMesure de la décélérationMesure des chocs, c.-à-d. d'une variation brusque de l'accélération dans plusieurs dimensions
  • G01D 1/16 - Dispositions pour la mesure donnant des résultats autres que la valeur instantanée d'une variable, d'application générale donnant une valeur qui est une fonction de plusieurs valeurs, p. ex. produit ou rapport
  • G01D 5/14 - Moyens mécaniques pour le transfert de la grandeur de sortie d'un organe sensibleMoyens pour convertir la grandeur de sortie d'un organe sensible en une autre variable, lorsque la forme ou la nature de l'organe sensible n'imposent pas un moyen de conversion déterminéTransducteurs non spécialement adaptés à une variable particulière utilisant des moyens électriques ou magnétiques influençant la valeur d'un courant ou d'une tension
  • G09F 9/30 - Dispositifs d'affichage d'information variable, dans lesquels l'information est formée sur un support, par sélection ou combinaison d'éléments individuels dans lesquels le ou les caractères désirés sont formés par une combinaison d'éléments individuels

29.

DYNAMIC GRAVITY VECTOR ESTIMATION FOR MEMORY CONSTRAINED DEVICES

      
Numéro d'application 18916262
Statut En instance
Date de dépôt 2024-10-15
Date de la première publication 2025-01-30
Propriétaire STMICROELECTRONICS S.r.l. (Italie)
Inventeur(s)
  • Rizzardini, Federico
  • Bracco, Lorenzo

Abrégé

A device includes a memory and processing circuitry coupled to the memory. The processing circuitry, in operation: estimates an angular rate of change and determines a rotational versor based on the rotational data; and estimates a gravity vector based on the angular rate of change and the rotational versor. The processing circuitry generates a dynamic gravity vector based on the estimated gravity vector, a correction factor and an estimated error in estimated gravity vector. The processing circuitry estimates a linear acceleration and determines an acceleration versor based on the acceleration data, and determines the correction factor based on the linear acceleration. The processing circuitry estimates the error in the estimated gravity vector based on the acceleration versor.

Classes IPC  ?

  • G06F 3/0346 - Dispositifs de pointage déplacés ou positionnés par l'utilisateurLeurs accessoires avec détection de l’orientation ou du mouvement libre du dispositif dans un espace en trois dimensions [3D], p. ex. souris 3D, dispositifs de pointage à six degrés de liberté [6-DOF] utilisant des capteurs gyroscopiques, accéléromètres ou d’inclinaison

30.

SILICON CARBIDE POWER DEVICE WITH IMPROVED ROBUSTNESS AND CORRESPONDING MANUFACTURING PROCESS

      
Numéro d'application 18917464
Statut En instance
Date de dépôt 2024-10-16
Date de la première publication 2025-01-30
Propriétaire STMicroelectronics S.r.l. (Italie)
Inventeur(s)
  • Rascuna', Simone
  • Chibbaro, Claudio
  • Guarnera, Alfio
  • Saggio, Mario Giuseppe
  • Lizio, Francesco

Abrégé

An electronic power device includes a substrate of silicon carbide (SiC) having a front surface and a rear surface which lie in a horizontal plane and are opposite to one another along a vertical axis. The substrate includes an active area, provided in which are a number of doped regions, and an edge area, which is not active, distinct from and surrounding the active area. A dielectric region is arranged above the front surface, in at least the edge area. A passivation layer is arranged above the front surface of the substrate, and is in contact with the dielectric region in the edge area. The passivation layer includes at least one anchorage region that extends through the thickness of the dielectric region at the edge area, such as to define a mechanical anchorage for the passivation layer.

Classes IPC  ?

  • H01L 23/31 - Encapsulations, p. ex. couches d’encapsulation, revêtements caractérisées par leur disposition
  • H01L 21/04 - Fabrication ou traitement des dispositifs à semi-conducteurs ou de leurs parties constitutives les dispositifs ayant des barrières de potentiel, p. ex. une jonction PN, une région d'appauvrissement ou une région de concentration de porteurs de charges
  • H01L 21/56 - Encapsulations, p. ex. couches d’encapsulation, revêtements
  • H01L 29/16 - Corps semi-conducteurs caractérisés par les matériaux dont ils sont constitués comprenant, mis à part les matériaux de dopage ou autres impuretés, seulement des éléments du groupe IV de la classification périodique, sous forme non combinée

31.

DISCHARGE CIRCUIT AND METHOD FOR VOLTAGE TRANSITION MANAGEMENT

      
Numéro d'application 18907071
Statut En instance
Date de dépôt 2024-10-04
Date de la première publication 2025-01-23
Propriétaire STMicroelectronics S.r.l. (Italie)
Inventeur(s)
  • Cattani, Alberto
  • Gasparini, Alessandro
  • Ramorini, Stefano

Abrégé

In an embodiment, a method includes: providing a voltage setpoint to a voltage converter; generating an output voltage at a voltage rail with the voltage converter based on the voltage setpoint; when the voltage setpoint is transitioning from a first voltage setpoint to a second voltage setpoint that has a lower magnitude than the first voltage setpoint, providing a first constant current to a first node coupled to a control terminal of an output transistor to turn on the output transistor, where the output transistor includes a source terminal coupled to a first terminal of a first resistor, and where a current path of the output transistor is coupled to the voltage rail; and turning off the output transistor after the output voltage reaches the target output voltage corresponding to the second voltage setpoint.

Classes IPC  ?

  • G05F 1/56 - Régulation de la tension ou de l'intensité là où la variable effectivement régulée par le dispositif de réglage final est du type continu utilisant des dispositifs à semi-conducteurs en série avec la charge comme dispositifs de réglage final

32.

DOPING ACTIVATION AND OHMIC CONTACT FORMATION IN A SiC ELECTRONIC DEVICE, AND SiC ELECTRONIC DEVICE

      
Numéro d'application 18781808
Statut En instance
Date de dépôt 2024-07-23
Date de la première publication 2025-01-16
Propriétaire STMicroelectronics S.r.l. (Italie)
Inventeur(s)
  • Rascunà, Simone
  • Badalà, Paolo
  • Bassi, Anna
  • Bellocchi, Gabriele

Abrégé

A method for manufacturing a SiC-based electronic device, that includes implanting, at a front side of a solid body of SiC having a conductivity of N type, dopant species of P type, thus forming an implanted region that extends in depth in the solid body starting from the front side and has a top surface co-planar with said front side; and generating a laser beam directed towards the implanted region in order to generate heating of the implanted region at temperatures comprised between 1500° C. and 2600° C. so as to form an ohmic contact region including one or more carbon-rich layers, for example graphene and/or graphite layers, in the implanted region and, simultaneously, activation of the dopant species of P type.

Classes IPC  ?

  • H01L 29/16 - Corps semi-conducteurs caractérisés par les matériaux dont ils sont constitués comprenant, mis à part les matériaux de dopage ou autres impuretés, seulement des éléments du groupe IV de la classification périodique, sous forme non combinée
  • H01L 29/66 - Types de dispositifs semi-conducteurs
  • H01L 29/872 - Diodes Schottky

33.

HEMT TRANSISTOR WITH ADJUSTED GATE-SOURCE DISTANCE, AND MANUFACTURING METHOD THEREOF

      
Numéro d'application 18781815
Statut En instance
Date de dépôt 2024-07-23
Date de la première publication 2025-01-16
Propriétaire STMicroelectronics S.r.l. (Italie)
Inventeur(s) Iucolano, Ferdinando

Abrégé

An HEMT includes: a heterostructure; a dielectric layer on the heterostructure; a gate electrode, which extends throughout the thickness of the dielectric layer; a source electrode; and a drain electrode. The dielectric layer extends between the gate electrode and the drain electrode and is absent between the gate electrode and the source electrode. In this way, the distance between the gate electrode and the source electrode can be designed in the absence of constraints due to a field plate that extends towards the source electrode.

Classes IPC  ?

  • H01L 29/778 - Transistors à effet de champ avec un canal à gaz de porteurs de charge à deux dimensions, p.ex. transistors à effet de champ à haute mobilité électronique HEMT
  • H01L 29/40 - Electrodes
  • H01L 29/66 - Types de dispositifs semi-conducteurs
  • H01L 29/78 - Transistors à effet de champ l'effet de champ étant produit par une porte isolée

34.

METHOD FOR OPERATING IN BURST MODE ACTIVE CLAMP FLYBACK CONVERTERS AND CORRESPONDING ACTIVE CLAMP FLYBACK CONVERTER APPARATUS

      
Numéro d'application 18896371
Statut En instance
Date de dépôt 2024-09-25
Date de la première publication 2025-01-16
Propriétaire STMICROELECTRONICS S.r.l. (Italie)
Inventeur(s)
  • Adragna, Claudio
  • Gobbi, Massimiliano
  • Bosisio, Giuseppe

Abrégé

An active flyback converter is transitioned between a plurality of operational states based on a comparison of a control voltage signal to voltage thresholds and a count of a number of consecutive switching cycles during which a clamp switch is kept off. The plurality of operational states includes a run state, an idle state, a first burst state, and a second burst state. Each set of consecutive switching cycles of the first burst state includes a determined number of switching cycles during which signals are generated to turn the power switch on and off and to maintain an off state of the clamp switch, and a switching cycle in a determined position in the set of switching cycles during which signals are sequentially generated to turn the power switch on, turn the power switch off, turn the clamp switch on and turn the clamp switch off.

Classes IPC  ?

  • H02M 3/335 - Transformation d'une puissance d'entrée en courant continu en une puissance de sortie en courant continu avec transformation intermédiaire en courant alternatif par convertisseurs statiques utilisant des tubes à décharge avec électrode de commande ou des dispositifs à semi-conducteurs avec électrodes de commande pour produire le courant alternatif intermédiaire utilisant des dispositifs du type triode ou transistor exigeant l'application continue d'un signal de commande utilisant uniquement des dispositifs à semi-conducteurs
  • H02M 1/00 - Détails d'appareils pour transformation
  • H02M 1/34 - Circuits d'amortissement

35.

CONSTANT CHARGE CONTROL FOR DC-DC CONVERTERS

      
Numéro d'application 18218750
Statut En instance
Date de dépôt 2023-07-06
Date de la première publication 2025-01-09
Propriétaire
  • STMicroelectronics S.r.l. (Italie)
  • Politecnico Di Milano (Italie)
Inventeur(s)
  • Cremonesi, Lorenzo
  • Melillo, Paolo
  • Gasparini, Alessandro
  • Ghioni, Massimo
  • Levantino, Salvatore

Abrégé

Disclosed herein is a DC-DC converter, including a high-side power switch coupled between an input voltage and a switched node and a low-side power switch coupled between the switched node and ground. An inductor is coupled between the switched node and an output node. An output capacitor is coupled between the output node and ground. A control circuit is configured to operate the high-side power switch in a constant charge mode of operation to vary on-time of the high-side power switch to maintain a constant amount of charge being transferred to the output capacitor during each charging cycle, independent of variation of the input voltage.

Classes IPC  ?

  • H02M 1/088 - Circuits spécialement adaptés à la production d'une tension de commande pour les dispositifs à semi-conducteurs incorporés dans des convertisseurs statiques pour la commande simultanée de dispositifs à semi-conducteurs connectés en série ou en parallèle
  • H02M 3/158 - Transformation d'une puissance d'entrée en courant continu en une puissance de sortie en courant continu sans transformation intermédiaire en courant alternatif par convertisseurs statiques utilisant des tubes à décharge avec électrode de commande ou des dispositifs à semi-conducteurs avec électrode de commande utilisant des dispositifs du type triode ou transistor exigeant l'application continue d'un signal de commande utilisant uniquement des dispositifs à semi-conducteurs avec commande automatique de la tension ou du courant de sortie, p. ex. régulateurs à commutation comprenant plusieurs dispositifs à semi-conducteurs comme dispositifs de commande finale pour une charge unique

36.

SILICON CARBIDE-BASED ELECTRONIC DEVICE AND METHOD OF MANUFACTURING THE SAME

      
Numéro d'application 18764893
Statut En instance
Date de dépôt 2024-07-05
Date de la première publication 2025-01-09
Propriétaire STMICROELECTRONICS S.R.L. (Italie)
Inventeur(s)
  • Fiorenza, Patrick
  • Roccaforte, Fabrizio
  • Saggio, Mario Giuseppe

Abrégé

An electronic device comprising: a semiconductor body of silicon carbide, SiC, having a first and a second face, opposite to one another along a first direction, which presents positive-charge carriers at said first face that form a positive interface charge; a first conduction terminal, which extends at the first face of the semiconductor body; a second conduction terminal, which extends on the second face of the semiconductor body; a channel region in the semiconductor body, configured to house, in use, a flow of electrons between the first conduction terminal and the second conduction terminal; and a trapping layer, of insulating material, which extends in electrical contact with the semiconductor body at said channel region and is designed so as to present electron-trapping states that generate a negative charge such as to balance, at least in part, said positive interface charge.

Classes IPC  ?

  • H01L 29/423 - Electrodes caractérisées par leur forme, leurs dimensions relatives ou leur disposition relative ne transportant pas le courant à redresser, à amplifier ou à commuter
  • H01L 27/06 - Dispositifs consistant en une pluralité de composants semi-conducteurs ou d'autres composants à l'état solide formés dans ou sur un substrat commun comprenant des éléments de circuit passif intégrés avec au moins une barrière de potentiel ou une barrière de surface le substrat étant un corps semi-conducteur comprenant une pluralité de composants individuels dans une configuration non répétitive
  • H01L 29/16 - Corps semi-conducteurs caractérisés par les matériaux dont ils sont constitués comprenant, mis à part les matériaux de dopage ou autres impuretés, seulement des éléments du groupe IV de la classification périodique, sous forme non combinée
  • H01L 29/872 - Diodes Schottky

37.

CHARGE-BALANCE POWER DEVICE, AND PROCESS FOR MANUFACTURING THE CHARGE-BALANCE POWER DEVICE

      
Numéro d'application 18825974
Statut En instance
Date de dépôt 2024-09-05
Date de la première publication 2024-12-26
Propriétaire STMICROELECTRONICS S.r.l. (Italie)
Inventeur(s)
  • Santangelo, Antonello
  • Longo, Giuseppe
  • Renna, Lucio

Abrégé

A charge-balance power device includes a semiconductor body having a first conductivity type. A trench gate extends in the semiconductor body from a first surface toward a second surface. A body region has a second conductivity type that is opposite the first conductivity type, and the body region faces the first surface of the semiconductor body and extends on a first side and a second side of the trench gate. Source regions having the first conductivity type extend in the body region and face the first surface of the semiconductor body. A drain terminal extends on the second surface of the semiconductor body. The device further comprises a first and a second columnar region having the second conductivity, which extend in the semiconductor body adjacent to the first and second sides of the trench gate, and the first and second columnar regions are spaced apart from the body region and from the drain terminal.

Classes IPC  ?

  • H01L 29/06 - Corps semi-conducteurs caractérisés par les formes, les dimensions relatives, ou les dispositions des régions semi-conductrices
  • H01L 21/265 - Bombardement par des radiations ondulatoires ou corpusculaires par des radiations d'énergie élevée produisant une implantation d'ions
  • H01L 21/266 - Bombardement par des radiations ondulatoires ou corpusculaires par des radiations d'énergie élevée produisant une implantation d'ions en utilisant des masques
  • H01L 29/10 - Corps semi-conducteurs caractérisés par les formes, les dimensions relatives, ou les dispositions des régions semi-conductrices avec des régions semi-conductrices connectées à une électrode ne transportant pas le courant à redresser, amplifier ou commuter, cette électrode faisant partie d'un dispositif à semi-conducteur qui comporte trois électrodes ou plus
  • H01L 29/66 - Types de dispositifs semi-conducteurs
  • H01L 29/78 - Transistors à effet de champ l'effet de champ étant produit par une porte isolée

38.

MEMS DEVICE HAVING AN IMPROVED STRESS DISTRIBUTION AND MANUFACTURING PROCESS THEREOF

      
Numéro d'application 18828564
Statut En instance
Date de dépôt 2024-09-09
Date de la première publication 2024-12-26
Propriétaire STMicroelectronics S.r.l. (Italie)
Inventeur(s)
  • Boni, Nicolo'
  • Vinciguerra, Lorenzo
  • Carminati, Roberto
  • Merli, Massimiliano

Abrégé

A MEMS device is formed by a body of semiconductor material which defines a support structure. A pass-through cavity in the body is surrounded by the support structure. A movable structure is suspended in the pass-through cavity. An elastic structure extends in the pass-through cavity between the support structure and the movable structure. The elastic structure has a first and second portions and is subject, in use, to mechanical stress. The MEMS device is further formed by a metal region, which extends on the first portion of the elastic structure, and by a buried cavity in the elastic structure. The buried cavity extends between the first and the second portions of the elastic structure and communicates laterally with the pass-through cavity.

Classes IPC  ?

  • B81B 3/00 - Dispositifs comportant des éléments flexibles ou déformables, p. ex. comportant des membranes ou des lamelles élastiques
  • B81C 1/00 - Fabrication ou traitement de dispositifs ou de systèmes dans ou sur un substrat

39.

BLOCKING ELEMENT FOR CONNECTING PINS OF SEMICONDUCTOR DICE

      
Numéro d'application 18830402
Statut En instance
Date de dépôt 2024-09-10
Date de la première publication 2024-12-26
Propriétaire STMicroelectronics S.r.l. (Italie)
Inventeur(s)
  • Minotti, Agatino
  • Salamone, Francesco
  • Fiorito, Massimiliano
  • Scordia, Alessio
  • Ponturo, Manuel

Abrégé

A blocking element is provided for connecting an electronic, micro-mechanical and/or micro-electro-mechanical component, in particular for controlling the propulsion of an electric vehicle. The pin blocking element is formed by a holed body having a first end, a second end and an axial cavity configured for fittingly accommodating a connecting pin. A first flange projects transversely from the holed body at the first end and a second flange projects transversely from the holed body at the second end. The first flange has a greater area than the second flange and is configured to be ultrasonically soldered to a conductive bearing plate to form a power module.

Classes IPC  ?

  • H01L 23/49 - Dispositions pour conduire le courant électrique vers le ou hors du corps à l'état solide pendant son fonctionnement, p. ex. fils de connexion ou bornes formées de structures soudées du type fils de connexion
  • H01L 23/373 - Refroidissement facilité par l'emploi de matériaux particuliers pour le dispositif
  • H01L 23/492 - Embases ou plaques
  • H01R 12/58 - Connexions fixes pour circuits imprimés rigides ou structures similaires caractérisées par les bornes bornes pour insertion dans des trous
  • H01R 43/02 - Appareils ou procédés spécialement adaptés à la fabrication, l'assemblage, l'entretien ou la réparation de connecteurs de lignes ou de collecteurs de courant ou pour relier les conducteurs électriques pour connexions soudées

40.

DIGITAL-TO-ANALOG CONVERTER CIRCUIT

      
Numéro d'application 18824653
Statut En instance
Date de dépôt 2024-09-04
Date de la première publication 2024-12-26
Propriétaire STMicroelectronics S.r.I. (Italie)
Inventeur(s)
  • Maccarrone, Agatino Massimo
  • Conte, Antonino
  • Tomaiuolo, Francesco
  • Pisasale, Michelangelo
  • Ruta, Marco

Abrégé

In accordance with an embodiment, a digital-to-analog converter (DAC) includes: a W-2W current mirror comprising a first plurality of MOS transistors and a second plurality of MOS transistors, wherein ones of the second plurality of MOS transistors are coupled between adjacent ones of the first plurality of MOS transistors; and a bulk bias generator having a plurality of output nodes coupled to corresponding bulk nodes of the first plurality of MOS transistors, wherein the plurality of output nodes are configured to provide voltages that are inversely proportional to temperature.

Classes IPC  ?

  • H03M 1/06 - Compensation ou prévention continue de l'influence indésirable de paramètres physiques

41.

LEADFRAME-LESS LASER DIRECT STRUCTURING (LDS) PACKAGE

      
Numéro d'application 18783260
Statut En instance
Date de dépôt 2024-07-24
Date de la première publication 2024-12-19
Propriétaire STMICROELECTRONICS S.r.l. (Italie)
Inventeur(s) Grandi, Luca

Abrégé

The present disclosure is directed to a semiconductor package including a first laser direct structuring (LDS) resin layer and a second LDS resin layer on the first LDS resin layer. Respective surfaces of the first LDS resin layer and the second LDS resin layer are patterned utilizing an LDS process by exposing the respective surfaces to a laser. Patterning the first and second LDS resin layers, respectively, activates additive material present within the first and second LDS resin layers, respectively, converting the additive material from a non-conductive state to a conductive state. The LDS process is followed by a chemical plating step and an electrolytic plating process to form conductive structure coupled to a plurality of die within the first and second LDS resin layers. A molding compound layer is formed on surfaces of the conductive structures and covers the surfaces of the conductive structures. After these steps have been completed, the first LDS resin layer and the second LDS resin layer are singulated along channels filled with conductive material.

Classes IPC  ?

  • H01L 23/485 - Dispositions pour conduire le courant électrique vers le ou hors du corps à l'état solide pendant son fonctionnement, p. ex. fils de connexion ou bornes formées de couches conductrices inséparables du corps semi-conducteur sur lequel elles ont été déposées formées de structures en couches comprenant des couches conductrices et isolantes, p. ex. contacts planaires
  • H01L 21/56 - Encapsulations, p. ex. couches d’encapsulation, revêtements
  • H01L 23/31 - Encapsulations, p. ex. couches d’encapsulation, revêtements caractérisées par leur disposition

42.

SEMICONDUCTOR DEVICE AND CORRESPONDING METHOD OF MANUFACTURE

      
Numéro d'application 18808330
Statut En instance
Date de dépôt 2024-08-19
Date de la première publication 2024-12-12
Propriétaire STMicroelectronics S.r.l. (Italie)
Inventeur(s)
  • Graziosi, Giovanni
  • Derai, Michele

Abrégé

Disclosed herein is a method, including attaching a semiconductor chip to a chip mounting portion on at least one leadframe portion, and attaching a passive component on a passive component mounting portion of the at least one leadframe portion. The method further includes forming a laser direct structuring (LDS) activatable molding material over the semiconductor chip, passive component, and the at least one leadframe portion. Desired patterns of structured areas are formed within the LDS activatable molding material by activating the LDS activatable molding material. The desired patterns of structured areas are metallized to form conductive areas within the LDS activatable molding material to thereby form electrical connection between the semiconductor chip and the passive component. A passivation layer is formed on the LDS activatable molding material.

Classes IPC  ?

  • H01L 23/00 - Détails de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide
  • H01L 23/29 - Encapsulations, p. ex. couches d’encapsulation, revêtements caractérisées par le matériau
  • H01L 23/31 - Encapsulations, p. ex. couches d’encapsulation, revêtements caractérisées par leur disposition
  • H01L 23/495 - Cadres conducteurs
  • H01L 23/64 - Dispositions relatives à l'impédance

43.

RANDOM ACCESS MEMORY AND CORRESPONDING METHOD FOR MANAGING A RANDOM ACCESS MEMORY

      
Numéro d'application 18773006
Statut En instance
Date de dépôt 2024-07-15
Date de la première publication 2024-12-05
Propriétaire STMICROELECTRONICS S.r.l. (Italie)
Inventeur(s) Casarsa, Marco

Abrégé

A random access memory (RAM) includes an array of arranged in rows and columns. The rows of the storage elements correspond to respective memory locations of the RAM. The storage elements of a row have a common gated-clock input and respective data inputs, and each row of the array of storage elements includes a plurality of D type latches. In operation, an address input of the RAM receives a memory address identifying a memory location in the RAM. Clock gating circuitry of the RAM, generates respective gated-clock signals for the rows of the array of storage elements based on the memory address received at the address input. Memory operation are performed using storage elements of the array based on the gated-clock signals.

Classes IPC  ?

  • G11C 29/02 - Détection ou localisation de circuits auxiliaires défectueux, p. ex. compteurs de rafraîchissement défectueux
  • G06F 12/02 - Adressage ou affectationRéadressage

44.

ANTI-WHISKER COUNTER MEASURE USING A METHOD FOR MULTIPLE LAYER PLATING OF A LEAD FRAME

      
Numéro d'application 18797031
Statut En instance
Date de dépôt 2024-08-07
Date de la première publication 2024-11-28
Propriétaire STMicroelectronics S.r.l. (Italie)
Inventeur(s) Crema, Paolo

Abrégé

A substrate of a lead frame is made of a first material. The substrate is covered by a barrier film made of a second material, different from the first material. The barrier film is then covered by a further film made of the first material. A first portion of the lead frame is encapsulated within an encapsulating body in a way which leaves a second portion of lead frame extending out from and not being covered by the encapsulating body. A first portion of the further film which is not covered by the encapsulating body is then stripped away to expose the barrier film at the second portion of the lead frame. A second portion of the further film is left remaining encapsulated by the encapsulating body. The exposed barrier film at the second portion of the lead frame is then covered with a tin or tin-based layer.

Classes IPC  ?

  • H01L 23/495 - Cadres conducteurs
  • H01L 21/56 - Encapsulations, p. ex. couches d’encapsulation, revêtements
  • H01L 23/00 - Détails de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide
  • H01L 23/31 - Encapsulations, p. ex. couches d’encapsulation, revêtements caractérisées par leur disposition

45.

CHARGE BALANCE SEMICONDUCTOR DEVICE, IN PARTICULAR FOR HIGH EFFICIENCY RF APPLICATIONS, AND MANUFACTURING PROCESS THEREOF

      
Numéro d'application 18784725
Statut En instance
Date de dépôt 2024-07-25
Date de la première publication 2024-11-14
Propriétaire STMicroelectronics S.r.l. (Italie)
Inventeur(s)
  • Schillaci, Antonino
  • Ponzio, Paola Maria
  • Cammarata, Roberto

Abrégé

A semiconductor MOS device having an epitaxial layer with a first conductivity type formed by a drain region and by a drift region. The drift region accommodates a plurality of first columns with a second conductivity type and a plurality of second columns with the first conductivity type, the first and second columns alternating with each other and extending on the drain region. Insulated gate regions are each arranged on top of a respective second column; body regions having the second conductivity type extend above and at a distance from a respective first column, thus improving the output capacitance Cds of the device, for use in high efficiency RF applications.

Classes IPC  ?

  • H01L 29/06 - Corps semi-conducteurs caractérisés par les formes, les dimensions relatives, ou les dispositions des régions semi-conductrices
  • H01L 29/66 - Types de dispositifs semi-conducteurs
  • H01L 29/78 - Transistors à effet de champ l'effet de champ étant produit par une porte isolée
  • H03F 3/217 - Amplificateurs de puissance de classe DAmplificateurs à commutation

46.

SEMICONDUCTOR DEVICE AND CORRESPONDING METHOD OF MANUFACTURING SEMICONDUCTOR DEVICES

      
Numéro d'application 18774478
Statut En instance
Date de dépôt 2024-07-16
Date de la première publication 2024-11-07
Propriétaire STMicroelectronics S.r.l. (Italie)
Inventeur(s) Tiziani, Roberto

Abrégé

A packaged semiconductor device includes a substrate having a first surface and a second surface opposite the first surface. At least one semiconductor die is mounted at the first surface of the substrate. Electrically-conductive leads are arranged around the substrate, and electrically-conductive formations couple the at least one semiconductor die to selected leads of the electrically-conductive leads. A package molding material is molded onto the at least one semiconductor die, onto the electrically-conductive leads and onto the electrically-conductive formations. The package molding material leaves the second surface of the substrate uncovered by the package molding material. The substrate is formed by a layer of electrically-insulating material.

Classes IPC  ?

  • H01L 23/498 - Connexions électriques sur des substrats isolants
  • H01L 23/00 - Détails de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide
  • H01L 23/15 - Substrats en céramique ou en verre
  • H01L 23/31 - Encapsulations, p. ex. couches d’encapsulation, revêtements caractérisées par leur disposition
  • H01L 23/488 - Dispositions pour conduire le courant électrique vers le ou hors du corps à l'état solide pendant son fonctionnement, p. ex. fils de connexion ou bornes formées de structures soudées
  • H01L 23/495 - Cadres conducteurs
  • H01L 23/522 - Dispositions pour conduire le courant électrique à l'intérieur du dispositif pendant son fonctionnement, d'un composant à un autre comprenant des interconnexions externes formées d'une structure multicouche de couches conductrices et isolantes inséparables du corps semi-conducteur sur lequel elles ont été déposées
  • H01L 23/538 - Dispositions pour conduire le courant électrique à l'intérieur du dispositif pendant son fonctionnement, d'un composant à un autre la structure d'interconnexion entre une pluralité de puces semi-conductrices se trouvant au-dessus ou à l'intérieur de substrats isolants

47.

SYSTEM AND METHOD FOR GENERATING A PLURALITY OF CONTROL SIGNALS IN MULTI-DIE SYSTEMS

      
Numéro d'application 18631738
Statut En instance
Date de dépôt 2024-04-10
Date de la première publication 2024-10-31
Propriétaire STMicroelectronics S.r.l. (Italie)
Inventeur(s)
  • Giovannone, Juri
  • Bardelli, Roberto Giorgio
  • Gambero, Andrea
  • Corso, Alessio
  • Nicolosi, Donata Rosaria Maria

Abrégé

The present invention relates to a system and a method for generating a plurality of control signals for multi-die applications. In particular, the invention relates to the generation of synchronized control signals generated by independent dies having an own local clock and provided with a common clock. In a first step, in each die, the period of the common clock signal is measured using a TDC. In further steps, in each die, a respective phase shift is evaluated and applied between the rising edge of the common clock signal and each of the rising edges of the output control signals, using delay unit.

Classes IPC  ?

  • G06F 1/10 - Répartition des signaux d'horloge
  • G04F 10/00 - Appareils pour mesurer des intervalles de temps inconnus par des moyens électriques
  • G06F 1/12 - Synchronisation des différents signaux d'horloge
  • H03K 5/00 - Transformation d'impulsions non couvertes par l'un des autres groupes principaux de la présente sous-classe

48.

Ultrasound transmitter device for driving piezoelectric transducers

      
Numéro d'application 18178110
Numéro de brevet 12130360
Statut Délivré - en vigueur
Date de dépôt 2023-03-03
Date de la première publication 2024-10-29
Date d'octroi 2024-10-29
Propriétaire STMicroelectronics S.r.l. (Italie)
Inventeur(s)
  • Leone, Antonio Davide
  • Poletto, Vanni

Abrégé

In accordance with an embodiment, an ultrasound transmitter device includes a transformer comprising a secondary winding configured to be coupled to a piezoelectric transducer; a plurality of transistors coupled to the primary winding of the transformer and to a ground terminal via a sense resistor; an amplifier having an output coupled to control nodes of the plurality of transistors, a first input coupled to the sense resistor, and second input coupled to a reference resistor; a switching circuit configured to alternately couple control nodes of the plurality of transistors to an output of amplifier and to a reference node via complementary pulse signals, wherein the switching circuit is configured to turn on and turn off the plurality of transistors and operate the plurality of transistors in a push-pull manner; and a digital-to-analog converter having an output coupled to the reference resistor.

Classes IPC  ?

  • G01S 7/521 - Caractéristiques de structure
  • G01S 7/524 - Émetteurs
  • G01S 15/93 - Systèmes sonar, spécialement adaptés à des applications spécifiques pour prévenir les collisions
  • G01S 15/931 - Systèmes sonar, spécialement adaptés à des applications spécifiques pour prévenir les collisions de véhicules terrestres
  • G01S 7/52 - Détails des systèmes correspondant aux groupes , , de systèmes selon le groupe
  • H04R 17/00 - Transducteurs piézo-électriquesTransducteurs électrostrictifs

49.

METHODS AND DEVICES FOR ADAPTIVE VOLTAGE STEADYING

      
Numéro d'application 18762215
Statut En instance
Date de dépôt 2024-07-02
Date de la première publication 2024-10-24
Propriétaire STMicroelectronics S.r.l. (Italie)
Inventeur(s)
  • Lupo, Nicola
  • Mammei, Enrico
  • Bartolini, Michele
  • Colli, Stefano

Abrégé

A method to drive a digital to analog converter (DAC), the method including setting a reference current for the DAC with a reference current source, a base voltage being responsive to changes in a reference voltage at a reference node coupled with the reference current source; sensing a change in the reference voltage; and adaptively steadying the base voltage based on the change in the reference voltage to maintain proportionality between an output current of the DAC and the reference current.

Classes IPC  ?

  • H03M 1/66 - Convertisseurs numériques/analogiques
  • H03F 3/21 - Amplificateurs de puissance, p. ex. amplificateurs de classe B, amplificateur de classe C comportant uniquement des dispositifs à semi-conducteurs
  • H03M 1/06 - Compensation ou prévention continue de l'influence indésirable de paramètres physiques
  • H03M 1/78 - Conversion simultanée utilisant un réseau en échelle

50.

DC-DC converter apparatus with time-based control loop and corresponding control method, and computer program product

      
Numéro d'application 18758327
Numéro de brevet 12301093
Statut Délivré - en vigueur
Date de dépôt 2024-06-28
Date de la première publication 2024-10-24
Date d'octroi 2025-05-13
Propriétaire STMicroelectronics S.r.l. (Italie)
Inventeur(s)
  • Gasparini, Alessandro
  • Bertolini, Alessandro
  • Leoncini, Mauro
  • Ghioni, Massimo
  • Levantino, Salvatore

Abrégé

A time based boost DC-DC converter generates an output voltage using an inductor. A voltage error between the output voltage and a reference voltage is determined and processed in a) an integral control branch which converts the voltage error into an integral control current signal used to control a current controlled oscillator, and b) a proportional branch which converts the voltage error into a proportional control current signal used to control signal a delay line. Current flowing in the inductor is sensed, attenuated and used to apply adjustment to the integral and proportional control current signals. The output from the current controlled oscillator is passed through the delay line and phase detected in order to generate pulse width modulation (PWM) control signaling driving switch operation in the converter.

Classes IPC  ?

  • H02M 3/158 - Transformation d'une puissance d'entrée en courant continu en une puissance de sortie en courant continu sans transformation intermédiaire en courant alternatif par convertisseurs statiques utilisant des tubes à décharge avec électrode de commande ou des dispositifs à semi-conducteurs avec électrode de commande utilisant des dispositifs du type triode ou transistor exigeant l'application continue d'un signal de commande utilisant uniquement des dispositifs à semi-conducteurs avec commande automatique de la tension ou du courant de sortie, p. ex. régulateurs à commutation comprenant plusieurs dispositifs à semi-conducteurs comme dispositifs de commande finale pour une charge unique
  • H02M 1/00 - Détails d'appareils pour transformation

51.

POWER MOSFET DRIVER CIRCUIT ARRANGEMENT AND CORRESPONDING CONTROL METHOD

      
Numéro d'application 18630493
Statut En instance
Date de dépôt 2024-04-09
Date de la première publication 2024-10-17
Propriétaire STMicroelectronics S.r.l. (Italie)
Inventeur(s)
  • Pinzin, Francesco
  • Bertolini, Alessandro
  • Cattani, Alberto

Abrégé

A power MOSFET driver circuit includes a feedback circuit configured to supply a feedback signal that signals when a gate voltage of the power MOSFET crosses a plateau value and the power MOSFET switches conduction state. The feedback circuit includes a comparator with a replica MOSFET of the power MOSFET, with scaled down dimensions, whose gate is coupled to the gate electrode of the power MOSFET. A bistable circuit has an input coupled to an output of the replica MOSFET and is configured to change a logic state of the feedback signal following the transition of the switching signal when the gate voltage of the power MOSFET crosses the plateau value and the power MOSFET switches conduction state.

Classes IPC  ?

  • H03K 17/687 - Commutation ou ouverture de porte électronique, c.-à-d. par d'autres moyens que la fermeture et l'ouverture de contacts caractérisée par l'utilisation de composants spécifiés par l'utilisation, comme éléments actifs, de dispositifs à semi-conducteurs les dispositifs étant des transistors à effet de champ
  • H02M 1/088 - Circuits spécialement adaptés à la production d'une tension de commande pour les dispositifs à semi-conducteurs incorporés dans des convertisseurs statiques pour la commande simultanée de dispositifs à semi-conducteurs connectés en série ou en parallèle
  • H02M 3/157 - Transformation d'une puissance d'entrée en courant continu en une puissance de sortie en courant continu sans transformation intermédiaire en courant alternatif par convertisseurs statiques utilisant des tubes à décharge avec électrode de commande ou des dispositifs à semi-conducteurs avec électrode de commande utilisant des dispositifs du type triode ou transistor exigeant l'application continue d'un signal de commande utilisant uniquement des dispositifs à semi-conducteurs avec commande automatique de la tension ou du courant de sortie, p. ex. régulateurs à commutation avec commande numérique
  • H02M 3/158 - Transformation d'une puissance d'entrée en courant continu en une puissance de sortie en courant continu sans transformation intermédiaire en courant alternatif par convertisseurs statiques utilisant des tubes à décharge avec électrode de commande ou des dispositifs à semi-conducteurs avec électrode de commande utilisant des dispositifs du type triode ou transistor exigeant l'application continue d'un signal de commande utilisant uniquement des dispositifs à semi-conducteurs avec commande automatique de la tension ou du courant de sortie, p. ex. régulateurs à commutation comprenant plusieurs dispositifs à semi-conducteurs comme dispositifs de commande finale pour une charge unique

52.

METHOD OF MANUFACTURING SEMICONDUCTOR PRODUCTS, SEMICONDUCTOR PRODUCT, DEVICE AND TESTING METHOD

      
Numéro d'application 18752274
Statut En instance
Date de dépôt 2024-06-24
Date de la première publication 2024-10-17
Propriétaire STMicroelectronics S.r.l. (Italie)
Inventeur(s) Fontana, Fulvio Vittorio

Abrégé

A semiconductor product includes a layer of semiconductor die package molding material embedding a semiconductor die having a front surface and an array of electrically-conductive bodies such as spheres or balls around the semiconductor die. The electrically-conductive bodies have front end portions around the front surface of the semiconductor die and back end portions protruding from the layer of semiconductor die package molding material. Electrically-conductive formations are provided between the front surface of the semiconductor die and front end portions of the electrically-conductive bodies left uncovered by the package molding material. Light-permeable sealing material can be provided at electrically-conductive formations to facilitate inspecting the electrically-conductive formations via visual inspection through the light-permeable sealing material.

Classes IPC  ?

  • H01L 23/00 - Détails de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide
  • G01N 21/956 - Inspection de motifs sur la surface d'objets
  • H01L 21/56 - Encapsulations, p. ex. couches d’encapsulation, revêtements
  • H01L 23/31 - Encapsulations, p. ex. couches d’encapsulation, revêtements caractérisées par leur disposition
  • H01L 25/065 - Ensembles consistant en une pluralité de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide les dispositifs étant tous d'un type prévu dans une seule des sous-classes , , , , ou , p. ex. ensembles de diodes redresseuses les dispositifs n'ayant pas de conteneurs séparés les dispositifs étant d'un type prévu dans le groupe

53.

HIGH SPEED DATA TRANSMISSION IN BATTERY MANAGEMENT SYSTEMS WITH ISOLATED SPI INTERFACE

      
Numéro d'application 18756821
Statut En instance
Date de dépôt 2024-06-27
Date de la première publication 2024-10-17
Propriétaire STMicroelectronics S.r.l. (Italie)
Inventeur(s)
  • Oreggia, Daniele
  • Cannone, Alessandro
  • Alagna, Diego
  • Raimondi, Marcello

Abrégé

A battery management system includes: a controller; a master battery management integrated circuit (BMIC) device coupled to the controller and configured to communicate with the controller through a standard Serial Peripheral Interface (SPI) protocol; and a first slave BMIC device and a second slave BMIC device that are connected in a daisy chain configuration and communicating through Isolated SPI interfaces, where the first slave BMIC device is coupled to the master BMIC through an Isolated SPI interface, where the Isolated SPI interface uses a differential signal comprising a positive signal and a complementary negative signal, where a bit frame of the positive signal includes a bit period followed by an idle period having a same duration as the bit period, where the first slave BMIC device and the second slave BMIC device are configured to be coupled to a first battery pack and a second battery pack, respectively.

Classes IPC  ?

  • G06F 13/42 - Protocole de transfert pour bus, p. ex. liaisonSynchronisation
  • G06F 13/364 - Gestion de demandes d'interconnexion ou de transfert pour l'accès au bus ou au système à bus communs avec commande d'accès centralisée utilisant des signaux indépendants de demande ou d'autorisation, p. ex. utilisant des lignes séparées de demande et d'autorisation
  • G06F 13/40 - Structure du bus

54.

VOLTAGE REGULATOR CIRCUIT FOR A SWITCHING CIRCUIT LOAD

      
Numéro d'application 18746752
Statut En instance
Date de dépôt 2024-06-18
Date de la première publication 2024-10-10
Propriétaire STMicroelectronics S.r.l. (Italie)
Inventeur(s)
  • Pasotti, Marco
  • Capecchi, Laura
  • Zurla, Riccardo
  • Carissimi, Marcella

Abrégé

A voltage regulator receives a reference voltage and generates a regulated voltage using a MOSFET having a gate terminal configured to receive a control voltage. A charge pump receives the regulated voltage and generates a charge pump voltage in response to an enable signal and a clock signal generated in response to the enable signal. The voltage regulator further includes a first switched capacitor circuit coupled to the gate terminal and configured to selectively charge a first capacitor with a first current and impose a first voltage drop on the control voltage in response to assertion of the enable signal. The voltage regulator also includes a second switched capacitor circuit coupled to the gate terminal and configured to selectively charge a second capacitor with a second current and impose a second voltage drop on the control voltage in response to one logic state of the clock signal.

Classes IPC  ?

  • H02M 1/00 - Détails d'appareils pour transformation
  • G05F 1/575 - Régulation de la tension ou de l'intensité là où la variable effectivement régulée par le dispositif de réglage final est du type continu utilisant des dispositifs à semi-conducteurs en série avec la charge comme dispositifs de réglage final caractérisé par le circuit de rétroaction
  • G11C 13/00 - Mémoires numériques caractérisées par l'utilisation d'éléments d'emmagasinage non couverts par les groupes , ou
  • H02M 3/07 - Transformation d'une puissance d'entrée en courant continu en une puissance de sortie en courant continu sans transformation intermédiaire en courant alternatif par convertisseurs statiques utilisant des résistances ou des capacités, p. ex. diviseur de tension utilisant des capacités chargées et déchargées alternativement par des dispositifs à semi-conducteurs avec électrode de commande

55.

DELTA-SIGMA MODULATOR WITH ANTI-WINDUP CIRCUIT

      
Numéro d'application 18127848
Statut En instance
Date de dépôt 2023-03-29
Date de la première publication 2024-10-03
Propriétaire STMICROELECTRONICS S.R.L. (Italie)
Inventeur(s)
  • Stilgenbauer, Francesco
  • Botti, Edoardo
  • Malcovati, Piero
  • Crovetti, Paolo Stefano
  • Bonizzoni, Edoardo
  • De Ferrari, Matteo

Abrégé

A delta-sigma modulator includes a loop filter circuit having a first input that receives an input signal and a second input that receives a feedback signal. The loop filter circuit generates a filtered signal. A quantizer circuit quantizes the integrated signal to generate an output signal. An anti-windup circuit detects instances where the integrated signal is outside an input signal input of the quantizer circuit and in response thereto generates a dead zone signal having a magnitude and sign corresponding to a difference between the filtered signal and the input signal range. The feedback signal is a sum of the output signal and the dead zone signal.

Classes IPC  ?

  • H03M 3/00 - Conversion de valeurs analogiques en, ou à partir d'une modulation différentielle

56.

VOLTAGE REGULATION CIRCUIT

      
Numéro d'application 18611321
Statut En instance
Date de dépôt 2024-03-20
Date de la première publication 2024-10-03
Propriétaire STMICROELECTRONICS S.r.l. (Italie)
Inventeur(s)
  • Bimbi, Cesare
  • Privitera, Salvatore Giuseppe
  • Pulvirenti, Francesco

Abrégé

The present disclosure is directed to a voltage regulation circuit receiving as input an input voltage, in particular a DC voltage supply, and outputting a regulated voltage. The voltage regulation circuit includes a voltage reference circuit configured to supply a reference voltage which is independent, in particular with respect to temperature variations. The voltage regulation circuit includes a first circuit branch and a second circuit branch in parallel coupled between the input voltage and ground. The first branch includes a current generator including a first depletion MOSFET transistor, which gate source voltage is a PTAT (Proportional To Absolute Temperature) voltage, coupled between the input voltage and the voltage reference circuit. The voltage reference circuit includes a first enhancement MOSFET transistor, which gate source voltage is a CTAT (Complementary To Absolute Temperature) voltage, coupled to the ground by its source through a source resistor, on which a reference voltage, sum of the PTAT voltage drop on the source resistor and of the gate source voltage of the enhancement MOSFET transistor being formed. The first enhancement MOSFET transistor is arranged on the first branch and coupled by the drain to the first depletion MOSFET transistor in a control node. The control node is coupled to the gate of the first enhancement MOSFET transistor. The first depletion MOSFET transistor injects a PTAT current in the first branch determining a PTAT voltage drop on the source resistor. The second branch includes an output stage coupled between the voltage to regulate and an output node on which the regulated voltage is taken. The output stage includes a second depletion MOSFET transistor on which output is taken at the output node. A resistive voltage divider is coupled to the output node, outputting on a respective divider output node a divided output regulated voltage which is inputted as the process variable of a negative feedback loop which is also coupled to the reference voltage. The output of the negative feedback loop controls the gate of the second MOSFET transistor.

Classes IPC  ?

  • G05F 1/46 - Régulation de la tension ou de l'intensité là où la variable effectivement régulée par le dispositif de réglage final est du type continu
  • G05F 1/575 - Régulation de la tension ou de l'intensité là où la variable effectivement régulée par le dispositif de réglage final est du type continu utilisant des dispositifs à semi-conducteurs en série avec la charge comme dispositifs de réglage final caractérisé par le circuit de rétroaction
  • G05F 3/26 - Miroirs de courant

57.

CONTAINMENT AND TRANSPORTATION TRAY FOR ELECTRONIC COMPONENTS HAVING SMALL DIMENSIONS AND LOW WEIGHT

      
Numéro d'application 18735020
Statut En instance
Date de dépôt 2024-06-05
Date de la première publication 2024-09-26
Propriétaire STMICROELECTRONICS S.r.l. (Italie)
Inventeur(s)
  • Pesaturo, Massimiliano
  • Greppi, Massimo

Abrégé

Tray for containing electronic components formed by a bearing body, substantially planar, having a first and a second face. First holding structures extend from the first face of the bearing body and second holding structures extend from the second face of the bearing body. Each second holding structure is aligned with a respective first holding structure in a vertical direction perpendicular to the first and the second faces of the bearing body. Each first holding structure is formed by first protrusions mutually spaced by first spaces and arranged along a first closed line; each second holding structure is formed by second protrusions mutually spaced by second spaces and arranged along a second closed line. Each second protrusion is aligned, in parallel with the vertical direction, with the first spaces and each first protrusion is aligned, in parallel with the vertical direction, with the second spaces.

Classes IPC  ?

  • B65D 1/36 - Plateaux ou réceptacles analogues peu profonds avec compartiments ou cases moulées
  • B65D 85/68 - Réceptacles, éléments d'emballage ou paquets spécialement adaptés à des objets ou à des matériaux particuliers pour machines, moteurs ou véhicules assemblés ou en pièces détachées
  • H05K 13/00 - Appareils ou procédés spécialement adaptés à la fabrication ou l'ajustage d'ensembles de composants électriques

58.

LED array driver with channel to channel and channel to ground external PIN short detection

      
Numéro d'application 18672975
Numéro de brevet 12279350
Statut Délivré - en vigueur
Date de dépôt 2024-05-23
Date de la première publication 2024-09-19
Date d'octroi 2025-04-15
Propriétaire STMicroelectronics S.r.l. (Italie)
Inventeur(s)
  • Seminara, Maria Francesca
  • Musumeci, Salvatore Rosario

Abrégé

A LED driver chip includes driver circuits, each being coupled to a different pin and including a fault-detection circuit. Each fault-detection circuit includes a force circuit forcing current to a force node, and a sense circuit including a current sensor coupled to the force node, and a comparator comparing a voltage at the force node to a reference voltage to generate a comparison output. Control circuitry, in a pin-to-pin short detection mode, activates the force circuit of a first of the driver circuits and activates thep sense circuit of a second of the driver circuits, in a pin-to-ground short detection mode, activates the force and the sense circuit of the same driver circuits. The comparison output of the comparator of the activated sense circuit, if is higher or if lower of the reference voltage, indicates if short between pin or to ground, respectively, is present.

Classes IPC  ?

  • H05B 45/30 - Circuits de commande
  • H05B 45/46 - Détails des circuits de charge à LED avec un contrôle actif à l'intérieur d'une matrice de LED les diodes étant disposées parallèlement
  • H05B 45/50 - Circuits pour faire fonctionner des diodes électroluminescentes [LED] réagissant aux dysfonctionnements des LED ou à un comportement indésirable des LEDCircuits pour faire fonctionner des diodes électroluminescentes [LED] sensibles à la vie des LEDCircuits de protection
  • H05B 45/54 - Circuits pour faire fonctionner des diodes électroluminescentes [LED] réagissant aux dysfonctionnements des LED ou à un comportement indésirable des LEDCircuits pour faire fonctionner des diodes électroluminescentes [LED] sensibles à la vie des LEDCircuits de protection dans un ensemble sériel de LED

59.

ANALYSIS UNIT FOR A TRANSPORTABLE MICROFLUIDIC DEVICE, IN PARTICULAR FOR SAMPLE PREPARATION AND MOLECULE ANALYSIS

      
Numéro d'application 18674548
Statut En instance
Date de dépôt 2024-05-24
Date de la première publication 2024-09-19
Propriétaire STMICROELECTRONICS S.r.l. (Italie)
Inventeur(s)
  • Cereda, Marco
  • Raia, Lillo
  • Pirola, Danilo

Abrégé

An analysis unit formed by an analysis body housing an analysis chamber and having a sample inlet and a supply channel configured to fluidically connect the sample inlet to the analysis chamber. Dried assay reagents are arranged in the analysis chamber and are contained in an alveolar mass. For instance, the alveolar mass is a lyophilized mass formed by excipients and by assay-specific reagents.

Classes IPC  ?

  • B01L 3/00 - Récipients ou ustensiles pour laboratoires, p. ex. verrerie de laboratoireCompte-gouttes
  • A61B 5/15 - Dispositifs de prélèvement d'échantillons de sang
  • A61B 5/154 - Dispositifs de prélèvement d'échantillons de sang spécialement adaptés pour le prélèvement d'échantillons de sang veineux ou artériel, p. ex. par des seringues utilisant des moyens préalablement mis sous vide
  • B01F 33/30 - Micromixeurs
  • B01F 33/40 - Mélangeurs utilisant l'agitation de gaz ou de liquide, p. ex. avec des tubes d'alimentation en air
  • B01F 33/452 - Mélangeurs magnétiquesMélangeurs avec agitateurs à entraînement magnétique en utilisant des éléments d'agitation flottants indépendants
  • B01L 9/00 - Dispositifs de supportDispositifs de serrage
  • C12M 3/06 - Appareillage pour la culture de tissus, de cellules humaines, animales ou végétales, ou de virus avec des moyens de filtration, d'ultrafiltration, d'osmose inverse ou de dialyse
  • C12Q 1/6806 - Préparation d’acides nucléiques pour analyse, p. ex. pour test de réaction en chaîne par polymérase [PCR]
  • C12Q 1/6844 - Réactions d’amplification d’acides nucléiques

60.

SENSOR DEVICE AND METHOD FOR FLAME PRESENCE DETECTION

      
Numéro d'application 18432795
Statut En instance
Date de dépôt 2024-02-05
Date de la première publication 2024-09-12
Propriétaire STMicroelectronics S.r.I. (Italie)
Inventeur(s)
  • Alessi, Enrico Rosario
  • Dellutri, Michele Alessio
  • Passaniti, Fabio

Abrégé

A sensor device for detecting a flame comprises a carbon dioxide sensor for detecting a CO2 concentration, a fuel sensor for detecting the combustion of a fuel, an electrostatic charge variation sensor for detecting electrostatic charge variations generated by the flame, and a control unit. The control unit is configured to acquire a carbon dioxide signal indicative of the concentration of carbon dioxide, a fuel signal indicative of the fuel combustion, and an electrostatic charge variation signal indicative of a difference between the electrostatic charge variations detected by a first and a second electrode of the electrostatic charge variation sensor, determine a quantized signal based on the electrostatic charge variation signal, determine an aggregate datum based on the carbon dioxide signal, the fuel signal and the electrostatic charge variation signal, and generate, based on the aggregate datum, a flame signal indicative of the presence or absence of the flame.

Classes IPC  ?

  • F23N 1/00 - Régulation de l'alimentation en combustible

61.

PROCESS FOR MANUFACTURING LOCALIZED ION IMPLANTS IN SILICON-CARBIDE POWER ELECTRONIC DEVICES

      
Numéro d'application 18583752
Statut En instance
Date de dépôt 2024-02-21
Date de la première publication 2024-09-05
Propriétaire STMICROELECTRONICS S.R.L. (Italie)
Inventeur(s)
  • Camalleri, Cateno Marco
  • Saggio, Mario Giuseppe
  • Zanetti, Edoardo
  • Bellocchi, Gabriele

Abrégé

A manufacturing process provides for: forming a semiconductor body of silicon carbide, having a front surface; performing a localized ion implantation to form implanted regions in implant portions in the semiconductor body. The step of performing a localized ion implantation provides for: forming damaged regions at the front surface, separated from each other by the implant portions in a direction parallel to the front surface; performing a channeled ion implantation, for implanting doping ions within the semiconductor body and forming the implanted regions at the implant portions of the semiconductor body. The channeled ion implantation is performed in a self-aligned manner with respect to the damaged regions, which represent damaged regions of the silicon-carbide crystallographic lattice such as to block a propagation of the channeled ion implantation along a vertical axis orthogonal to the front surface, in a depth direction of the semiconductor body.

Classes IPC  ?

  • H01L 21/04 - Fabrication ou traitement des dispositifs à semi-conducteurs ou de leurs parties constitutives les dispositifs ayant des barrières de potentiel, p. ex. une jonction PN, une région d'appauvrissement ou une région de concentration de porteurs de charges

62.

METHODS AND APPARATUS FOR SUPPORTING SECONDARY PLATFORM BUNDLES

      
Numéro d'application 18039164
Statut En instance
Date de dépôt 2021-12-06
Date de la première publication 2024-09-05
Propriétaire STMICROELECTRONICS S.R.L. (Italie)
Inventeur(s)
  • Massascusa, Sofia
  • Follero, Giulio
  • Alfarano, Marco

Abrégé

A method includes compiling, by a compiler of a Smart Secure Platform (SSP) supporting a Primary Platform and a Secondary Platform, source code comprising an implementation of an operating system of the Secondary Platform and applications of the Secondary Platform, to produce compiled source code compatible by an operating system of the Primary Platform; linking, by the compiler, personalization data to the compiled source code to produce a native Secondary Platform Bundle (SPB) compatible with the Primary Platform, the personalization data being associated with a subscription of a user of the SSP; and delivering, by the compiler, the native SPB.

Classes IPC  ?

  • G06F 8/41 - Compilation
  • G06F 8/76 - Adaptation d’un code de programme pour fonctionner dans un environnement différentPortage

63.

PWM SIGNAL GENERATOR CIRCUIT AND RELATED INTEGRATED CIRCUIT

      
Numéro d'application 18657642
Statut En instance
Date de dépôt 2024-05-07
Date de la première publication 2024-09-05
Propriétaire STMICROELECTRONICS S.r.l. (Italie)
Inventeur(s)
  • Tripodi, Domenico
  • Giussani, Luca
  • Dalla Stella, Simone Ludwig

Abrégé

A PWM signal generator circuit includes a multiphase clock generator that generates a number n of phase-shifted clock phases having the same clock period and being phase shifted by a time corresponding to a fraction 1/n of the clock period. The PWM signal generator circuit determines for each switch-on duration first and second integer numbers, and for each switch-off duration third and fourth integer numbers. The first integer number is indicative of the integer number of clock periods of the switch-on duration and the second integer number is indicative of the integer number of the additional fractions 1/n of the clock period of the switch-on duration. The third integer number is indicative of the integer number of clock periods of the switch-off duration, and the fourth integer number is indicative of the integer number of the additional fractions 1/n of the clock period of the switch-off duration.

Classes IPC  ?

  • H03K 3/017 - Réglage de la largeur ou du rapport durée période des impulsions
  • H03K 5/04 - Mise en forme d'impulsions par augmentation de duréeMise en forme d'impulsions par diminution de durée
  • H03K 5/05 - Mise en forme d'impulsions par augmentation de duréeMise en forme d'impulsions par diminution de durée par l'utilisation de signaux d'horloge ou d'autres signaux de référence de temps
  • H03L 7/08 - Détails de la boucle verrouillée en phase

64.

DC-DC CONVERTER WITH GALVANIC ISOLATION AND CORRESPONDING METHOD OF CONTROL OF A DC-DC CONVERTER

      
Numéro d'application 18437919
Statut En instance
Date de dépôt 2024-02-09
Date de la première publication 2024-08-29
Propriétaire STMICROELECTRONICS S.r.l. (Italie)
Inventeur(s)
  • Perrotta, Stefano
  • Privitera, Salvatore Giuseppe
  • Pulvirenti, Francesco

Abrégé

Provided is a DC-DC converter with galvanic isolation comprising a resonant oscillator coupled to a primary winding of a galvanic isolation transformer. A rectifier is coupled to a secondary winding of the transformer to provide an output voltage. The DC-DC converter comprises a regulation loop configured to regulate an output voltage with respect to a reference voltage by controlling a current flowing in the resonant oscillator as a function of a result of a signal indicative of the comparison between the output voltage and the reference voltage. The resonant oscillator is configured to operate at a frequency, in particular tuned at sub-resonant point, in particular sub-harmonic frequency, below a resonance frequency of the resonant oscillator which maximizes a quality factor of the resonant oscillator, in particular below a resonance frequency of a LC tank circuit comprised in the resonant oscillator which maximizes a quality factor of the LC tank circuit.

Classes IPC  ?

  • H02M 3/335 - Transformation d'une puissance d'entrée en courant continu en une puissance de sortie en courant continu avec transformation intermédiaire en courant alternatif par convertisseurs statiques utilisant des tubes à décharge avec électrode de commande ou des dispositifs à semi-conducteurs avec électrodes de commande pour produire le courant alternatif intermédiaire utilisant des dispositifs du type triode ou transistor exigeant l'application continue d'un signal de commande utilisant uniquement des dispositifs à semi-conducteurs
  • H02M 1/00 - Détails d'appareils pour transformation
  • H02M 3/00 - Transformation d'une puissance d'entrée en courant continu en une puissance de sortie en courant continu
  • H02M 3/338 - Transformation d'une puissance d'entrée en courant continu en une puissance de sortie en courant continu avec transformation intermédiaire en courant alternatif par convertisseurs statiques utilisant des tubes à décharge avec électrode de commande ou des dispositifs à semi-conducteurs avec électrodes de commande pour produire le courant alternatif intermédiaire utilisant des dispositifs du type triode ou transistor exigeant l'application continue d'un signal de commande utilisant uniquement des dispositifs à semi-conducteurs dans une disposition auto-oscillante

65.

METHOD FOR PERFORMING AN OPERATIVE SYSTEM UPDATE IN A SECURE ELEMENT AND CORRESPONDING SECURE ELEMENT AND APPARATUS

      
Numéro d'application 18438113
Statut En instance
Date de dépôt 2024-02-09
Date de la première publication 2024-08-22
Propriétaire STMICROELECTRONICS S.r.l. (Italie)
Inventeur(s)
  • Di Cosmo, Luca
  • Veneroso, Amedeo

Abrégé

A method includes preserving custom objects and system objects of an application during an operative system update operation in a secure element. The custom objects and system objects are saved. The application is uninstalled and a new instance of the application is created. The saved custom objects and the saved system objects are recovered, and the new instance of the application is updated with the recovered custom objects and system objects. Saving a system object includes acquiring information content of fields of the system object, encoding and storing the information content into a data serialization format in a reserved area of a non-volatile memory of the secure element. Recovering the saved system object includes reading and decoding the encoded information content from the reserved area of the non-volatile memory of the secure element. The system object is recovered using the obtained information content of the fields.

Classes IPC  ?

  • G06F 21/57 - Certification ou préservation de plates-formes informatiques fiables, p. ex. démarrages ou arrêts sécurisés, suivis de version, contrôles de logiciel système, mises à jour sécurisées ou évaluation de vulnérabilité
  • G06F 21/79 - Protection de composants spécifiques internes ou périphériques, où la protection d'un composant mène à la protection de tout le calculateur pour assurer la sécurité du stockage de données dans les supports de stockage à semi-conducteurs, p. ex. les mémoires adressables directement

66.

PULSE WIDTH MODULATION DECODER CIRCUIT, CORRESPONDING DEVICE AND METHODS OF OPERATION

      
Numéro d'application 18643249
Statut En instance
Date de dépôt 2024-04-23
Date de la première publication 2024-08-15
Propriétaire STMicroelectronics S.r.l. (Italie)
Inventeur(s)
  • Poletto, Vanni
  • Floriani, Ivan

Abrégé

A circuit for decoding a pulse width modulated (PWM) signal generates an output signal switching between a first and second logic values as a function of a duty-cycle of the PWM signal. Current generating circuitry receives the PWM signal and injects a current to and sinks a current from an intermediate node as a function of the values of the PWM signal. A capacitor coupled to the intermediate node is alternatively charged and discharged by the injected and sunk currents, respectively, to generate a voltage. A comparator circuit coupled to the intermediate node compares the generated voltage to a comparison voltage and drives the logic values of the output signal as a function of the comparison.

Classes IPC  ?

  • H03K 9/08 - Démodulation d'impulsions qui ont été modulées par un signal à variation continue d'impulsions modulées en durée ou en largeur
  • H02M 1/096 - Circuits spécialement adaptés à la production d'une tension de commande pour les dispositifs à semi-conducteurs incorporés dans des convertisseurs statiques pour la commande simultanée de dispositifs à semi-conducteurs connectés en série ou en parallèle l'alimentation du circuit de commande étant connectée en parallèle avec l'élément de commutation principal
  • H02M 3/156 - Transformation d'une puissance d'entrée en courant continu en une puissance de sortie en courant continu sans transformation intermédiaire en courant alternatif par convertisseurs statiques utilisant des tubes à décharge avec électrode de commande ou des dispositifs à semi-conducteurs avec électrode de commande utilisant des dispositifs du type triode ou transistor exigeant l'application continue d'un signal de commande utilisant uniquement des dispositifs à semi-conducteurs avec commande automatique de la tension ou du courant de sortie, p. ex. régulateurs à commutation

67.

INERTIAL AXIS FUSION DEVICE, SYSTEM AND METHOD

      
Numéro d'application 18160723
Statut En instance
Date de dépôt 2023-01-27
Date de la première publication 2024-08-15
Propriétaire STMICROELECTRONICS S.r.l. (Italie)
Inventeur(s)
  • Magnani, Alessandro
  • Quartiroli, Matteo
  • Rizzo Piazza Roncoroni, Alessandra Maria
  • Rosingana, Paolo

Abrégé

A device includes one or more inertial sensors and fusion circuitry coupled to the one or more inertial sensors. The inertial sensors, in operation, generate inertial sensor data with respect to a plurality of axes of movement. The fusion circuitry, in a polar fusion mode of operation, applies a plurality of polar rotation operations to the generated inertial sensor data to rotate the generated inertial sensor data onto an axis of the plurality of axes of movement. A fused data signal is generated based on a result of the plurality of polar rotation operations. The plurality of inertial sensors may include bone-conduction sensors.

Classes IPC  ?

  • G01C 19/5776 - Traitement de signal non spécifique à l'un des dispositifs couverts par les groupes

68.

System and Method for Power Module Defect Detection

      
Numéro d'application 18168017
Statut En instance
Date de dépôt 2023-02-13
Date de la première publication 2024-08-15
Propriétaire STMicroelectronics S.r.l. (Italie)
Inventeur(s)
  • Calabretta, Michele
  • Rundo, Francesco
  • Coffa, Salvatore
  • Torrisi, Marco Alfio
  • Sarpietro, Riccardo Emanuele

Abrégé

In an embodiment, a method includes: capturing a first image of a power module, the power module including a power electronics circuit, the power electronics circuit including power semiconductor dies; identifying positions of the power semiconductor dies in the first image with a die detection model; extracting second images of the power semiconductor dies from the first image according to the positions of the power semiconductor dies in the first image; and identifying defects of the power semiconductor dies in the second images with a defect detection model, the defect detection model being different from the die detection model.

Classes IPC  ?

  • G01N 21/95 - Recherche de la présence de criques, de défauts ou de souillures caractérisée par le matériau ou la forme de l'objet à analyser
  • G06T 7/00 - Analyse d'image

69.

CHARGE AMPLIFICATION CIRCUITS AND METHODS

      
Numéro d'application 18634675
Statut En instance
Date de dépôt 2024-04-12
Date de la première publication 2024-08-15
Propriétaire STMicroelectronics S.r.l. (Italie)
Inventeur(s)
  • Modaffari, Roberto
  • Pesenti, Paolo
  • Maiore, Mario
  • Chiarillo, Tiziano

Abrégé

A circuit includes an amplifier, a bias voltage node, and a first set of switches configured, based on a first reset signal having a first value, to couple first and second input nodes to the bias voltage node and to couple first and second output nodes of the amplifier. First and second feedback branches each include a respective RC network including a plurality of capacitances. The first and second feedback branches further include a second set of switches intermediate input nodes and the capacitances, and a third set of switches intermediate input nodes and the plurality of capacitances. These switches selectively couple the capacitances to the input nodes and output nodes, based on a second reset signal having a first value. The second reset signal keeps the first value for a determined time interval exceeding a time interval in which the first reset signal has the first value.

Classes IPC  ?

  • H03F 3/70 - Amplificateurs de charge
  • G01R 27/26 - Mesure de l'inductance ou de la capacitanceMesure du facteur de qualité, p. ex. en utilisant la méthode par résonanceMesure de facteur de pertesMesure des constantes diélectriques
  • H03F 3/45 - Amplificateurs différentiels

70.

LOW NOISE GEIGER-MODE AVALANCHE PHOTODIODE AND MANUFACTURING PROCESS

      
Numéro d'application 18608301
Statut En instance
Date de dépôt 2024-03-18
Date de la première publication 2024-08-08
Propriétaire STMICROELECTRONICS S.r.l. (Italie)
Inventeur(s)
  • Mazzillo, Massimo Cataldo
  • Cinnera Martino, Valeria

Abrégé

In at least one embodiment, a Geiger-mode avalanche photodiode, including a semiconductor body, is provided. The semiconductor body includes a semiconductive structure and a front epitaxial layer on the semiconductive structure. The front epitaxial layer has a first conductivity type. An anode region having a second conductivity type that is different from the first conductivity type extends into the front epitaxial layer. The photodiode further includes a plurality of gettering regions in the semiconductive structure.

Classes IPC  ?

  • H01L 31/107 - Dispositifs sensibles au rayonnement infrarouge, visible ou ultraviolet caractérisés par une seule barrière de potentiel ou de surface la barrière de potentiel fonctionnant en régime d'avalanche, p.ex. photodiode à avalanche
  • H01L 27/144 - Dispositifs commandés par rayonnement
  • H01L 31/0352 - Dispositifs à semi-conducteurs sensibles aux rayons infrarouges, à la lumière, au rayonnement électromagnétique d'ondes plus courtes, ou au rayonnement corpusculaire, et spécialement adaptés, soit comme convertisseurs de l'énergie dudit rayonnement e; Procédés ou appareils spécialement adaptés à la fabrication ou au traitement de ces dispositifs ou de leurs parties constitutives; Leurs détails caractérisés par leurs corps semi-conducteurs caractérisés par leur forme ou par les formes, les dimensions relatives ou la disposition des régions semi-conductrices
  • H01L 31/18 - Procédés ou appareils spécialement adaptés à la fabrication ou au traitement de ces dispositifs ou de leurs parties constitutives

71.

METHOD OF MANUFACTURING SEMICONDUCTOR PRODUCTS, CORRESPONDING SUBSTRATE, SEMICONDUCTOR PRODUCT AND TOOL

      
Numéro d'application 18637906
Statut En instance
Date de dépôt 2024-04-17
Date de la première publication 2024-08-08
Propriétaire STMicroelectronics S.r.l. (Italie)
Inventeur(s)
  • Mazzola, Mauro
  • De Santa, Matteo

Abrégé

In providing electrical wire-like connections between at least one semiconductor die arranged on a semiconductor die mounting area of a substrate and an array of electrically-conductive leads in the substrate, pressure force is applied to the electrically-conductive leads in the substrate during bonding the wire-like connections to the electrically-conductive leads. Such a pressure force is applied to the electrically-conductive leads in the substrate via a pair of mutually co-operating force transmitting surfaces. These surfaces include a first convex surface engaging a second concave surface.

Classes IPC  ?

  • H01L 23/495 - Cadres conducteurs
  • H01L 21/50 - Assemblage de dispositifs à semi-conducteurs en utilisant des procédés ou des appareils non couverts par l'un uniquement des groupes ou
  • H01L 23/00 - Détails de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide

72.

CAPACITIVE, MEMS-TYPE ACOUSTIC TRANSDUCER HAVING SEPARATE SENSITIVE AND TRANSDUCTION AREAS AND MANUFACTURING PROCESS THEREOF

      
Numéro d'application 18416751
Statut En instance
Date de dépôt 2024-01-18
Date de la première publication 2024-08-01
Propriétaire STMICROELECTRONICS S.r.l. (Italie)
Inventeur(s)
  • Vercesi, Federico
  • Cerini, Fabrizio
  • Adorno, Silvia

Abrégé

Capacitive, MEMS-type acoustic transducer, having a sound collection part and a transduction part. A substrate region surrounds a first chamber arranged in the sound collection part and open towards the outside; a fixed structure is coupled to the substrate region; a cap region is coupled to the fixed structure. A sensitive membrane is arranged in the sound collection part, is coupled to the fixed structure and faces the first chamber. A transduction chamber is arranged in the transduction part, hermetically closed with respect to the outside and accommodates a detection membrane. An articulated structure extends between the sensitive membrane and the detection membrane, through the walls of the transduction chamber. A fixed electrode faces and is capacitively coupled to the detection membrane. Conducive electrical connection regions extend above the substrate region, into the transduction chamber.

Classes IPC  ?

  • H04R 19/04 - Microphones
  • H04R 7/04 - Membranes planes
  • H04R 7/18 - Dispositions pour monter ou pour tendre des membranes ou des cônes à la périphérie
  • H04R 19/00 - Transducteurs électrostatiques
  • H04R 31/00 - Appareils ou procédés spécialement adaptés à la fabrication des transducteurs ou de leurs diaphragmes

73.

METHODS AND CIRCUITS FOR ELECTRICAL POWER SUPPLY

      
Numéro d'application 18415485
Statut En instance
Date de dépôt 2024-01-17
Date de la première publication 2024-07-25
Propriétaire STMICROELECTRONICS S.r.l. (Italie)
Inventeur(s)
  • Bianco, Alberto
  • Ciappa, Francesco
  • Bondetti, Donato

Abrégé

A circuit includes at least one coupling node configured to be coupled, via a cable, to a load to transmit a supply voltage thereto. The circuit includes test circuitry configured to sense at least one sensing signal indicative of a value of the cable impedance and/or of the cable voltage across the cable, to perform a comparison between the at least one sensing signal and at least one threshold indicative either of a threshold resistance value for the cable impedance or indicative of a threshold voltage value for the cable voltage, produce a comparison signal as a result of the comparison.

Classes IPC  ?

  • H03M 1/12 - Convertisseurs analogiques/numériques
  • H03M 1/36 - Valeur analogique comparée à des valeurs de référence uniquement simultanément, c.-à-d. du type parallèle
  • H03M 1/46 - Valeur analogique comparée à des valeurs de référence uniquement séquentiellement, p. ex. du type à approximations successives avec convertisseur numérique/analogique pour fournir des valeurs de référence au convertisseur

74.

METHOD OF MANUFACTURING MULTI-DIE SEMICONDUCTOR DEVICES AND CORRESPONDING MULTI-DIE SEMICONDUCTOR DEVICE

      
Numéro d'application 18624589
Statut En instance
Date de dépôt 2024-04-02
Date de la première publication 2024-07-25
Propriétaire STMicroelectronics S.r.l. (Italie)
Inventeur(s) Crema, Paolo

Abrégé

An multi-die semiconductor device disclosed herein includes a metallic leadframe with a central die pad encircled by electrically-conductive leads. Mounted on the die pad are two semiconductor dice, each with dedicated bonding pads on the surfaces facing away from the die pad. A layer of laser-activatable material is precisely molded over the dice and the leadframe. This layer forms a network of laser-activated lines: the first subset establishes electrical connections between the dice bonding pads and the leadframe leads, while the second subset interconnects the bonding pads of the first die to those of the second. There are two distinct metallic layers; the lower one, directly on the laser-activated lines, is formed of electroless-plated material, and the upper one, enhancing the structure, is formed of electroplated material, thus providing robust and reliable interconnections within the device.

Classes IPC  ?

  • H01L 21/48 - Fabrication ou traitement de parties, p. ex. de conteneurs, avant l'assemblage des dispositifs, en utilisant des procédés non couverts par l'un uniquement des groupes ou
  • H01L 21/56 - Encapsulations, p. ex. couches d’encapsulation, revêtements
  • H01L 23/31 - Encapsulations, p. ex. couches d’encapsulation, revêtements caractérisées par leur disposition
  • H01L 23/495 - Cadres conducteurs

75.

HALF-BRIDGE DRIVER CIRCUIT, RELATED INTEGRATED CIRCUIT, HALF-BRIDGE SWITCHING CIRCUIT AND METHOD

      
Numéro d'application 18407782
Statut En instance
Date de dépôt 2024-01-09
Date de la première publication 2024-07-18
Propriétaire STMICROELECTRONICS S.r.l. (Italie)
Inventeur(s) Fontana, Marco Giovanni

Abrégé

A half-bridge driver circuit is provided. The circuit includes a detector circuit that generates a signal indicating whether a floating reference voltage is greater than a second supply voltage. The detector circuit includes a first circuit, a second circuit and combinational logic circuit. A first comparator circuit of the first circuit monitors a voltage drop at a resistance and sets a first control signal to a first logic level when the monitored voltage drop is smaller than a first threshold. A second comparator circuit of the second circuit monitors a current provided by an output transistor of a current mirror and sets a second control signal to a first logic level when the monitored current is greater than a second threshold. The combinational logic circuit asserts the signal when the first control signal has the respective first logic level or the second control signal has the respective first logic level.

Classes IPC  ?

  • H03K 17/06 - Modifications pour assurer un état complètement conducteur
  • H03K 17/30 - Modifications pour fournir un seuil prédéterminé avant commutation
  • H03K 17/687 - Commutation ou ouverture de porte électronique, c.-à-d. par d'autres moyens que la fermeture et l'ouverture de contacts caractérisée par l'utilisation de composants spécifiés par l'utilisation, comme éléments actifs, de dispositifs à semi-conducteurs les dispositifs étant des transistors à effet de champ

76.

MEMS DEVICE HAVING AN IMPROVED CAP AND MANUFACTURING PROCESS THEREOF

      
Numéro d'application 18409584
Statut En instance
Date de dépôt 2024-01-10
Date de la première publication 2024-07-18
Propriétaire STMICROELECTRONICS S.r.l. (Italie)
Inventeur(s)
  • Nicoli, Silvia
  • Tentori, Lorenzo
  • Bruno, Giuseppe

Abrégé

The MEMS device has: a sensor body having a functional structure configured to transduce a physical or chemical quantity into a corresponding electrical quantity; and a cap bonded to the sensor body and having a first cavity overlying the functional structure. The cap has a supporting portion and a cover portion that form the first cavity. The supporting portion is bonded to the sensor body. The cover portion is bonded to the supporting portion and has an inner wall delimiting on a side the first cavity and facing the functional structure. The MEMS device further has a first coating that extends within the first cavity on the inner wall of the cover portion.

Classes IPC  ?

  • B81B 7/00 - Systèmes à microstructure
  • B81C 1/00 - Fabrication ou traitement de dispositifs ou de systèmes dans ou sur un substrat

77.

MOSFET DEVICE OF SILICON CARBIDE HAVING AN INTEGRATED DIODE AND MANUFACTURING PROCESS THEREOF

      
Numéro d'application 18416702
Statut En instance
Date de dépôt 2024-01-18
Date de la première publication 2024-07-18
Propriétaire STMICROELECTRONICS S.R.L. (Italie)
Inventeur(s)
  • Saggio, Mario Giuseppe
  • Rascuná, Simone

Abrégé

An integrated MOSFET device is formed in a body of silicon carbide and with a first type of conductivity. The body accommodates a first body region, with a second type of conductivity; a JFET region adjacent to the first body region; a first source region, with the first type of conductivity, extending into the interior of the first body region; an implanted structure, with the second type of conductivity, extending into the interior of the JFET region. An isolated gate structure lies partially over the first body region, the first source region and the JFET region. A first metallization layer extends over the first surface and forms, in direct contact with the implanted structure and with the JFET region, a JBS diode.

Classes IPC  ?

  • H01L 27/06 - Dispositifs consistant en une pluralité de composants semi-conducteurs ou d'autres composants à l'état solide formés dans ou sur un substrat commun comprenant des éléments de circuit passif intégrés avec au moins une barrière de potentiel ou une barrière de surface le substrat étant un corps semi-conducteur comprenant une pluralité de composants individuels dans une configuration non répétitive
  • H01L 21/04 - Fabrication ou traitement des dispositifs à semi-conducteurs ou de leurs parties constitutives les dispositifs ayant des barrières de potentiel, p. ex. une jonction PN, une région d'appauvrissement ou une région de concentration de porteurs de charges
  • H01L 29/06 - Corps semi-conducteurs caractérisés par les formes, les dimensions relatives, ou les dispositions des régions semi-conductrices
  • H01L 29/08 - Corps semi-conducteurs caractérisés par les formes, les dimensions relatives, ou les dispositions des régions semi-conductrices avec des régions semi-conductrices connectées à une électrode transportant le courant à redresser, amplifier ou commuter, cette électrode faisant partie d'un dispositif à semi-conducteur qui comporte trois électrodes ou plus
  • H01L 29/10 - Corps semi-conducteurs caractérisés par les formes, les dimensions relatives, ou les dispositions des régions semi-conductrices avec des régions semi-conductrices connectées à une électrode ne transportant pas le courant à redresser, amplifier ou commuter, cette électrode faisant partie d'un dispositif à semi-conducteur qui comporte trois électrodes ou plus
  • H01L 29/16 - Corps semi-conducteurs caractérisés par les matériaux dont ils sont constitués comprenant, mis à part les matériaux de dopage ou autres impuretés, seulement des éléments du groupe IV de la classification périodique, sous forme non combinée
  • H01L 29/423 - Electrodes caractérisées par leur forme, leurs dimensions relatives ou leur disposition relative ne transportant pas le courant à redresser, à amplifier ou à commuter
  • H01L 29/66 - Types de dispositifs semi-conducteurs
  • H01L 29/78 - Transistors à effet de champ l'effet de champ étant produit par une porte isolée
  • H01L 29/872 - Diodes Schottky

78.

CIRCUIT AND METHOD FOR DRIVING A MICRO-ELECTRO-MECHANICAL RESONATOR OF A GYROSCOPE WITH A REDUCED EXCITATION OF SPURIOUS HARMONICS

      
Numéro d'application 18403324
Statut En instance
Date de dépôt 2024-01-03
Date de la première publication 2024-07-18
Propriétaire STMICROELECTRONICS S.r.l. (Italie)
Inventeur(s)
  • Gattere, Gabriele
  • Garbarino, Marco

Abrégé

A driving circuit is implemented for a driving resonator stage of a MEMS gyroscope including at least a first and a second electrode and a movable mass The driving circuit includes a synchronization stage which receives an electrical position signal indicative of the position of the movable mass and generates a reference signal phase- and frequency-locked with the electrical position signal; a driving stage which generates, on the basis of the reference signal, a first and a second driving signal, which are applied to the first and, respectively, the second electrodes, so that the movable mass is subject to a first and a second electrostatic force which cause the movable mass to oscillate.

Classes IPC  ?

  • G01C 19/5755 - Details de structure ou topologie les dispositifs ayant une seule masse de détection

79.

DEVICE, SYSTEM AND METHOD FOR SYNCHRONIZING OF DATA FROM MULTIPLE SENSORS

      
Numéro d'application 18617533
Statut En instance
Date de dépôt 2024-03-26
Date de la première publication 2024-07-18
Propriétaire
  • STMICROELECTRONICS S.r.l. (Italie)
  • STMICROELECTRONICS, INC. (USA)
Inventeur(s)
  • Sayed, Karimuddin
  • Pabla, Chandandeep Singh
  • Bracco, Lorenzo
  • Rizzardini, Federico

Abrégé

In an embodiment, a device comprises a memory, which, in operation, stores data samples associated with a plurality of data sensors, and circuitry, coupled to the memory, wherein the circuitry, in operation, generates synchronized output data sets associated with the plurality of data sensors. Generating a synchronized output data set includes: determining a reference sample associated with a sensor of the plurality of sensors; verifying a timing validity of a data sample associated with another sensor of the plurality of sensors; identifying a closest-in-time data sample associated with the another sensor of the plurality of sensors with respect to the reference sample; and generating the synchronized output data set based on interpolation.

Classes IPC  ?

  • H04W 4/38 - Services spécialement adaptés à des environnements, à des situations ou à des fins spécifiques pour la collecte d’informations de capteurs
  • G01D 5/244 - Moyens mécaniques pour le transfert de la grandeur de sortie d'un organe sensibleMoyens pour convertir la grandeur de sortie d'un organe sensible en une autre variable, lorsque la forme ou la nature de l'organe sensible n'imposent pas un moyen de conversion déterminéTransducteurs non spécialement adaptés à une variable particulière utilisant des moyens électriques ou magnétiques influençant les caractéristiques d'impulsionsMoyens mécaniques pour le transfert de la grandeur de sortie d'un organe sensibleMoyens pour convertir la grandeur de sortie d'un organe sensible en une autre variable, lorsque la forme ou la nature de l'organe sensible n'imposent pas un moyen de conversion déterminéTransducteurs non spécialement adaptés à une variable particulière utilisant des moyens électriques ou magnétiques produisant des impulsions ou des trains d'impulsions
  • G01D 9/00 - Enregistrement de valeurs mesurées
  • H04W 4/70 - Services pour la communication de machine à machine ou la communication de type machine

80.

System and method for determining whether an electronic device is located on a stationary or stable surface

      
Numéro d'application 18048360
Numéro de brevet 12175024
Statut Délivré - en vigueur
Date de dépôt 2022-10-20
Date de la première publication 2024-07-11
Date d'octroi 2024-12-24
Propriétaire STMICROELECTRONICS S.R.L. (Italie)
Inventeur(s)
  • Rivolta, Stefano Paolo
  • Rizzardini, Federico

Abrégé

A method includes receiving electrostatic sensor data in a processor of an electronic device from an electrostatic sensor mounted behind a touchscreen of the electronic device and using the electrostatic sensor data to determine when the touchscreen is being used. Based on whether or not the touchscreen is being used, an on-table detection (OTD) algorithm is selected from a plurality of available OTD algorithms. In one or more examples, the OTD algorithm may also be selected based on the current device mode of the electronic device, which may be determined from a lid angle, a screen angle, and a keyboard angle of the electronic device. The selected OTD algorithm is run to determine whether or not the electronic device is located on a stationary or stable surface.

Classes IPC  ?

  • G06F 3/0346 - Dispositifs de pointage déplacés ou positionnés par l'utilisateurLeurs accessoires avec détection de l’orientation ou du mouvement libre du dispositif dans un espace en trois dimensions [3D], p. ex. souris 3D, dispositifs de pointage à six degrés de liberté [6-DOF] utilisant des capteurs gyroscopiques, accéléromètres ou d’inclinaison
  • G06F 3/0354 - Dispositifs de pointage déplacés ou positionnés par l'utilisateurLeurs accessoires avec détection des mouvements relatifs en deux dimensions [2D] entre le dispositif de pointage ou une partie agissante dudit dispositif, et un plan ou une surface, p. ex. souris 2D, boules traçantes, crayons ou palets

81.

SYSTEM FOR MONITORING DEFECTS WITHIN AN INTEGRATED SYSTEM PACKAGE

      
Numéro d'application 18489737
Statut En instance
Date de dépôt 2023-10-18
Date de la première publication 2024-07-11
Propriétaire STMICROELECTRONICS S.r.l. (Italie)
Inventeur(s)
  • Giusti, Domenico
  • Del Sarto, Marco
  • Quaglia, Fabio
  • Duqi, Enri

Abrégé

An integrated electronic system is provided with a package formed by a support base and a coating region arranged on the support base and having at least a first system die, including semiconductor material, coupled to the support base and arranged in the coating region. The integrated electronic system also has, within the package, a monitoring system configured to determine the onset of defects within the coating region, through the emission of acoustic detection waves and the acquisition of corresponding received acoustic waves, whose characteristics are affected by, and therefore are indicative of, the aforementioned defects.

Classes IPC  ?

82.

PACKAGED HIGH VOLTAGE MOSFET DEVICE WITH CONNECTION CLIP AND MANUFACTURING PROCESS THEREOF

      
Numéro d'application 18493686
Statut En instance
Date de dépôt 2023-10-24
Date de la première publication 2024-07-11
Propriétaire STMICROELECTRONICS S.r.l. (Italie)
Inventeur(s)
  • Stella, Cristiano Gianluca
  • Russo, Fabio

Abrégé

An HV MOSFET device has a body integrating source conductive regions. Projecting gate structures are disposed above the body, laterally offset with respect to the source conductive regions. Source contact regions, of a first metal, are arranged on the body in electric contact with the source conductive regions, and source connection regions, of a second metal, are arranged above the source contact regions and have a height protruding with respect to the projecting gate structures. A package includes a metal support bonded to a second surface of the body, and a dissipating region, above the first surface of the semiconductor die. The dissipating region includes a conductive plate having a planar face bonded to the source connection regions and spaced from the projecting gate structures. A package mass of dielectric material is disposed between the support and the dissipating region and incorporates the semiconductor die. The dissipating region is a DBC-type insulation multilayer.

Classes IPC  ?

  • H01L 23/495 - Cadres conducteurs
  • H01L 21/48 - Fabrication ou traitement de parties, p. ex. de conteneurs, avant l'assemblage des dispositifs, en utilisant des procédés non couverts par l'un uniquement des groupes ou
  • H01L 21/56 - Encapsulations, p. ex. couches d’encapsulation, revêtements
  • H01L 23/31 - Encapsulations, p. ex. couches d’encapsulation, revêtements caractérisées par leur disposition

83.

4H-SiC electronic device with improved short-circuit performances, and manufacturing method thereof

      
Numéro d'application 18464141
Numéro de brevet 12342582
Statut Délivré - en vigueur
Date de dépôt 2023-09-08
Date de la première publication 2024-07-04
Date d'octroi 2025-06-24
Propriétaire STMicroelectronics S.r.l. (Italie)
Inventeur(s)
  • Saggio, Mario Giuseppe
  • Magri', Angelo
  • Zanetti, Edoardo
  • Guarnera, Alfio

Abrégé

An electronic device includes a semiconductor body of silicon carbide, and a body region at a first surface of the semiconductor body. A source region is disposed in the body region. A drain region is disposed at a second surface of the semiconductor body. A doped region extends seamlessly at the entire first surface of the semiconductor body and includes one or more first sub-regions having a first doping concentration and one or more second sub-regions having a second doping concentration lower than the first doping concentration. Thus, the device has zones alternated to each other having different conduction threshold voltage and different saturation current.

Classes IPC  ?

  • H01L 29/06 - Corps semi-conducteurs caractérisés par les formes, les dimensions relatives, ou les dispositions des régions semi-conductrices
  • H10D 62/10 - Formes, dimensions relatives ou dispositions des régions des corps semi-conducteursFormes des corps semi-conducteurs
  • H10D 62/832 - Corps semi-conducteurs, ou régions de ceux-ci, de dispositifs ayant des barrières de potentiel caractérisés par les matériaux étant des matériaux du groupe IV, p. ex. Si dopé B ou Ge non dopé étant des matériaux du groupe IV comprenant deux éléments ou plus, p. ex. SiGe

84.

FLEXIBLE DATA STREAM ENCRYPTION/DECRYPTION ENGINE FOR STREAM-ORIENTED NEURAL NETWORK ACCELERATORS

      
Numéro d'application 18176315
Statut En instance
Date de dépôt 2023-02-28
Date de la première publication 2024-07-04
Propriétaire
  • STMICROELECTRONICS S.r.l. (Italie)
  • STMicroelectronics International N.V. (Suisse)
Inventeur(s)
  • Girardi, Francesca
  • Desoli, Giuseppe
  • Susella, Ruggero
  • Boesch, Thomas
  • Zambotti, Paolo Sergio

Abrégé

A hardware accelerator includes functional circuits and streaming engines. An interface is coupled to the plurality of streaming engines. The interface, in operation, performs stream cipher operations on data words associated with data streaming requests. The performing of a stream cipher operation on a data word includes generating a mask based on an encryption ID associated with a streaming engine of the plurality of streaming engines and an address associated with the data word, and XORing the generated mask with the data word. The hardware accelerator may include configuration registers to store configuration information indicating a respective security state associated with functional circuits and streaming engine of the hardware accelerator, which may be used to control performance of operations by the hardware accelerator.

Classes IPC  ?

85.

PROGRAMMABLE HARDWARE ACCELERATOR CONTROLLER

      
Numéro d'application 18176323
Statut En instance
Date de dépôt 2023-02-28
Date de la première publication 2024-07-04
Propriétaire
  • STMICROELECTRONICS S.r.l. (Italie)
  • STMicroelectronics International N.V. (Suisse)
Inventeur(s)
  • Zambotti, Paolo Sergio
  • Boesch, Thomas
  • Desoli, Giuseppe
  • Betz, Wolfgang Johann
  • Siorpaes, David

Abrégé

A system includes a host processor, a memory, a hardware accelerator and a configuration controller. The host processor, in operation, controls execution of a multi-stage processing task. The memory, in operation, stores data and configuration information. The hardware accelerator, in operation preforms operations associated with stages of the multi-stage processing task. The configuration controller is coupled to the host processor, the hardware accelerator, and the memory. The configuration controller executes a linked list of configuration operations, for example, under control of a finite state machine. The linked list consists of configuration operations selected from a defined set of configuration operations. Executing the linked list of configuration operations configures the plurality of configuration registers of the hardware accelerator to control operations of the hardware accelerator associated with a stage of the multi-stage processing task. The configuration controller may retrieve the linked list from the memory via a high-speed data bus.

Classes IPC  ?

  • G06F 9/445 - Chargement ou démarrage de programme

86.

IN-MEMORY COMPUTATION DEVICE HAVING AN IMPROVED CURRENT READING CIRCUIT AND CONTROL METHOD

      
Numéro d'application 18543847
Statut En instance
Date de dépôt 2023-12-18
Date de la première publication 2024-06-27
Propriétaire STMicroelectronics S.r.l. (Italie)
Inventeur(s)
  • Zurla, Riccardo
  • Pasotti, Marco
  • Carissimi, Marcella
  • Cabrini, Alessandro

Abrégé

A word line activation unit of an in-memory computation generates activation signals as a function of an input value. The in-memory computation device includes a memory array with a plurality of memory cells (each storing a computational weight) coupled to a bit line and each to a word line and a digital detector. A cell current flows through each memory cell as a function of the activation signal and the computational weight and a bit line current is generated as a function of a summation of the cell currents. The digital detector performs successive iterations on the bit line current. In each iteration: an integration stage generates an integration signal indicative of a time integral of the bit line current, and resets the integration signal when the integration signal reaches a threshold; and the counter stage updates the output signal in response to the integration signal reaching the threshold.

Classes IPC  ?

  • G11C 13/00 - Mémoires numériques caractérisées par l'utilisation d'éléments d'emmagasinage non couverts par les groupes , ou
  • G06F 17/16 - Calcul de matrice ou de vecteur

87.

PHASE-LOCKED LOOP CIRCUIT, CORRESPONDING RADAR SENSOR, VEHICLE AND METHOD OF OPERATION

      
Numéro d'application 18594456
Statut En instance
Date de dépôt 2024-03-04
Date de la première publication 2024-06-27
Propriétaire STMicroelectronics S.r.l. (Italie)
Inventeur(s)
  • Finocchiaro, Alessandro
  • Parisi, Alessandro
  • Cavarra, Andrea
  • Papotto, Giuseppe
  • Palmisano, Giuseppe

Abrégé

A circuit includes a phase-frequency-detector generating first and second digital control signals indicative of phase differences between an input reference-signal and an output-signal, a charge-pump generating a control-signal based upon the first and second digital control signals, and an oscillator-circuit. The oscillator-circuit includes an active core coupled between first and second nodes, with a tunable resonant circuit a set of capacitances selectively connected between the first and second nodes, wherein a tap between the first and second variable capacitances receives the control-signal for tuning the tunable resonant circuit. A timer-circuit generates a timing-signal based upon the input reference-signal and a reset-signal. A calibration-circuit controls which capacitances of the set of capacitances are connected between the first and second nodes, in response to the timing-signal and a comparison between a threshold and a voltage-signal that is based upon auxiliary pulsed currents generated based upon the first and second digital control signals.

Classes IPC  ?

  • G01S 13/34 - Systèmes pour mesurer la distance uniquement utilisant la transmission d'ondes continues, soit modulées en amplitude, en fréquence ou en phase, soit non modulées utilisant la transmission d'ondes continues modulées en fréquence, tout en faisant un hétérodynage du signal reçu, ou d’un signal dérivé, avec un signal généré localement, associé au signal transmis simultanément
  • G01S 13/931 - Radar ou systèmes analogues, spécialement adaptés pour des applications spécifiques pour prévenir les collisions de véhicules terrestres
  • H03B 5/12 - Éléments déterminant la fréquence comportant des inductances ou des capacités localisées l'élément actif de l'amplificateur étant un dispositif à semi-conducteurs
  • H03L 7/193 - Synthèse de fréquence indirecte, c.-à-d. production d'une fréquence désirée parmi un certain nombre de fréquences prédéterminées en utilisant une boucle verrouillée en fréquence ou en phase en utilisant un diviseur de fréquence ou un compteur dans la boucle une différence de temps étant utilisée pour verrouiller la boucle, le compteur entre des nombres fixes ou le diviseur de fréquence divisant par un nombre fixe le compteur/diviseur de fréquence comportant un prédiviseur commutable, p. ex. un diviseur à double module

88.

METHOD OF OPERATING HARD DISK DRIVES, CORRESPONDING HARD DISK DRIVE AND PROCESSING DEVICE

      
Numéro d'application 18597484
Statut En instance
Date de dépôt 2024-03-06
Date de la première publication 2024-06-27
Propriétaire
  • STMicroelectronics KK (Japon)
  • STMicroelectronics S.r. l. (Italie)
Inventeur(s)
  • Ferrari, Marco
  • Betta, Davide
  • Tognoli, Diego
  • Trabattoni, Roberto

Abrégé

In accordance with an embodiment, a hard disk drive includes voice coil motors (VCMs) coupled to respective control units configured to drive retract an operation of the VCMs in the hard disk drive. The retract operation of the VCMs includes a sequence of retract steps. The control units are allotted respective time slots for communication over a communication line with the respective time slots synchronized via the common clock line, and are configured to drive sequences of retract steps of the VCMs in the hard disk drive in a timed relationship.

Classes IPC  ?

89.

Method for remote provisioning of software modules in integrated circuit cards, corresponding apparatus and computer program product

      
Numéro d'application 18599642
Numéro de brevet 12262209
Statut Délivré - en vigueur
Date de dépôt 2024-03-08
Date de la première publication 2024-06-27
Date d'octroi 2025-03-25
Propriétaire STMicroelectronics S.r.l. (Italie)
Inventeur(s)
  • Alfarano, Marco
  • Massascusa, Sofia

Abrégé

In an embodiment the method a includes performing, by an integrated circuit (IC) card hosted in a local equipment, authentication with a contactless subscriber device when the subscriber device is within a communication range of a contactless interface of the local equipment, receiving, by the IC card, an identifier (SID) identifying a software module from the subscriber device, the software module configured to enable a subscription profile for a mobile network operator, performing a checking operation at the IC card whether the SID matches a software module identifier stored in the IC card and selectively performing one of downloading the software module to the IC card, enabling the software module at the IC card or disabling the software module at the IC card as a result of performing the checking operation.

Classes IPC  ?

  • H04W 12/47 - Dispositions de sécurité utilisant des modules d’identité utilisant la communication en champ proche [NFC] ou des modules d’identification par radiofréquence [RFID]
  • G06F 21/12 - Protection des logiciels exécutables
  • H04W 12/48 - Dispositions de sécurité utilisant des modules d’identité utilisant la liaison sécurisée, p. ex. liant de manière sécurisée les modules d'identité aux dispositifs, aux services ou aux applications
  • H04W 12/65 - Sécurité dépendant du contexte dépendant de l’environnement, p. ex. utilisant les données environnementales saisies

90.

IN-MEMORY COMPUTATION DEVICE HAVING IMPROVED DRIFT COMPENSATION

      
Numéro d'application 18542938
Statut En instance
Date de dépôt 2023-12-18
Date de la première publication 2024-06-27
Propriétaire STMicroelectronics S.r.l. (Italie)
Inventeur(s)
  • Carissimi, Marcella
  • Pasotti, Marco
  • Zurla, Riccardo

Abrégé

An in-memory computation device includes a word line activation circuit that receives an input signal indicative of input values and provides activation signals each as a function of the input value. The in-memory computation device further includes a memory array, a biasing circuit generating a bias voltage and a digital detector. The memory array has memory cells coupled to a bit line and each to a word line. Each memory cell stores a computational weight. In response to an activation signal, a cell current flows through each memory cell as a function of the bias voltage, the activation signal and the computational weight. A bit line current flows through the bit line as a function of a summation of the cell currents. The digital detector is coupled to the bit line, samples the bit line current and, in response, provides an output signal.

Classes IPC  ?

  • G11C 7/22 - Circuits de synchronisation ou d'horloge pour la lecture-écriture [R-W]Générateurs ou gestion de signaux de commande pour la lecture-écriture [R-W]
  • G11C 7/12 - Circuits de commande de lignes de bits, p. ex. circuits d'attaque, de puissance, de tirage vers le haut, d'abaissement, circuits de précharge, circuits d'égalisation, pour lignes de bits
  • G11C 8/08 - Circuits de commande de lignes de mots, p. ex. circuits d'attaque, de puissance, de tirage vers le haut, d'abaissement, circuits de précharge, pour lignes de mots

91.

Packaged stackable electronic power device for surface mounting and circuit arrangement

      
Numéro d'application 18395122
Numéro de brevet 12230555
Statut Délivré - en vigueur
Date de dépôt 2023-12-22
Date de la première publication 2024-06-20
Date d'octroi 2025-02-18
Propriétaire STMICROELECTRONICS S.r.l. (Italie)
Inventeur(s)
  • Stella, Cristiano Gianluca
  • Coppone, Fabio Vito
  • Salamone, Francesco

Abrégé

A power device for surface mounting has a leadframe including a die-attach support and at least one first lead and one second lead. A die, of semiconductor material, is bonded to the die-attach support, and a package, of insulating material and parallelepipedal shape, surrounds the die and at least in part the die-attach support and has a package height. The first and second leads have outer portions extending outside the package, from two opposite lateral surfaces of the package. The outer portions of the leads have lead heights greater than the package height, extend throughout the height of the package, and have respective portions projecting from the first base.

Classes IPC  ?

  • H01L 23/495 - Cadres conducteurs
  • H01L 23/00 - Détails de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide
  • H01L 23/31 - Encapsulations, p. ex. couches d’encapsulation, revêtements caractérisées par leur disposition

92.

METHOD OF PRODUCING ELECTRONIC COMPONENTS, CORRESPONDING ELECTRONIC COMPONENT

      
Numéro d'application 18594699
Statut En instance
Date de dépôt 2024-03-04
Date de la première publication 2024-06-20
Propriétaire STMICROELECTRONICS S.r.l. (Italie)
Inventeur(s) Marchisi, Fabio

Abrégé

A method of producing electronic components including at least one circuit having coupled therewith electrical connections including metallic wire bondable surfaces encased in a packaging, the method including bonding stud bumps, in particular copper stud bumps, at determined areas of said wire bondable surfaces.

Classes IPC  ?

  • H01L 23/495 - Cadres conducteurs
  • H01L 21/48 - Fabrication ou traitement de parties, p. ex. de conteneurs, avant l'assemblage des dispositifs, en utilisant des procédés non couverts par l'un uniquement des groupes ou
  • H01L 23/00 - Détails de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide
  • H01L 23/31 - Encapsulations, p. ex. couches d’encapsulation, revêtements caractérisées par leur disposition

93.

DRIVER CIRCUIT, CORRESPONDING LASER-DRIVING DEVICE, LASER LIGHTING MODULE, LIDAR APPARATUS AND METHODS OF OPERATION

      
Numéro d'application 18533585
Statut En instance
Date de dépôt 2023-12-08
Date de la première publication 2024-06-20
Propriétaire
  • STMicroelectronics (Rousset) SAS (France)
  • STMicroelectronis S.r.l. (Italie)
Inventeur(s)
  • Letor, Romeo
  • Russo, Alfio
  • Lecci, Nadia
  • Pizzardi, Antonio Filippo Massimo
  • Pavlin, Antoine
  • Poletto, Vanni
  • Brera, Marco
  • Bianchi, Simone

Abrégé

In a driver circuit couplable to laser diodes, a semiconductor body has a first surface. First and second control switches have drains coupled to a drain metallization, which is couplable to a power supply line, and sources coupled to respective first and second source metallizations, which are couplable to cathode terminals of the laser diodes and a reference node. A plurality of high-side switches have drains coupled to the drain metallization and sources coupled to third source metallizations, each of which is coupled to a respective drive output node for driving an anode terminal of a respective laser diode. The drain, first, second and third source metallizations face the first surface of the semiconductor body, which faces the laser diodes. The second and third source metallizations are aligned with one another and are superimposed to the respective source terminals of the second control switch and high-side switches.

Classes IPC  ?

  • H01S 5/026 - Composants intégrés monolithiques, p. ex. guides d'ondes, photodétecteurs de surveillance ou dispositifs d'attaque
  • G01S 7/481 - Caractéristiques de structure, p. ex. agencements d'éléments optiques
  • H01S 5/02326 - Dispositions pour le positionnement relatif des diodes laser et des composants optiques, p. ex. rainures dans le support pour fixer des fibres optiques ou des lentilles
  • H01S 5/40 - Agencement de plusieurs lasers à semi-conducteurs, non prévu dans les groupes

94.

PROCESS FOR MANUFACTURING A MICRO-ELECTRO-MECHANICAL DEVICE, AND MEMS DEVICE

      
Numéro d'application 18590533
Statut En instance
Date de dépôt 2024-02-28
Date de la première publication 2024-06-20
Propriétaire STMICROELECTRONICS S.r.l. (Italie)
Inventeur(s)
  • Allegato, Giorgio
  • Corso, Lorenzo
  • Gelmi, Ilaria
  • Valzasina, Carlo

Abrégé

A process for manufacturing a MEMS device includes forming a first structural layer of a first thickness on a substrate. First trenches are formed through the first structural layer, and masking regions separated by first openings are formed on the first structural layer. A second structural layer of a second thickness is formed on the first structural layer in direct contact with the first structural layer at the first openings and forms, together with the first structural layer, thick structural regions having a third thickness equal to the sum of the first and the second thicknesses. A plurality of second trenches are formed through the second structural layer, over the masking regions, and third trenches are formed through the first and the second structural layers by removing selective portions of the thick structural regions.

Classes IPC  ?

  • B81B 3/00 - Dispositifs comportant des éléments flexibles ou déformables, p. ex. comportant des membranes ou des lamelles élastiques
  • B81C 1/00 - Fabrication ou traitement de dispositifs ou de systèmes dans ou sur un substrat

95.

Packaged power electronic device, in particular bridge circuit comprising power transistors, and assembling process thereof

      
Numéro d'application 18395137
Numéro de brevet 12295128
Statut Délivré - en vigueur
Date de dépôt 2023-12-22
Date de la première publication 2024-06-20
Date d'octroi 2025-05-06
Propriétaire STMICROELECTRONICS S.r.l. (Italie)
Inventeur(s)
  • Stella, Cristiano Gianluca
  • Salamone, Francesco

Abrégé

The device has a first support element forming a first thermal dissipation surface and carrying a first power component; a second support element forming a second thermal dissipation surface and carrying a second power component, a first contacting element superimposed to the first power component; a second contacting element superimposed to the second power component; a plurality of leads electrically coupled with the power components through the first and/or the second support elements; and a thermally conductive body arranged between the first and the second contacting elements. The first and the second support elements and the first and the second contacting elements are formed by electrically insulating and thermally conductive multilayers.

Classes IPC  ?

  • H05K 7/20 - Modifications en vue de faciliter la réfrigération, l'aération ou le chauffage
  • H01L 23/373 - Refroidissement facilité par l'emploi de matériaux particuliers pour le dispositif
  • H01L 25/07 - Ensembles consistant en une pluralité de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide les dispositifs étant tous d'un type prévu dans une seule des sous-classes , , , , ou , p. ex. ensembles de diodes redresseuses les dispositifs n'ayant pas de conteneurs séparés les dispositifs étant d'un type prévu dans la sous-classe

96.

Manufacturing method of an element of an electronic device having improved reliability, and related element, electronic device and electronic apparatus

      
Numéro d'application 18395174
Numéro de brevet 12266530
Statut Délivré - en vigueur
Date de dépôt 2023-12-22
Date de la première publication 2024-06-20
Date d'octroi 2025-04-01
Propriétaire STMICROELECTRONICS S.r.l. (Italie)
Inventeur(s)
  • Rascuna', Simone
  • Saggio, Mario Giuseppe

Abrégé

A manufacturing method of an anchorage element of a passivation layer, comprising: forming, in a semiconductor body made of SiC and at a distance from a top surface of the semiconductor body, a first implanted region having, along a first axis, a first maximum dimension; forming, in the semiconductor body, a second implanted region, which is superimposed to the first implanted region and has, along the first axis, a second maximum dimension smaller than the first maximum dimension; carrying out a process of thermal oxidation of the first implanted region and second implanted region to form an oxidized region; removing said oxidized region to form a cavity; and forming, on the top surface, the passivation layer protruding into the cavity to form said anchorage element fixing the passivation layer to the semiconductor body.

Classes IPC  ?

  • H01L 29/66 - Types de dispositifs semi-conducteurs
  • H01L 21/04 - Fabrication ou traitement des dispositifs à semi-conducteurs ou de leurs parties constitutives les dispositifs ayant des barrières de potentiel, p. ex. une jonction PN, une région d'appauvrissement ou une région de concentration de porteurs de charges
  • H01L 29/16 - Corps semi-conducteurs caractérisés par les matériaux dont ils sont constitués comprenant, mis à part les matériaux de dopage ou autres impuretés, seulement des éléments du groupe IV de la classification périodique, sous forme non combinée

97.

METHOD TO PROVIDE A TIME-OF-FLIGHT ESTIMATE

      
Numéro d'application 18532939
Statut En instance
Date de dépôt 2023-12-07
Date de la première publication 2024-06-20
Propriétaire STMICROELECTRONICS S.r.l. (Italie)
Inventeur(s)
  • Ruggiero, Davide
  • Schiano Lo Moriello, Rosario

Abrégé

Method to provide a TOF estimate by a TOF device. The method comprises: generating an electric echo signal indicative of an ultrasonic echo signal returned by a target body by the ultrasonic source signal; determining an envelope signal indicative of an envelope of the electric echo signal; generating a first TOF estimate by processing the electric echo signal; determining an envelope signal portion of the envelope signal based on a non-PSOA hyperparameter; and generating a second TOF estimate by processing the envelope signal portion through PSOA, the second TOF estimate having a measurement accuracy value greater than that of the first TOF estimate. PSOA is optimized based on a PSOA hyperparameter set. The non-PSOA hyperparameter and the PSOA hyperparameter set are selected among a plurality of choices based on the first TOF estimate, so as to obtain the second TOF estimate which has greater accuracy than the first TOF estimate.

Classes IPC  ?

  • G01S 7/52 - Détails des systèmes correspondant aux groupes , , de systèmes selon le groupe

98.

VOLTAGE MULTIPLE CIRCUIT

      
Numéro d'application 18432576
Statut En instance
Date de dépôt 2024-02-05
Date de la première publication 2024-06-13
Propriétaire STMicroelectronics S.r.l. (Italie)
Inventeur(s) Pulvirenti, Francesco

Abrégé

In an embodiment, a voltage multiplier comprises an input node, an output node, and first and second control nodes for receiving first and second clock signals defining two commutation states. An ordered sequence of intermediate nodes is coupled between the input and output nodes and includes two ordered sub-sequences. Capacitors are coupled: between each odd intermediate node in the first sub-sequence and the first control node; between each even intermediate node in the first sub-sequence and the second control node; between each odd intermediate node in the second sub-sequence and a corresponding odd intermediate node in the first sub-sequence; and between each even intermediate node in the second sub-sequence and a corresponding even intermediate node in the first sub-sequence. The circuit comprises selectively conductive electronic components coupled to the intermediate nodes.

Classes IPC  ?

  • H02M 3/07 - Transformation d'une puissance d'entrée en courant continu en une puissance de sortie en courant continu sans transformation intermédiaire en courant alternatif par convertisseurs statiques utilisant des résistances ou des capacités, p. ex. diviseur de tension utilisant des capacités chargées et déchargées alternativement par des dispositifs à semi-conducteurs avec électrode de commande

99.

Device and method for measuring the flow of a fluid in a tube moved by a peristaltic pump

      
Numéro d'application 18584642
Numéro de brevet 12196193
Statut Délivré - en vigueur
Date de dépôt 2024-02-22
Date de la première publication 2024-06-13
Date d'octroi 2025-01-14
Propriétaire STMICROELECTRONICS S.r.l. (Italie)
Inventeur(s)
  • Dellutri, Michele Alessio
  • Passaniti, Fabio
  • Alessi, Enrico Rosario

Abrégé

Various embodiments provide a device for measuring the flow of fluid inside a tube moved by a peristaltic pump is provided with: a detection electrode arrangement coupled to the tube to detect an electrostatic charge variation originated by the mechanical action of the peristaltic pump on the tube; a signal processing stage, electrically coupled to the detection electrode arrangement to generate an electrical charge variation signal; and a processing unit, coupled to the signal processing stage to receive and process in the frequency domain the electrical charge variation signal to obtain information on the flow of a fluid that flows through the tube based on the analysis of frequency characteristics of the electrical charge variation signal.

Classes IPC  ?

  • F04B 43/12 - "Machines", pompes ou installations de pompage ayant des organes de travail flexibles à action péristaltique
  • F04B 49/06 - Commande utilisant l'électricité

100.

Time division multiplexing hub

      
Numéro d'application 18443117
Numéro de brevet 12301341
Statut Délivré - en vigueur
Date de dépôt 2024-02-15
Date de la première publication 2024-06-13
Date d'octroi 2025-05-13
Propriétaire STMicroelectronics S.r.l. (Italie)
Inventeur(s)
  • Quartiroli, Matteo
  • Rizzo Piazza Roncoroni, Alessandra Maria

Abrégé

An integrated circuit includes a control circuit, a primary sensor device coupled to the control circuit, and a plurality of groups of secondary sensor devices coupled to the primary sensor device. The primary sensor device receives a master clock signal from the control device and outputs, to each group of secondary sensor devices, a respective secondary clock signal with a frequency lower than the primary clock signal. The primary sensor device generates primary sensor data. The primary sensor device receives secondary sensor data from each group of secondary sensor devices. The primary sensor device combines the primary sensor data and all of the secondary sensor data into a sensor data stream with a time division-multiplexing scheme and outputs the sensor data stream to the control circuit.

Classes IPC  ?

  • H04J 3/06 - Dispositions de synchronisation
  1     2     3     ...     37        Prochaine page