Abrégé

The present invention relates to an epitaxial die and a chip die for a semiconductor light-emitting device, and a manufacturing method thereof, wherein only one of two electrodes is exposed to the outside, and a process of forming a positive ohmic contact electrode (p-ohmic contact electrode) or a negative ohmic contact electrode (n-ohmic contact electrode) is completed in an epitaxial die manufacturing step so as to achieve dramatic thickness reduction and easy reduction of the chip die size, thereby improving the light output.

Classes IPC  ?

• H10H 20/857 - Interconnexions, p. ex. grilles de connexion, fils de connexion ou billes de soudure
• H10H 20/01 - Fabrication ou traitement
• H10H 20/83 - Électrodes
• H10H 20/85 - Enveloppes

Abrégé

Embodiments according to the present invention comprise a step of preparing a SiC seed substrate having conductivity; a device region forming step; a first fab process step including a doping process for a SiC power semiconductor device and an electrode forming process in the device region; a seed substrate reforming step; an upper temporary substrate bonding step; and a seed region separation step of separating the SiC seed substrate with the reforming layer as a boundary to form a seed region; and wherein the seed region separation step is performed in a process of cooling from a bonding temperature for bonding the upper temporary substrate, and separation is performed without an external force by thermal/mechanical stress due to a difference in thermal expansion rate and thickness on both sides of the reforming layer as a boundary.

Classes IPC  ?

• H01L 21/285 - Dépôt de matériaux conducteurs ou isolants pour les électrodes à partir d'un gaz ou d'une vapeur, p. ex. condensation
• H01L 21/324 - Traitement thermique pour modifier les propriétés des corps semi-conducteurs, p. ex. recuit, frittage
• H01L 21/683 - Appareils spécialement adaptés pour la manipulation des dispositifs à semi-conducteurs ou des dispositifs électriques à l'état solide pendant leur fabrication ou leur traitementAppareils spécialement adaptés pour la manipulation des plaquettes pendant la fabrication ou le traitement des dispositifs à semi-conducteurs ou des dispositifs électriques à l'état solide ou de leurs composants pour le maintien ou la préhension
• H10D 8/01 - Fabrication ou traitement
• H10D 30/01 - Fabrication ou traitement

Abrégé

Embodiments according to the present invention provide a high-quality GaN HEMT power semiconductor epitaxy wafer having a three-dimensional nitride structure, comprising: a growth substrate; a nucleation region formed on the growth substrate; and a three-dimensional nitride structure region formed on the nucleation region and having a composition ratio that varies along a lateral direction.

Classes IPC  ?

• H10D 30/01 - Fabrication ou traitement
• C30B 25/18 - Croissance d'une couche épitaxiale caractérisée par le substrat
• C30B 29/38 - Nitrures
• C30B 29/40 - Composés AIII BV
• H01L 21/02 - Fabrication ou traitement des dispositifs à semi-conducteurs ou de leurs parties constitutives

Abrégé

Embodiments according to the present invention are an AlN thick film-based GaN HEMT epitaxy wafer comprises a growth substrate made of a semi-insulating material or a conductive material, an AlN nucleation region grown on the growth substrate, an AlN stress control region grown on the AlN nucleation region and having an air void or an Al vacancy, an AlN buffer region grown on the AlN stress control region and not including the air void and the Al vacancy, and an active region grown on the AlN buffer region and including a GaN channel region and an AlGaN barrier region.

Classes IPC  ?

• H10D 30/47 - Transistors FET ayant des canaux à gaz de porteurs de charge de dimension nulle [0D], à une dimension [1D] ou à deux dimensions [2D] ayant des canaux à gaz de porteurs de charge à deux dimensions, p. ex. transistors FET à nanoruban ou transistors à haute mobilité électronique [HEMT]
• H01L 21/02 - Fabrication ou traitement des dispositifs à semi-conducteurs ou de leurs parties constitutives
• H01L 21/322 - Traitement des corps semi-conducteurs en utilisant des procédés ou des appareils non couverts par les groupes pour modifier leurs propriétés internes, p. ex. pour produire des défectuosités internes
• H10D 62/40 - Structures cristallines
• H10D 62/824 - Hétérojonctions comprenant uniquement des hétérojonctions de matériaux du groupe III-V, p. ex. des hétérojonctions GaN/AlGaN

Abrégé

Embodiments according to the present invention provide a high-quality GaN HEMT power semiconductor epitaxy wafer having a three-dimensional nitride structure, comprising: a growth substrate; a nucleation region formed on the growth substrate; and a three-dimensional nitride structure region formed on the nucleation region and having a composition ratio that varies along a lateral direction.

Classes IPC  ?

• H10D 30/47 - Transistors FET ayant des canaux à gaz de porteurs de charge de dimension nulle [0D], à une dimension [1D] ou à deux dimensions [2D] ayant des canaux à gaz de porteurs de charge à deux dimensions, p. ex. transistors FET à nanoruban ou transistors à haute mobilité électronique [HEMT]
• H01L 21/02 - Fabrication ou traitement des dispositifs à semi-conducteurs ou de leurs parties constitutives
• H01L 23/373 - Refroidissement facilité par l'emploi de matériaux particuliers pour le dispositif
• H10D 30/01 - Fabrication ou traitement
• H10D 62/82 - Hétérojonctions
• H10D 62/832 - Corps semi-conducteurs, ou régions de ceux-ci, de dispositifs ayant des barrières de potentiel caractérisés par les matériaux étant des matériaux du groupe IV, p. ex. Si dopé B ou Ge non dopé étant des matériaux du groupe IV comprenant deux éléments ou plus, p. ex. SiGe

Abrégé

Embodiments according to the present disclosure provide an epitaxy wafer for a GaN HEMT with enhanced electrical insulation, comprising: a growth substrate; a nucleation region grown on the growth substrate; a high-resistance region having electrically high resistance characteristics, which comprises a high-resistance unit region defined by a first region grown as a group III nitride semiconductor doped with carbon and a second region grown as a group III nitride semiconductor on the first region, which is provided on the nucleation region; and an active region including a channel region grown on the high-resistance region and a barrier region grown on the channel region.

Classes IPC  ?

• H10D 62/85 - Corps semi-conducteurs, ou régions de ceux-ci, de dispositifs ayant des barrières de potentiel caractérisés par les matériaux étant des matériaux du groupe III-V, p. ex. GaAs
• C30B 25/18 - Croissance d'une couche épitaxiale caractérisée par le substrat
• C30B 29/40 - Composés AIII BV
• H01L 21/02 - Fabrication ou traitement des dispositifs à semi-conducteurs ou de leurs parties constitutives
• H10D 30/47 - Transistors FET ayant des canaux à gaz de porteurs de charge de dimension nulle [0D], à une dimension [1D] ou à deux dimensions [2D] ayant des canaux à gaz de porteurs de charge à deux dimensions, p. ex. transistors FET à nanoruban ou transistors à haute mobilité électronique [HEMT]

Abrégé

Embodiments according to the present disclosure provide an epitaxy wafer for a GaN HEMT with enhanced electrical insulation, comprising: a growth substrate; a nucleation region grown on the growth substrate; a high-resistance region having electrically high resistance characteristics, which comprises a high-resistance unit region defined by a first region grown as a group III nitride semiconductor doped with carbon and a second region grown as a group III nitride semiconductor on the first region, which is provided on the nucleation region; and an active region including a channel region grown on the high-resistance region and a barrier region grown on the channel region.

Classes IPC  ?

• H01L 21/02 - Fabrication ou traitement des dispositifs à semi-conducteurs ou de leurs parties constitutives
• C30B 25/18 - Croissance d'une couche épitaxiale caractérisée par le substrat
• C30B 29/40 - Composés AIII BV
• H10D 30/01 - Fabrication ou traitement

Abrégé

The present invention relates to a method for manufacturing a group 3 nitride semiconductor template and a semiconductor template manufactured thereby, wherein a laser lift-off technique and a chemical lift-off technique are used so that a high-quality group 3 nitride semiconductor layer can be formed on the top of a high heat dissipation support substrate having the same or a similar lattice constant and thermal expansion coefficient.

Classes IPC  ?

• H10D 62/824 - Hétérojonctions comprenant uniquement des hétérojonctions de matériaux du groupe III-V, p. ex. des hétérojonctions GaN/AlGaN
• H10D 30/47 - Transistors FET ayant des canaux à gaz de porteurs de charge de dimension nulle [0D], à une dimension [1D] ou à deux dimensions [2D] ayant des canaux à gaz de porteurs de charge à deux dimensions, p. ex. transistors FET à nanoruban ou transistors à haute mobilité électronique [HEMT]
• H10H 20/825 - Matériaux des régions électroluminescentes comprenant uniquement des matériaux du groupe III-V, p. ex. GaP contenant de l’azote, p. ex. GaN

Abrégé

The present invention relates to an epitaxial die for a semiconductor light-emitting device emitting blue light or green light, a semiconductor light-emitting device including same, and manufacturing methods thereof, wherein in the epitaxial die only one of two electrodes is exposed to the outside, and a process of forming an ohmic contact electrode can be completed in an epitaxial die manufacturing step.

Classes IPC  ?

• H10H 20/831 - Électrodes caractérisées par leur forme
• H10H 20/84 - Revêtements, p. ex. couches de passivation ou revêtements antireflets

Abrégé

The present invention relates to: an epitaxial die having a structure enabling easy detection of electrical defects in an epitaxial die before an upper wiring process and easy replacement of a defective epitaxial die; a semiconductor light-emitting device using same; and manufacturing methods thereof.

Classes IPC  ?

• H10H 20/831 - Électrodes caractérisées par leur forme
• H01L 21/66 - Test ou mesure durant la fabrication ou le traitement
• H10H 20/01 - Fabrication ou traitement
• H10H 20/84 - Revêtements, p. ex. couches de passivation ou revêtements antireflets
• H10H 20/85 - Enveloppes
• H10H 20/852 - Encapsulations

Abrégé

The present invention relates to: a method for manufacturing a group III nitride semiconductor template, by which a high-quality group III nitride semiconductor layer can be formed on the top of a high heat dissipation support substrate having a lattice constant and thermal expansion coefficient equal or similar to those of the group III nitride semiconductor layer, by using a laser lift off (LLO) technique; and a semiconductor template manufactured thereby.

Classes IPC  ?

• H01L 21/02 - Fabrication ou traitement des dispositifs à semi-conducteurs ou de leurs parties constitutives
• C30B 25/18 - Croissance d'une couche épitaxiale caractérisée par le substrat
• C30B 29/40 - Composés AIII BV
• C30B 33/04 - Post-traitement des monocristaux ou des matériaux polycristallins homogènes de structure déterminée en utilisant des champs électriques ou magnétiques ou des rayonnements corpusculaires
• C30B 33/12 - Gravure dans une atmosphère gazeuse ou un plasma
• H01L 21/3065 - Gravure par plasmaGravure au moyen d'ions réactifs

Abrégé

The present invention relates to a method for manufacturing a semiconductor light-emitting device having color conversion technology applied thereto, wherein color conversion technology has been applied to one epitaxial die in which only one of two electrodes is exposed to the outside and which emits blue or ultraviolet rays, enabling the manufacture of a semiconductor light-emitting device emitting each of blue, green, and red light.

Classes IPC  ?

• H10H 20/01 - Fabrication ou traitement

Abrégé

One embodiment of the present invention provides a wafer for an epitaxial aluminum nitride bulk acoustic wave filter device through a hot self-split process, the wafer comprising: a support substrate; a wafer bonding layer positioned on the upper side of the support substrate; an acoustic mirror positioned on the upper side of the wafer bonding layer; a lower electrode formed on the upper side of the acoustic mirror; a piezoelectric thin film disposed on the upper side of the lower electrode and grown into a single crystal structure by means of an epitaxial growth method; and an upper electrode disposed on the upper side of the piezoelectric thin film.

Classes IPC  ?

• H03H 9/02 - Réseaux comprenant des éléments électromécaniques ou électro-acoustiquesRésonateurs électromécaniques Détails
• H03H 9/17 - Détails de réalisation de résonateurs se composant de matériau piézo-électrique ou électrostrictif ayant un résonateur unique
• H03H 3/02 - Appareils ou procédés spécialement adaptés à la fabrication de réseaux d'impédance, de circuits résonnants, de résonateurs pour la fabrication de résonateurs ou de réseaux électromécaniques pour la fabrication de résonateurs ou de réseaux piézo-électriques ou électrostrictifs
• H03H 9/24 - Détails de réalisation de résonateurs en matériau qui n'est ni piézo-électrique, ni électrostrictif, ni magnétostrictif

Abrégé

The present invention relates to an epitaxial die for a semiconductor light-emitting device emitting red light, a semiconductor light-emitting device including same, and manufacturing methods thereof, wherein in the epitaxial die only one of two electrodes is exposed to the outside, and a process of forming an ohmic contact electrode can be completed in an epitaxial die manufacturing step.

Classes IPC  ?

• H10H 20/857 - Interconnexions, p. ex. grilles de connexion, fils de connexion ou billes de soudure
• H10H 20/01 - Fabrication ou traitement
• H10H 20/84 - Revêtements, p. ex. couches de passivation ou revêtements antireflets

Abrégé

The present invention relates to a method for manufacturing a semiconductor device using a semiconductor growth template, and to a method for manufacturing a semiconductor light-emitting device or a power semiconductor device by using a semiconductor growth template including an ultra-thin type sapphire seed layer.

Classes IPC  ?

• H10H 20/01 - Fabrication ou traitement
• C30B 25/18 - Croissance d'une couche épitaxiale caractérisée par le substrat

Abrégé

The present invention relates to a method for manufacturing a group 3 nitride semiconductor template, the method comprising: a growing step of growing a seed layer with a nitrogen polar surface as an upper surface on a growth substrate; a depositing step of depositing a protective layer on the seed layer; a bonding step of bonding the protective layer and a support substrate through a bonding layer; and a removing step of removing the growing substrate to expose a metal polar surface of the seed layer.

Classes IPC  ?

• H01L 21/02 - Fabrication ou traitement des dispositifs à semi-conducteurs ou de leurs parties constitutives
• C30B 25/18 - Croissance d'une couche épitaxiale caractérisée par le substrat
• C30B 29/40 - Composés AIII BV
• C30B 33/00 - Post-traitement des monocristaux ou des matériaux polycristallins homogènes de structure déterminée

Abrégé

The present invention relates to a method for manufacturing a microdisplay panel in which a process for aligning LED stacks and CMOS electrode pads is not required, the method comprising: a first step of preparing a support wafer and a front wafer disposed on the support wafer and including a light-emitting portion in which a group 3-5 compound semiconductor is epitaxially grown, and preparing a back wafer having a plurality of CMOS electrode pads aligned on the upper surface thereof; a second step of bonding the front wafer to the back wafer through a bonding layer so that the light-emitting portion faces the CMOS electrode pads, and then removing the support wafer; and a third step of etching the light-emitting portion and the bonding layer to separate same in preset units, whereby the plurality of LED stacks are respectively aligned on the plurality of CMOS electrode pads.

Classes IPC  ?

• H10H 20/01 - Fabrication ou traitement

Abrégé

The present invention relates to a vertically stacked LEDoS micro display panel and a manufacturing method therefor, in which an engineering monolithic epitaxy wafer is used when bonding a front wafer and a back wafer to each other, thus making a process for aligning an LED laminate with a CMOS electrode pad unnecessary, and at the same time, each LED laminate emits only light of a specific color, thus making a color filter unnecessary.

Classes IPC  ?

• H10H 29/85 - Enveloppes
• H01L 25/075 - Ensembles consistant en une pluralité de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide les dispositifs étant tous d'un type prévu dans une seule des sous-classes , , , , ou , p. ex. ensembles de diodes redresseuses les dispositifs n'ayant pas de conteneurs séparés les dispositifs étant d'un type prévu dans le groupe
• H10H 20/01 - Fabrication ou traitement
• H10H 20/813 - Corps ayant une pluralité de régions électroluminescentes, p. ex. LED à jonctions multiples ou dispositifs émetteurs de lumière ayant des régions photoluminescentes au sein des corps
• H10H 29/01 - Fabrication ou traitement
• H10H 29/80 - Détails de structure
• H10H 29/855 - Moyens de mise en forme du champ optique, p. ex. lentilles

Abrégé

Provided is a method for manufacturing an engineered growth substrate for a high-quality group III nitride semiconductor through a hot self-split process, the method comprising: a seed substrate preparation step of preparing a seed substrate on which an epitaxial layer for forming a predetermined element is to be grown; a seed substrate reforming step of irradiating a stealth laser onto the seed substrate so as to form a reforming layer inside the seed substrate; a wafer bonding step of wafer-bonding the seed substrate and a support substrate by means of a predetermined wafer bonding layer; a hot self-split step in which each of seed substrates on two sides, with the reforming layer therebetween, has a structural asymmetry or quantitative difference of thermal properties including a thermal expansion coefficient, so as to be separated, without external force, by means of thermal stress or mechanical stress formed on the reforming layer; and a flattening step of flattening two mutually facing surfaces of a seed area formed to be separated from the seed substrate with the seed substrate and the reforming layer as a boundary.

Classes IPC  ?

• H01L 21/02 - Fabrication ou traitement des dispositifs à semi-conducteurs ou de leurs parties constitutives
• H01L 21/20 - Dépôt de matériaux semi-conducteurs sur un substrat, p. ex. croissance épitaxiale
• H01L 21/18 - Fabrication ou traitement des dispositifs à semi-conducteurs ou de leurs parties constitutives les dispositifs ayant des barrières de potentiel, p. ex. une jonction PN, une région d'appauvrissement ou une région de concentration de porteurs de charges les dispositifs ayant des corps semi-conducteurs comprenant des éléments du groupe IV du tableau périodique, ou des composés AIIIBV, avec ou sans impuretés, p. ex. des matériaux de dopage
• H01L 21/768 - Fixation d'interconnexions servant à conduire le courant entre des composants distincts à l'intérieur du dispositif
• H01L 21/304 - Traitement mécanique, p. ex. meulage, polissage, coupe

Abrégé

The present invention relates to a method for manufacturing a Group III nitride power semiconductor device using epitaxial dies, by which a high-quality Group III nitride power semiconductor device can be manufacturing by cutting a substrate having epitaxially grown thereon a Group III nitride semiconductor layer so as to form a plurality of epitaxial dies, and then binding the formed plurality of epitaxial dies to a highly heat-dissipating support substrate.

Classes IPC  ?

• H01L 21/78 - Fabrication ou traitement de dispositifs consistant en une pluralité de composants à l'état solide ou de circuits intégrés formés dans ou sur un substrat commun avec une division ultérieure du substrat en plusieurs dispositifs individuels
• C30B 25/02 - Croissance d'une couche épitaxiale
• C30B 29/40 - Composés AIII BV
• C30B 33/00 - Post-traitement des monocristaux ou des matériaux polycristallins homogènes de structure déterminée
• H01L 21/02 - Fabrication ou traitement des dispositifs à semi-conducteurs ou de leurs parties constitutives

Abrégé

The present invention relates to a vertically-laminated microdisplay panel requiring no color filter, the panel comprising: a back wafer, the top surface of which has multiple CMOS electrode pads aligned thereon; multiple LED laminates, each of which includes multiple light emitting units and multiple bonding layers vertically laminated on the back wafer, and which are aligned on the multiple CMOS electrode pads, respectively; and a common electrode formed on the multiple LED laminates, wherein each of the multiple LED laminates emits only a particular color by blocking the light generated from at least one light emitting unit among the multiple light emitting units, or having a short passage formed through at least one light emitting unit among the multiple light emitting units to bypass current so as to prevent the current from being injected into the light emitting unit.

Classes IPC  ?

• H10H 29/34 - Affichages LED à matrice active caractérisés par la géométrie ou l’agencement des sous-pixels à l’intérieur d’un pixel, p. ex. la disposition relative des sous-pixels RGB
• H10H 29/01 - Fabrication ou traitement
• H10H 29/856 - Moyens réfléchissants

Abrégé

The present invention relates to a vertically-laminated microdisplay panel requiring no color filter, the panel comprising: a back wafer, the top surface of which has multiple CMOS electrode pads aligned thereon; multiple LED laminates, each of which includes multiple light emitting units and multiple bonding layers vertically laminated on the back wafer, and which are aligned on the multiple CMOS electrode pads, respectively; and a common electrode formed on the multiple LED laminates, wherein each of the multiple LED laminates emits only a particular color by having a short passage formed through at least one light emitting unit among the multiple light emitting units to bypass current so as to prevent the current from being injected into the light emitting unit.

Classes IPC  ?

• H10H 29/85 - Enveloppes
• H01L 25/075 - Ensembles consistant en une pluralité de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide les dispositifs étant tous d'un type prévu dans une seule des sous-classes , , , , ou , p. ex. ensembles de diodes redresseuses les dispositifs n'ayant pas de conteneurs séparés les dispositifs étant d'un type prévu dans le groupe
• H10H 20/01 - Fabrication ou traitement
• H10H 20/813 - Corps ayant une pluralité de régions électroluminescentes, p. ex. LED à jonctions multiples ou dispositifs émetteurs de lumière ayant des régions photoluminescentes au sein des corps
• H10H 29/01 - Fabrication ou traitement
• H10H 29/80 - Détails de structure

Abrégé

The present invention pertains to a method for manufacturing a semiconductor template, in which a high-quality, highly crystalline Group III metal polar surface is obtained by performing a substrate bonding process only once by selectively growing AlxGa1-xN materials having different polarities on a nominal on-axis c-plane sapphire substrate or Si(111) initial growth substrate without using an expensive off-angle sapphire substrate.

Classes IPC  ?

• H01L 21/02 - Fabrication ou traitement des dispositifs à semi-conducteurs ou de leurs parties constitutives
• C30B 25/18 - Croissance d'une couche épitaxiale caractérisée par le substrat
• C30B 29/40 - Composés AIII BV
• C30B 33/00 - Post-traitement des monocristaux ou des matériaux polycristallins homogènes de structure déterminée

Abrégé

Disclosed is a group III nitride-based epitaxial wafer for HEMP power semiconductors, the wafer comprising: a growth substrate; a nucleation region grown on the growth substrate; and a stress-relieving AlN region grown on the nucleation region and having Ga or In vacancies of nanoscale sizes, or microscale voids.

Classes IPC  ?

• H10D 30/47 - Transistors FET ayant des canaux à gaz de porteurs de charge de dimension nulle [0D], à une dimension [1D] ou à deux dimensions [2D] ayant des canaux à gaz de porteurs de charge à deux dimensions, p. ex. transistors FET à nanoruban ou transistors à haute mobilité électronique [HEMT]
• H10D 30/01 - Fabrication ou traitement
• H10D 62/85 - Corps semi-conducteurs, ou régions de ceux-ci, de dispositifs ayant des barrières de potentiel caractérisés par les matériaux étant des matériaux du groupe III-V, p. ex. GaAs
• H10D 62/10 - Formes, dimensions relatives ou dispositions des régions des corps semi-conducteursFormes des corps semi-conducteurs
• H01L 21/324 - Traitement thermique pour modifier les propriétés des corps semi-conducteurs, p. ex. recuit, frittage

Abrégé

The present invention relates to a method for manufacturing a Group III nitride semiconductor template and a Group III nitride semiconductor template manufactured thereby and, more specifically, to a method for manufacturing a Group III nitride semiconductor template and a Group III nitride semiconductor template manufactured thereby, wherein a seed layer is formed of a single-crystal metal oxide having a corundum crystal structure so that a high-quality Group III nitride semiconductor device active layer can be re-grown.

Classes IPC  ?

• H01L 21/02 - Fabrication ou traitement des dispositifs à semi-conducteurs ou de leurs parties constitutives
• H01L 29/20 - Corps semi-conducteurs caractérisés par les matériaux dont ils sont constitués comprenant, à part les matériaux de dopage ou autres impuretés, uniquement des composés AIIIBV

Abrégé

The present invention relates to a method for manufacturing a group III nitride power semiconductor device, and a group III nitride power semiconductor device manufactured according thereto, and, more specifically, to: a method for manufacturing a group III nitride power semiconductor device in which a GaN buffer layer in a conventional power semiconductor device structure is removed and an AlN intermediate layer having high resistance and high heat dissipation performance is provided; and a group III nitride power semiconductor device manufactured according thereto.

Classes IPC  ?

• H01L 29/66 - Types de dispositifs semi-conducteurs
• H01L 29/20 - Corps semi-conducteurs caractérisés par les matériaux dont ils sont constitués comprenant, à part les matériaux de dopage ou autres impuretés, uniquement des composés AIIIBV
• H01L 29/778 - Transistors à effet de champ avec un canal à gaz de porteurs de charge à deux dimensions, p.ex. transistors à effet de champ à haute mobilité électronique HEMT
• H01L 21/02 - Fabrication ou traitement des dispositifs à semi-conducteurs ou de leurs parties constitutives

Abrégé

The present invention relates to a method of manufacturing a chip-on-wafer for a micro LED display, the method, using a chip-on-wafer method to manufacture a lateral chip, a flip chip, and a vertical chip for a micro LED display, etching an undoped semiconductor region (uGaN) and an n-type semiconductor region (nGaN) of a semiconductor layer without damaging the chips to allow thickness of the semiconductor layer to be significantly reduced.

Classes IPC  ?

• H10H 20/00 - Dispositifs individuels émetteurs de lumière à semi-conducteurs inorganiques ayant des barrières de potentiel, p. ex. diodes électroluminescentes [LED]
• H10H 20/82 - Surfaces rugueuses, p. ex. à l’interface entre les couches épitaxiales
• H10H 20/857 - Interconnexions, p. ex. grilles de connexion, fils de connexion ou billes de soudure
• H01L 25/075 - Ensembles consistant en une pluralité de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide les dispositifs étant tous d'un type prévu dans une seule des sous-classes , , , , ou , p. ex. ensembles de diodes redresseuses les dispositifs n'ayant pas de conteneurs séparés les dispositifs étant d'un type prévu dans le groupe

Abrégé

The present invention relates to a method for manufacturing a Group 3 nitride semiconductor template using a double seed layer, in which a high-quality Group 3 nitride power semiconductor device layer is grown through a double seed layer comprising a first seed layer formed ex-situ at a low temperature and a second seed layer formed in-situ at a high temperature, so that a vertical leakage current can be minimized.

Classes IPC  ?

• H10D 30/01 - Fabrication ou traitement
• H01L 21/02 - Fabrication ou traitement des dispositifs à semi-conducteurs ou de leurs parties constitutives
• H01L 21/304 - Traitement mécanique, p. ex. meulage, polissage, coupe
• H10D 62/85 - Corps semi-conducteurs, ou régions de ceux-ci, de dispositifs ayant des barrières de potentiel caractérisés par les matériaux étant des matériaux du groupe III-V, p. ex. GaAs

Abrégé

The present invention relates to a method of producing an epitaxial wafer, the method comprising the steps of: forming a first layer on a growth substrate wafer; depositing a material layer on the first layer; and patterning the material layer to form a plurality of protrusions spaced apart from each other at predetermined intervals. According to the present invention, crystalline defects are hardly generated in regions having protrusions, and crystalline defects such as threading dislocations and the like are only generated on surfaces between the protrusions in conjunction with the growth of materials such as GaN, AlGaN, AlN, etc. Therefore, the crystallinity of epitaxial growth on a GaN-on-Si epitaxial wafer can be greatly improved. Accordingly, the performance and reliability of a HEMT power device and an LED optical device can be improved.

Classes IPC  ?

• H01L 21/02 - Fabrication ou traitement des dispositifs à semi-conducteurs ou de leurs parties constitutives
• H01L 29/66 - Types de dispositifs semi-conducteurs
• H01L 29/20 - Corps semi-conducteurs caractérisés par les matériaux dont ils sont constitués comprenant, à part les matériaux de dopage ou autres impuretés, uniquement des composés AIIIBV

Abrégé

The present invention relates to a method for manufacturing a group III nitride semiconductor template with an improvement in the quality of a bonding layer and, more specifically, to a method for manufacturing a group III nitride semiconductor template including a high-quality group III nitride semiconductor seed layer, wherein the quality of the bonding layer can be significantly improved by performing heat treatment on the bonding layer in two steps, according to the temperature.

Classes IPC  ?

• H01L 21/02 - Fabrication ou traitement des dispositifs à semi-conducteurs ou de leurs parties constitutives
• H01L 21/324 - Traitement thermique pour modifier les propriétés des corps semi-conducteurs, p. ex. recuit, frittage

Abrégé

The present invention relates to a chip-on-wafer manufacturing method for a micro LED display, which can manufacture a high-quality high-brightness micro LED display chip of 3 ㎛ or less by forming an undoped semiconductor region to a desired thickness without damaging the chip, in manufacturing a lateral chip, a flip chip, and a vertical chip for a micro LED display by using a chip-on-wafer method.

Classes IPC  ?

• H01L 33/00 - DISPOSITIFS À SEMI-CONDUCTEURS NON COUVERTS PAR LA CLASSE - Détails
• H01L 33/02 - DISPOSITIFS À SEMI-CONDUCTEURS NON COUVERTS PAR LA CLASSE - Détails caractérisés par les corps semi-conducteurs
• H01L 33/10 - DISPOSITIFS À SEMI-CONDUCTEURS NON COUVERTS PAR LA CLASSE - Détails caractérisés par les corps semi-conducteurs ayant une structure réfléchissante, p.ex. réflecteur de Bragg en semi-conducteur
• H01L 33/62 - Dispositions pour conduire le courant électrique vers le corps semi-conducteur ou depuis celui-ci, p.ex. grille de connexion, fil de connexion ou billes de soudure
• H01L 25/075 - Ensembles consistant en une pluralité de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide les dispositifs étant tous d'un type prévu dans une seule des sous-classes , , , , ou , p. ex. ensembles de diodes redresseuses les dispositifs n'ayant pas de conteneurs séparés les dispositifs étant d'un type prévu dans le groupe

Abrégé

The present invention relates to, in manufacturing, by using a chip on wafer method, a lateral chip, a flip chip, and a vertical chip for a micro LED display, a method for manufacturing chips on wafer for a micro LED display, in which, by molding an undoped semiconductor area to a desired thickness without chip damage, high-quality chips of 3 μm or less for high-luminance micro LED displays may be manufactured.

Classes IPC  ?

• H01L 33/00 - DISPOSITIFS À SEMI-CONDUCTEURS NON COUVERTS PAR LA CLASSE - Détails
• H01L 33/38 - DISPOSITIFS À SEMI-CONDUCTEURS NON COUVERTS PAR LA CLASSE - Détails caractérisés par les électrodes ayant une forme particulière
• H01L 33/10 - DISPOSITIFS À SEMI-CONDUCTEURS NON COUVERTS PAR LA CLASSE - Détails caractérisés par les corps semi-conducteurs ayant une structure réfléchissante, p.ex. réflecteur de Bragg en semi-conducteur
• H01L 25/075 - Ensembles consistant en une pluralité de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide les dispositifs étant tous d'un type prévu dans une seule des sous-classes , , , , ou , p. ex. ensembles de diodes redresseuses les dispositifs n'ayant pas de conteneurs séparés les dispositifs étant d'un type prévu dans le groupe
• H01L 27/15 - Dispositifs consistant en une pluralité de composants semi-conducteurs ou d'autres composants à l'état solide formés dans ou sur un substrat commun comprenant des composants semi-conducteurs avec au moins une barrière de potentiel ou une barrière de surface, spécialement adaptés pour l'émission de lumière

Abrégé

The present invention relates to a method for manufacturing a chip-on-wafer for a micro LED display, whereby a lateral chip, a flip chip, and a vertical chip for a high-quality, high-brightness micro LED display having a thickness of at most 3 ㎛ can be manufactured by molding an undoped semiconductor region to a desired thickness without damaging the chips when manufacturing the chips for a micro LED display using a chip-on-wafer method.

Classes IPC  ?

• H01L 33/00 - DISPOSITIFS À SEMI-CONDUCTEURS NON COUVERTS PAR LA CLASSE - Détails
• H01L 33/06 - DISPOSITIFS À SEMI-CONDUCTEURS NON COUVERTS PAR LA CLASSE - Détails caractérisés par les corps semi-conducteurs ayant une structure à effet quantique ou un superréseau, p.ex. jonction tunnel au sein de la région électroluminescente, p.ex. structure de confinement quantique ou barrière tunnel
• H01L 33/02 - DISPOSITIFS À SEMI-CONDUCTEURS NON COUVERTS PAR LA CLASSE - Détails caractérisés par les corps semi-conducteurs
• H01L 33/10 - DISPOSITIFS À SEMI-CONDUCTEURS NON COUVERTS PAR LA CLASSE - Détails caractérisés par les corps semi-conducteurs ayant une structure réfléchissante, p.ex. réflecteur de Bragg en semi-conducteur
• H01L 25/075 - Ensembles consistant en une pluralité de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide les dispositifs étant tous d'un type prévu dans une seule des sous-classes , , , , ou , p. ex. ensembles de diodes redresseuses les dispositifs n'ayant pas de conteneurs séparés les dispositifs étant d'un type prévu dans le groupe
• H01L 27/15 - Dispositifs consistant en une pluralité de composants semi-conducteurs ou d'autres composants à l'état solide formés dans ou sur un substrat commun comprenant des composants semi-conducteurs avec au moins une barrière de potentiel ou une barrière de surface, spécialement adaptés pour l'émission de lumière

Abrégé

The present invention relates to a vertically-laminated microdisplay panel requiring no color filter, the panel comprising: a back wafer, the top surface of which has multiple CMOS electrode pads aligned thereon; multiple LED laminates, each of which includes multiple light emitting units and multiple bonding layers vertically laminated on the back wafer, and which are aligned on the multiple CMOS electrode pads, respectively; and a common electrode formed on the multiple LED laminates, wherein each of the multiple LED laminates emits only a particular color by blocking the light generated from at least one light emitting unit among the multiple light emitting units, or having a short passage formed through at least one light emitting unit among the multiple light emitting units to bypass current so as to prevent the current from being injected into the light emitting unit.

Classes IPC  ?

• H01L 27/15 - Dispositifs consistant en une pluralité de composants semi-conducteurs ou d'autres composants à l'état solide formés dans ou sur un substrat commun comprenant des composants semi-conducteurs avec au moins une barrière de potentiel ou une barrière de surface, spécialement adaptés pour l'émission de lumière
• H01L 33/00 - DISPOSITIFS À SEMI-CONDUCTEURS NON COUVERTS PAR LA CLASSE - Détails
• H01L 33/14 - DISPOSITIFS À SEMI-CONDUCTEURS NON COUVERTS PAR LA CLASSE - Détails caractérisés par les corps semi-conducteurs ayant une structure contrôlant le transport des charges, p.ex. couche semi-conductrice fortement dopée ou structure bloquant le courant
• H01L 33/62 - Dispositions pour conduire le courant électrique vers le corps semi-conducteur ou depuis celui-ci, p.ex. grille de connexion, fil de connexion ou billes de soudure
• H01L 33/38 - DISPOSITIFS À SEMI-CONDUCTEURS NON COUVERTS PAR LA CLASSE - Détails caractérisés par les électrodes ayant une forme particulière
• H01L 33/10 - DISPOSITIFS À SEMI-CONDUCTEURS NON COUVERTS PAR LA CLASSE - Détails caractérisés par les corps semi-conducteurs ayant une structure réfléchissante, p.ex. réflecteur de Bragg en semi-conducteur
• H01L 33/42 - Matériaux transparents
• H01L 33/52 - Encapsulations
• H01L 33/08 - DISPOSITIFS À SEMI-CONDUCTEURS NON COUVERTS PAR LA CLASSE - Détails caractérisés par les corps semi-conducteurs ayant une pluralité de régions électroluminescentes, p.ex. couche électroluminescente discontinue latéralement ou région photoluminescente intégrée au sein du corps semi-conducteur

Abrégé

x1-x1-xN materials having different polarities on a nominal on-axis c-plane sapphire substrate or Si(111) initial growth substrate without using an expensive off-angle sapphire substrate.

Classes IPC  ?

• H01L 21/02 - Fabrication ou traitement des dispositifs à semi-conducteurs ou de leurs parties constitutives

Abrégé

The present invention relates to a vertically stacked LEDoS micro display panel and a manufacturing method therefor, in which an engineering monolithic epitaxy wafer is used when bonding a front wafer and a back wafer to each other, thus making a process for aligning an LED laminate with a CMOS electrode pad unnecessary, and at the same time, each LED laminate emits only light of a specific color, thus making a color filter unnecessary.

Classes IPC  ?

• H01L 25/075 - Ensembles consistant en une pluralité de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide les dispositifs étant tous d'un type prévu dans une seule des sous-classes , , , , ou , p. ex. ensembles de diodes redresseuses les dispositifs n'ayant pas de conteneurs séparés les dispositifs étant d'un type prévu dans le groupe
• H01L 27/12 - Dispositifs consistant en une pluralité de composants semi-conducteurs ou d'autres composants à l'état solide formés dans ou sur un substrat commun comprenant des éléments de circuit passif intégrés avec au moins une barrière de potentiel ou une barrière de surface le substrat étant autre qu'un corps semi-conducteur, p.ex. un corps isolant
• H01L 33/10 - DISPOSITIFS À SEMI-CONDUCTEURS NON COUVERTS PAR LA CLASSE - Détails caractérisés par les corps semi-conducteurs ayant une structure réfléchissante, p.ex. réflecteur de Bragg en semi-conducteur
• H01L 33/14 - DISPOSITIFS À SEMI-CONDUCTEURS NON COUVERTS PAR LA CLASSE - Détails caractérisés par les corps semi-conducteurs ayant une structure contrôlant le transport des charges, p.ex. couche semi-conductrice fortement dopée ou structure bloquant le courant
• H01L 33/62 - Dispositions pour conduire le courant électrique vers le corps semi-conducteur ou depuis celui-ci, p.ex. grille de connexion, fil de connexion ou billes de soudure
• H01L 33/42 - Matériaux transparents
• H01L 33/00 - DISPOSITIFS À SEMI-CONDUCTEURS NON COUVERTS PAR LA CLASSE - Détails
• H01L 33/38 - DISPOSITIFS À SEMI-CONDUCTEURS NON COUVERTS PAR LA CLASSE - Détails caractérisés par les électrodes ayant une forme particulière
• H01L 33/52 - Encapsulations

Abrégé

The present invention relates to a vertically-laminated microdisplay panel requiring no color filter, the panel comprising: a back wafer, the top surface of which has multiple CMOS electrode pads aligned thereon; multiple LED laminates, each of which includes multiple light emitting units and multiple bonding layers vertically laminated on the back wafer, and which are aligned on the multiple CMOS electrode pads, respectively; and a common electrode formed on the multiple LED laminates, wherein each of the multiple LED laminates emits only a particular color by having a short passage formed through at least one light emitting unit among the multiple light emitting units to bypass current so as to prevent the current from being injected into the light emitting unit.

Classes IPC  ?

• H01L 27/15 - Dispositifs consistant en une pluralité de composants semi-conducteurs ou d'autres composants à l'état solide formés dans ou sur un substrat commun comprenant des composants semi-conducteurs avec au moins une barrière de potentiel ou une barrière de surface, spécialement adaptés pour l'émission de lumière
• H01L 33/08 - DISPOSITIFS À SEMI-CONDUCTEURS NON COUVERTS PAR LA CLASSE - Détails caractérisés par les corps semi-conducteurs ayant une pluralité de régions électroluminescentes, p.ex. couche électroluminescente discontinue latéralement ou région photoluminescente intégrée au sein du corps semi-conducteur
• H01L 33/14 - DISPOSITIFS À SEMI-CONDUCTEURS NON COUVERTS PAR LA CLASSE - Détails caractérisés par les corps semi-conducteurs ayant une structure contrôlant le transport des charges, p.ex. couche semi-conductrice fortement dopée ou structure bloquant le courant
• H01L 33/62 - Dispositions pour conduire le courant électrique vers le corps semi-conducteur ou depuis celui-ci, p.ex. grille de connexion, fil de connexion ou billes de soudure
• H01L 33/42 - Matériaux transparents
• H01L 33/00 - DISPOSITIFS À SEMI-CONDUCTEURS NON COUVERTS PAR LA CLASSE - Détails
• H01L 33/58 - DISPOSITIFS À SEMI-CONDUCTEURS NON COUVERTS PAR LA CLASSE - Détails caractérisés par les éléments du boîtier des corps semi-conducteurs Éléments de mise en forme du champ optique
• H01L 33/44 - DISPOSITIFS À SEMI-CONDUCTEURS NON COUVERTS PAR LA CLASSE - Détails caractérisés par les revêtements, p.ex. couche de passivation ou revêtement antireflet

Abrégé

The present disclosure relates to a method of manufacturing an aluminum nitride, the method comprising the steps of: preparing a growth substrate; growing an Al1−v−wGavInwN (0≤v<1, 0≤w<1, v+w<1) layer on the growth substrate; conducting etching so that the Al1−v−wGavInwN (0≤v<1, 0≤w<1, v+w<1) layer becomes a porous Al1−v−wGavInwN (0≤v<1, 0≤w<1, v+w<1) layer with a plurality of voids through decomposition and vaporization of gallium (Ga) and indium (In) therein; forming a plurality of voids in the growth substrate by using the porous Al1−v−wGavInwN (0≤v<1, 0≤w<1, v+w<1) layer as an etching mask; and growing an AlN layer on the porous Al1−v−wGavInwN (0≤v<1, 0≤w<1, v+w<1) layer.

Classes IPC  ?

• H01L 33/00 - DISPOSITIFS À SEMI-CONDUCTEURS NON COUVERTS PAR LA CLASSE - Détails
• H01L 33/12 - DISPOSITIFS À SEMI-CONDUCTEURS NON COUVERTS PAR LA CLASSE - Détails caractérisés par les corps semi-conducteurs ayant une structure de relaxation des contraintes, p.ex. couche tampon

Abrégé

The present invention relates to a method for manufacturing a Group 3 nitride semiconductor template using a double seed layer, in which a high-quality Group 3 nitride power semiconductor device layer is grown through a double seed layer comprising a first seed layer formed ex-situ at a low temperature and a second seed layer formed in-situ at a high temperature, so that a vertical leakage current can be minimized.

Classes IPC  ?

• H01L 29/66 - Types de dispositifs semi-conducteurs
• H01L 21/02 - Fabrication ou traitement des dispositifs à semi-conducteurs ou de leurs parties constitutives

Abrégé

The present disclosure relates to a method for manufacturing a non-emitting III-nitride semiconductor stacked structure, the method comprising the steps of: preparing a growth substrate containing silicon (Si); forming a plurality of protrusions on the growth substrate; growing a first buffer layer to cover the plurality of protrusions on the growth substrate; forming a plurality of growth prevention films on the first buffer layer, growing a second buffer layer from the first buffer layer exposed through the growth prevention films; and forming a non-emitting III-nitride semiconductor stacked structure on the second buffer layer.

Classes IPC  ?

• H01L 33/00 - DISPOSITIFS À SEMI-CONDUCTEURS NON COUVERTS PAR LA CLASSE - Détails
• H01L 21/02 - Fabrication ou traitement des dispositifs à semi-conducteurs ou de leurs parties constitutives
• H01L 25/075 - Ensembles consistant en une pluralité de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide les dispositifs étant tous d'un type prévu dans une seule des sous-classes , , , , ou , p. ex. ensembles de diodes redresseuses les dispositifs n'ayant pas de conteneurs séparés les dispositifs étant d'un type prévu dans le groupe
• H01L 29/20 - Corps semi-conducteurs caractérisés par les matériaux dont ils sont constitués comprenant, à part les matériaux de dopage ou autres impuretés, uniquement des composés AIIIBV
• H01L 29/66 - Types de dispositifs semi-conducteurs

Abrégé

The present invention relates to a method for manufacturing a microdisplay panel in which a process for aligning LED stacks and CMOS electrode pads is not required, the method comprising: a first step of preparing a support wafer and a front wafer disposed on the support wafer and including a light-emitting portion in which a group 3-5 compound semiconductor is epitaxially grown, and preparing a back wafer having a plurality of CMOS electrode pads aligned on the upper surface thereof; a second step of bonding the front wafer to the back wafer through a bonding layer so that the light-emitting portion faces the CMOS electrode pads, and then removing the support wafer; and a third step of etching the light-emitting portion and the bonding layer to separate same in preset units, whereby the plurality of LED stacks are respectively aligned on the plurality of CMOS electrode pads.

Classes IPC  ?

• H01L 27/15 - Dispositifs consistant en une pluralité de composants semi-conducteurs ou d'autres composants à l'état solide formés dans ou sur un substrat commun comprenant des composants semi-conducteurs avec au moins une barrière de potentiel ou une barrière de surface, spécialement adaptés pour l'émission de lumière
• H01L 33/00 - DISPOSITIFS À SEMI-CONDUCTEURS NON COUVERTS PAR LA CLASSE - Détails
• H01L 33/22 - Surfaces irrégulières ou rugueuses, p.ex. à l'interface entre les couches épitaxiales
• H01L 33/62 - Dispositions pour conduire le courant électrique vers le corps semi-conducteur ou depuis celui-ci, p.ex. grille de connexion, fil de connexion ou billes de soudure
• H01L 33/42 - Matériaux transparents
• H01B 1/22 - Matériau conducteur dispersé dans un matériau organique non conducteur le matériau conducteur comportant des métaux ou des alliages
• H01L 27/12 - Dispositifs consistant en une pluralité de composants semi-conducteurs ou d'autres composants à l'état solide formés dans ou sur un substrat commun comprenant des éléments de circuit passif intégrés avec au moins une barrière de potentiel ou une barrière de surface le substrat étant autre qu'un corps semi-conducteur, p.ex. un corps isolant
• H01L 33/60 - DISPOSITIFS À SEMI-CONDUCTEURS NON COUVERTS PAR LA CLASSE - Détails caractérisés par les éléments du boîtier des corps semi-conducteurs Éléments de mise en forme du champ optique Éléments réfléchissants

Abrégé

The present invention relates to a method for manufacturing an ultraviolet light-emitting device and, more specifically, to a method for manufacturing an ultraviolet light-emitting device that is capable of high current application, can emit high-power deep ultraviolet rays, and has a thin film-type chip structure with significantly improved heat dissipation ability.

Classes IPC  ?

• H01L 33/00 - DISPOSITIFS À SEMI-CONDUCTEURS NON COUVERTS PAR LA CLASSE - Détails
• H01L 33/32 - Matériaux de la région électroluminescente contenant uniquement des éléments du groupe III et du groupe V de la classification périodique contenant de l'azote
• H01L 33/06 - DISPOSITIFS À SEMI-CONDUCTEURS NON COUVERTS PAR LA CLASSE - Détails caractérisés par les corps semi-conducteurs ayant une structure à effet quantique ou un superréseau, p.ex. jonction tunnel au sein de la région électroluminescente, p.ex. structure de confinement quantique ou barrière tunnel
• H01L 33/22 - Surfaces irrégulières ou rugueuses, p.ex. à l'interface entre les couches épitaxiales

Abrégé

The present invention relates to a method for manufacturing a Group III nitride power semiconductor device using epitaxial dies, by which a high-quality Group III nitride power semiconductor device can be manufacturing by cutting a substrate having epitaxially grown thereon a Group III nitride semiconductor layer so as to form a plurality of epitaxial dies, and then binding the formed plurality of epitaxial dies to a highly heat-dissipating support substrate.

Classes IPC  ?

• H01L 29/66 - Types de dispositifs semi-conducteurs
• H01L 29/20 - Corps semi-conducteurs caractérisés par les matériaux dont ils sont constitués comprenant, à part les matériaux de dopage ou autres impuretés, uniquement des composés AIIIBV
• H01L 21/02 - Fabrication ou traitement des dispositifs à semi-conducteurs ou de leurs parties constitutives

Abrégé

The present invention relates to a method for manufacturing an ultra-thin type semiconductor die in which a sapphire substrate of a semiconductor die is molded in an ultra-thin type by bonding, to a second substrate, a semiconductor layer formed on the top surface of a first substrate, and then molding the first substrate in an ultra-thin type, thereby manufacturing a smaller semiconductor light emitting device or power semiconductor device.

Classes IPC  ?

• H01L 25/075 - Ensembles consistant en une pluralité de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide les dispositifs étant tous d'un type prévu dans une seule des sous-classes , , , , ou , p. ex. ensembles de diodes redresseuses les dispositifs n'ayant pas de conteneurs séparés les dispositifs étant d'un type prévu dans le groupe
• H01L 33/00 - DISPOSITIFS À SEMI-CONDUCTEURS NON COUVERTS PAR LA CLASSE - Détails
• H01L 27/15 - Dispositifs consistant en une pluralité de composants semi-conducteurs ou d'autres composants à l'état solide formés dans ou sur un substrat commun comprenant des composants semi-conducteurs avec au moins une barrière de potentiel ou une barrière de surface, spécialement adaptés pour l'émission de lumière
• H01L 33/40 - Matériaux
• H01L 33/42 - Matériaux transparents
• H01L 33/44 - DISPOSITIFS À SEMI-CONDUCTEURS NON COUVERTS PAR LA CLASSE - Détails caractérisés par les revêtements, p.ex. couche de passivation ou revêtement antireflet
• H01L 21/86 - Fabrication ou traitement de dispositifs consistant en une pluralité de composants à l'état solide ou de circuits intégrés formés dans ou sur un substrat commun avec une division ultérieure du substrat en plusieurs dispositifs individuels pour produire des dispositifs, p.ex. des circuits intégrés, consistant chacun en une pluralité de composants le substrat étant autre chose qu'un corps semi-conducteur, p.ex. étant un corps isolant le corps isolant étant du saphir, p.ex. silicium sur une structure en saphir, c. à d. S.O.S.
• H01L 33/38 - DISPOSITIFS À SEMI-CONDUCTEURS NON COUVERTS PAR LA CLASSE - Détails caractérisés par les électrodes ayant une forme particulière

Abrégé

The present invention relates to an epitaxial die and a chip die for a semiconductor light-emitting device, and a manufacturing method thereof, wherein only one of two electrodes is exposed to the outside, and a process of forming a positive ohmic contact electrode (p-ohmic contact electrode) or a negative ohmic contact electrode (n-ohmic contact electrode) is completed in an epitaxial die manufacturing step so as to achieve dramatic thickness reduction and easy reduction of the chip die size, thereby improving the light output.

Classes IPC  ?

• H01L 25/075 - Ensembles consistant en une pluralité de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide les dispositifs étant tous d'un type prévu dans une seule des sous-classes , , , , ou , p. ex. ensembles de diodes redresseuses les dispositifs n'ayant pas de conteneurs séparés les dispositifs étant d'un type prévu dans le groupe
• H01L 27/15 - Dispositifs consistant en une pluralité de composants semi-conducteurs ou d'autres composants à l'état solide formés dans ou sur un substrat commun comprenant des composants semi-conducteurs avec au moins une barrière de potentiel ou une barrière de surface, spécialement adaptés pour l'émission de lumière
• H01L 33/38 - DISPOSITIFS À SEMI-CONDUCTEURS NON COUVERTS PAR LA CLASSE - Détails caractérisés par les électrodes ayant une forme particulière
• H01L 33/00 - DISPOSITIFS À SEMI-CONDUCTEURS NON COUVERTS PAR LA CLASSE - Détails
• H01L 33/32 - Matériaux de la région électroluminescente contenant uniquement des éléments du groupe III et du groupe V de la classification périodique contenant de l'azote
• H01L 33/62 - Dispositions pour conduire le courant électrique vers le corps semi-conducteur ou depuis celui-ci, p.ex. grille de connexion, fil de connexion ou billes de soudure
• H01L 33/20 - DISPOSITIFS À SEMI-CONDUCTEURS NON COUVERTS PAR LA CLASSE - Détails caractérisés par les corps semi-conducteurs ayant une forme particulière, p.ex. substrat incurvé ou tronqué

Abrégé

The present invention relates to a method for manufacturing a group 3 nitride semiconductor template, the method comprising: a growing step of growing a seed layer with a nitrogen polar surface as an upper surface on a growth substrate; a depositing step of depositing a protective layer on the seed layer; a bonding step of bonding the protective layer and a support substrate through a bonding layer; and a removing step of removing the growing substrate to expose a metal polar surface of the seed layer.

Classes IPC  ?

• H01L 21/02 - Fabrication ou traitement des dispositifs à semi-conducteurs ou de leurs parties constitutives
• H01L 33/00 - DISPOSITIFS À SEMI-CONDUCTEURS NON COUVERTS PAR LA CLASSE - Détails
• H01L 33/12 - DISPOSITIFS À SEMI-CONDUCTEURS NON COUVERTS PAR LA CLASSE - Détails caractérisés par les corps semi-conducteurs ayant une structure de relaxation des contraintes, p.ex. couche tampon
• H01L 29/66 - Types de dispositifs semi-conducteurs
• H01L 29/20 - Corps semi-conducteurs caractérisés par les matériaux dont ils sont constitués comprenant, à part les matériaux de dopage ou autres impuretés, uniquement des composés AIIIBV

Abrégé

The present invention relates to a method for manufacturing a semiconductor device using a semiconductor growth template, and to a method for manufacturing a semiconductor light-emitting device or a power semiconductor device by using a semiconductor growth template including an ultra-thin type sapphire seed layer.

Classes IPC  ?

• H01L 29/66 - Types de dispositifs semi-conducteurs
• H01L 29/20 - Corps semi-conducteurs caractérisés par les matériaux dont ils sont constitués comprenant, à part les matériaux de dopage ou autres impuretés, uniquement des composés AIIIBV
• H01L 21/02 - Fabrication ou traitement des dispositifs à semi-conducteurs ou de leurs parties constitutives
• H01L 33/00 - DISPOSITIFS À SEMI-CONDUCTEURS NON COUVERTS PAR LA CLASSE - Détails
• H01L 33/22 - Surfaces irrégulières ou rugueuses, p.ex. à l'interface entre les couches épitaxiales

Abrégé

The present invention relates to an epitaxial die for a semiconductor light-emitting device emitting blue light or green light, a semiconductor light-emitting device including same, and manufacturing methods thereof, wherein in the epitaxial die only one of two electrodes is exposed to the outside, and a process of forming an ohmic contact electrode can be completed in an epitaxial die manufacturing step.

Classes IPC  ?

• H01L 33/38 - DISPOSITIFS À SEMI-CONDUCTEURS NON COUVERTS PAR LA CLASSE - Détails caractérisés par les électrodes ayant une forme particulière
• H01L 33/20 - DISPOSITIFS À SEMI-CONDUCTEURS NON COUVERTS PAR LA CLASSE - Détails caractérisés par les corps semi-conducteurs ayant une forme particulière, p.ex. substrat incurvé ou tronqué
• H01L 33/32 - Matériaux de la région électroluminescente contenant uniquement des éléments du groupe III et du groupe V de la classification périodique contenant de l'azote
• H01L 33/44 - DISPOSITIFS À SEMI-CONDUCTEURS NON COUVERTS PAR LA CLASSE - Détails caractérisés par les revêtements, p.ex. couche de passivation ou revêtement antireflet
• H01L 33/62 - Dispositions pour conduire le courant électrique vers le corps semi-conducteur ou depuis celui-ci, p.ex. grille de connexion, fil de connexion ou billes de soudure
• H01L 33/54 - Encapsulations ayant une forme particulière
• H01L 33/48 - DISPOSITIFS À SEMI-CONDUCTEURS NON COUVERTS PAR LA CLASSE - Détails caractérisés par les éléments du boîtier des corps semi-conducteurs
• H01L 25/075 - Ensembles consistant en une pluralité de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide les dispositifs étant tous d'un type prévu dans une seule des sous-classes , , , , ou , p. ex. ensembles de diodes redresseuses les dispositifs n'ayant pas de conteneurs séparés les dispositifs étant d'un type prévu dans le groupe
• H01L 27/15 - Dispositifs consistant en une pluralité de composants semi-conducteurs ou d'autres composants à l'état solide formés dans ou sur un substrat commun comprenant des composants semi-conducteurs avec au moins une barrière de potentiel ou une barrière de surface, spécialement adaptés pour l'émission de lumière
• H01L 33/00 - DISPOSITIFS À SEMI-CONDUCTEURS NON COUVERTS PAR LA CLASSE - Détails

Abrégé

The present invention relates to an epitaxial die for a semiconductor light-emitting device emitting red light, a semiconductor light-emitting device including same, and manufacturing methods thereof, wherein in the epitaxial die only one of two electrodes is exposed to the outside, and a process of forming an ohmic contact electrode can be completed in an epitaxial die manufacturing step.

Classes IPC  ?

• H01L 33/36 - DISPOSITIFS À SEMI-CONDUCTEURS NON COUVERTS PAR LA CLASSE - Détails caractérisés par les électrodes
• H01L 33/62 - Dispositions pour conduire le courant électrique vers le corps semi-conducteur ou depuis celui-ci, p.ex. grille de connexion, fil de connexion ou billes de soudure
• H01L 33/44 - DISPOSITIFS À SEMI-CONDUCTEURS NON COUVERTS PAR LA CLASSE - Détails caractérisés par les revêtements, p.ex. couche de passivation ou revêtement antireflet
• H01L 33/24 - DISPOSITIFS À SEMI-CONDUCTEURS NON COUVERTS PAR LA CLASSE - Détails caractérisés par les corps semi-conducteurs ayant une forme particulière, p.ex. substrat incurvé ou tronqué de la région électroluminescente, p.ex. jonction du type non planaire
• H01L 33/30 - Matériaux de la région électroluminescente contenant uniquement des éléments du groupe III et du groupe V de la classification périodique
• H01L 27/15 - Dispositifs consistant en une pluralité de composants semi-conducteurs ou d'autres composants à l'état solide formés dans ou sur un substrat commun comprenant des composants semi-conducteurs avec au moins une barrière de potentiel ou une barrière de surface, spécialement adaptés pour l'émission de lumière
• H01L 27/12 - Dispositifs consistant en une pluralité de composants semi-conducteurs ou d'autres composants à l'état solide formés dans ou sur un substrat commun comprenant des éléments de circuit passif intégrés avec au moins une barrière de potentiel ou une barrière de surface le substrat étant autre qu'un corps semi-conducteur, p.ex. un corps isolant
• H01L 33/52 - Encapsulations
• H01L 33/00 - DISPOSITIFS À SEMI-CONDUCTEURS NON COUVERTS PAR LA CLASSE - Détails

Abrégé

The present invention relates to: an epitaxial die having a structure enabling easy detection of electrical defects in an epitaxial die before an upper wiring process and easy replacement of a defective epitaxial die; a semiconductor light-emitting device using same; and manufacturing methods thereof.

Classes IPC  ?

• H01L 33/38 - DISPOSITIFS À SEMI-CONDUCTEURS NON COUVERTS PAR LA CLASSE - Détails caractérisés par les électrodes ayant une forme particulière
• H01L 33/62 - Dispositions pour conduire le courant électrique vers le corps semi-conducteur ou depuis celui-ci, p.ex. grille de connexion, fil de connexion ou billes de soudure
• H01L 33/44 - DISPOSITIFS À SEMI-CONDUCTEURS NON COUVERTS PAR LA CLASSE - Détails caractérisés par les revêtements, p.ex. couche de passivation ou revêtement antireflet
• H01L 33/20 - DISPOSITIFS À SEMI-CONDUCTEURS NON COUVERTS PAR LA CLASSE - Détails caractérisés par les corps semi-conducteurs ayant une forme particulière, p.ex. substrat incurvé ou tronqué
• H01L 33/00 - DISPOSITIFS À SEMI-CONDUCTEURS NON COUVERTS PAR LA CLASSE - Détails
• H01L 21/66 - Test ou mesure durant la fabrication ou le traitement
• H01L 33/52 - Encapsulations
• H01L 33/48 - DISPOSITIFS À SEMI-CONDUCTEURS NON COUVERTS PAR LA CLASSE - Détails caractérisés par les éléments du boîtier des corps semi-conducteurs
• H01L 25/075 - Ensembles consistant en une pluralité de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide les dispositifs étant tous d'un type prévu dans une seule des sous-classes , , , , ou , p. ex. ensembles de diodes redresseuses les dispositifs n'ayant pas de conteneurs séparés les dispositifs étant d'un type prévu dans le groupe

Abrégé

The present invention relates to a method for manufacturing a semiconductor light-emitting device having color conversion technology applied thereto, wherein color conversion technology has been applied to one epitaxial die in which only one of two electrodes is exposed to the outside and which emits blue or ultraviolet rays, enabling the manufacture of a semiconductor light-emitting device emitting each of blue, green, and red light.

Classes IPC  ?

• H01L 25/075 - Ensembles consistant en une pluralité de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide les dispositifs étant tous d'un type prévu dans une seule des sous-classes , , , , ou , p. ex. ensembles de diodes redresseuses les dispositifs n'ayant pas de conteneurs séparés les dispositifs étant d'un type prévu dans le groupe
• H01L 27/15 - Dispositifs consistant en une pluralité de composants semi-conducteurs ou d'autres composants à l'état solide formés dans ou sur un substrat commun comprenant des composants semi-conducteurs avec au moins une barrière de potentiel ou une barrière de surface, spécialement adaptés pour l'émission de lumière
• H01L 33/00 - DISPOSITIFS À SEMI-CONDUCTEURS NON COUVERTS PAR LA CLASSE - Détails
• H01L 33/38 - DISPOSITIFS À SEMI-CONDUCTEURS NON COUVERTS PAR LA CLASSE - Détails caractérisés par les électrodes ayant une forme particulière
• H01L 33/62 - Dispositions pour conduire le courant électrique vers le corps semi-conducteur ou depuis celui-ci, p.ex. grille de connexion, fil de connexion ou billes de soudure
• H01L 33/50 - DISPOSITIFS À SEMI-CONDUCTEURS NON COUVERTS PAR LA CLASSE - Détails caractérisés par les éléments du boîtier des corps semi-conducteurs Éléments de conversion de la longueur d'onde
• H01L 27/12 - Dispositifs consistant en une pluralité de composants semi-conducteurs ou d'autres composants à l'état solide formés dans ou sur un substrat commun comprenant des éléments de circuit passif intégrés avec au moins une barrière de potentiel ou une barrière de surface le substrat étant autre qu'un corps semi-conducteur, p.ex. un corps isolant
• H01L 33/48 - DISPOSITIFS À SEMI-CONDUCTEURS NON COUVERTS PAR LA CLASSE - Détails caractérisés par les éléments du boîtier des corps semi-conducteurs

Abrégé

The present invention relates to: a method for manufacturing a group III nitride semiconductor template, by which a high-quality group III nitride semiconductor layer can be formed on the top of a high heat dissipation support substrate having a lattice constant and thermal expansion coefficient equal or similar to those of the group III nitride semiconductor layer, by using a laser lift off (LLO) technique; and a semiconductor template manufactured thereby.

Classes IPC  ?

• H01L 21/02 - Fabrication ou traitement des dispositifs à semi-conducteurs ou de leurs parties constitutives

Abrégé

The present invention relates to a method for manufacturing a group 3 nitride semiconductor template and a semiconductor template manufactured thereby, wherein a laser lift-off technique and a chemical lift-off technique are used so that a high-quality group 3 nitride semiconductor layer can be formed on the top of a high heat dissipation support substrate having the same or a similar lattice constant and thermal expansion coefficient.

Classes IPC  ?

• H01L 29/66 - Types de dispositifs semi-conducteurs
• H01L 21/02 - Fabrication ou traitement des dispositifs à semi-conducteurs ou de leurs parties constitutives
• H01L 29/20 - Corps semi-conducteurs caractérisés par les matériaux dont ils sont constitués comprenant, à part les matériaux de dopage ou autres impuretés, uniquement des composés AIIIBV
• H01L 29/778 - Transistors à effet de champ avec un canal à gaz de porteurs de charge à deux dimensions, p.ex. transistors à effet de champ à haute mobilité électronique HEMT
• H01L 33/00 - DISPOSITIFS À SEMI-CONDUCTEURS NON COUVERTS PAR LA CLASSE - Détails
• H01L 33/06 - DISPOSITIFS À SEMI-CONDUCTEURS NON COUVERTS PAR LA CLASSE - Détails caractérisés par les corps semi-conducteurs ayant une structure à effet quantique ou un superréseau, p.ex. jonction tunnel au sein de la région électroluminescente, p.ex. structure de confinement quantique ou barrière tunnel
• H01L 33/32 - Matériaux de la région électroluminescente contenant uniquement des éléments du groupe III et du groupe V de la classification périodique contenant de l'azote

Abrégé

The present disclosure relates to a method for manufacturing a semiconductor light emitting device through non-wire bonding, the method comprising the steps of: preparing a semiconductor light emitting die and a support substrate; attaching the semiconductor light emitting die to the support substrate while a second electrical path is exposed, the semiconductor light emitting die being attached such that a conductive bonding structure covering the entire second semiconductor region is tightly bonded to a bonding layer; removing the substrate; and electrically connecting the second electrical path to the remaining semiconductor region among a first semiconductor region and the second semiconductor region through electrical connection through deposition.

Classes IPC  ?

• H01L 33/62 - Dispositions pour conduire le courant électrique vers le corps semi-conducteur ou depuis celui-ci, p.ex. grille de connexion, fil de connexion ou billes de soudure
• H01L 33/00 - DISPOSITIFS À SEMI-CONDUCTEURS NON COUVERTS PAR LA CLASSE - Détails
• H01L 33/44 - DISPOSITIFS À SEMI-CONDUCTEURS NON COUVERTS PAR LA CLASSE - Détails caractérisés par les revêtements, p.ex. couche de passivation ou revêtement antireflet

Abrégé

The present disclosure relates to a method of manufacturing a semiconductor light emitting device, the method comprising: providing a growth substrate on which a first semiconductor region, an active region and a second semiconductor region are sequentially formed; bonding a first light transmitting substrate to the second semiconductor region; removing the growth substrate from the first semiconductor region; attaching a second light transmitting substrate through an adhesive layer to the first semiconductor region from which the growth substrate is removed; laser ablating the first light transmitting substrate from the second semiconductor region; exposing part of the first semiconductor region, and forming a first flip chip electrode and a second flip chip electrode on the exposed first semiconductor region and the exposed second semiconductor region, respectively.

Classes IPC  ?

• H10H 20/01 - Fabrication ou traitement
• H10H 20/857 - Interconnexions, p. ex. grilles de connexion, fils de connexion ou billes de soudure

Abrégé

1-v-wvw1-v-wvw1-v-wvw1-v-wvw1-v-wvwwN (0≤v<1, 0≤w<1, v+w<1) layer.

Classes IPC  ?

• H01L 33/00 - DISPOSITIFS À SEMI-CONDUCTEURS NON COUVERTS PAR LA CLASSE - Détails
• H01L 33/32 - Matériaux de la région électroluminescente contenant uniquement des éléments du groupe III et du groupe V de la classification périodique contenant de l'azote

Abrégé

The present disclosure relates to a method for manufacturing a non-emitting III-nitride semiconductor stacked structure, the method comprising the steps of: preparing a growth substrate containing silicon (Si); forming a plurality of protrusions on the growth substrate; growing a first buffer layer to cover the plurality of protrusions on the growth substrate; forming a plurality of growth prevention films on the first buffer layer; growing a second buffer layer from the first buffer layer exposed through the growth prevention films; and forming a non-emitting III-nitride semiconductor stacked structure on the second buffer layer.

Classes IPC  ?

• H01L 29/66 - Types de dispositifs semi-conducteurs
• H01L 29/778 - Transistors à effet de champ avec un canal à gaz de porteurs de charge à deux dimensions, p.ex. transistors à effet de champ à haute mobilité électronique HEMT
• H01L 21/02 - Fabrication ou traitement des dispositifs à semi-conducteurs ou de leurs parties constitutives
• H01L 29/78 - Transistors à effet de champ l'effet de champ étant produit par une porte isolée

Abrégé

Disclosed is a method for manufacturing a supporting substrate for a semiconductor light emitting device, the method including: preparing a substrate having a groove; introducing a material into the groove of the substrate, the material serving to form a thermal and/or electrical pass; and compressing the material inwards from both ends of the groove, using a compressing means.

Classes IPC  ?

• H01L 33/00 - DISPOSITIFS À SEMI-CONDUCTEURS NON COUVERTS PAR LA CLASSE - Détails

Abrégé

The present disclosure relates to a support substrate for a semiconductor light-emitting device, comprising: a body which includes an upper surface and a lower surface and supports the semiconductor light-emitting device on the upper surface; a first conductive foil electrode and a second conductive foil electrode embedded in the body; a first upper groove and a second upper groove connected from the upper surface to the first conductive foil electrode and the second conductive foil electrode, respectively; a first lower groove and a second lower groove connected from the lower surface to the first conductive foil electrode and the second conductive foil electrode, respectively; and a first expansion electrode and a second expansion electrode which are respectively connected from the first conductive foil electrode and the second conductive foil electrode to the lower surface through the first lower groove and the second lower groove.

Classes IPC  ?

• H01L 33/38 - DISPOSITIFS À SEMI-CONDUCTEURS NON COUVERTS PAR LA CLASSE - Détails caractérisés par les électrodes ayant une forme particulière
• H01L 33/62 - Dispositions pour conduire le courant électrique vers le corps semi-conducteur ou depuis celui-ci, p.ex. grille de connexion, fil de connexion ou billes de soudure
• H01L 33/48 - DISPOSITIFS À SEMI-CONDUCTEURS NON COUVERTS PAR LA CLASSE - Détails caractérisés par les éléments du boîtier des corps semi-conducteurs
• H01L 33/00 - DISPOSITIFS À SEMI-CONDUCTEURS NON COUVERTS PAR LA CLASSE - Détails
• H01L 33/40 - Matériaux

Abrégé

The present disclosure relates to a method of manufacturing an LED package, the method comprising the steps of: preparing an LED chip having a vertical structure, the horizontal and the vertical width of which correspond to a size of 200㎛ x 200㎛ or less; surrounding the LED chip with a white or black mold part so that a first electrode and a first semiconductor area are exposed; forming, through the mold part, a first through-hole extending from the lower surface to the upper surface to enable electric communication with the first electrode and a second through-hole extending from the lower surface to a supporting body to enable electric communication with the supporting body; and forming a first extension electrode electrically communicating with the first electrode through the first through-hole and a second extension electrode electrically communicating with the supporting body through the second through-hole.

Classes IPC  ?

• H01L 33/62 - Dispositions pour conduire le courant électrique vers le corps semi-conducteur ou depuis celui-ci, p.ex. grille de connexion, fil de connexion ou billes de soudure
• H01L 33/56 - Matériaux, p.ex. résine époxy ou silicone
• H01L 33/36 - DISPOSITIFS À SEMI-CONDUCTEURS NON COUVERTS PAR LA CLASSE - Détails caractérisés par les électrodes

Abrégé

1-xN (0.5≤x≤1) thin films is provided.

Classes IPC  ?

• H03H 3/02 - Appareils ou procédés spécialement adaptés à la fabrication de réseaux d'impédance, de circuits résonnants, de résonateurs pour la fabrication de résonateurs ou de réseaux électromécaniques pour la fabrication de résonateurs ou de réseaux piézo-électriques ou électrostrictifs
• C23C 14/06 - Revêtement par évaporation sous vide, pulvérisation cathodique ou implantation d'ions du matériau composant le revêtement caractérisé par le matériau de revêtement
• C23C 16/30 - Dépôt de composés, de mélanges ou de solutions solides, p. ex. borures, carbures, nitrures
• C30B 23/02 - Croissance d'une couche épitaxiale
• C30B 25/18 - Croissance d'une couche épitaxiale caractérisée par le substrat
• C30B 29/40 - Composés AIII BV
• H10N 30/00 - Dispositifs piézo-électriques ou électrostrictifs
• H10N 30/076 - Formation de parties ou de corps piézo-électriques ou électrostrictifs sur un élément électrique ou sur un autre support par dépôt de couches piézo-électriques ou électrostrictives, p. ex. par impression par aérosol ou par sérigraphie par dépôt en phase vapeur
• H10N 30/079 - Formation de parties ou de corps piézo-électriques ou électrostrictifs sur un élément électrique ou sur un autre support par dépôt de couches piézo-électriques ou électrostrictives, p. ex. par impression par aérosol ou par sérigraphie à l’aide de couches intermédiaires, p. ex. pour contrôler la croissance
• H10N 30/853 - Compositions céramiques

Abrégé

The present disclosure relates to a semiconductor light-emitting device and a method for manufacturing same, the semiconductor light-emitting device comprising: a permanent support substrate; a light-emitting part comprising a first semiconductor region, a second semiconductor region and an active area generating light by means of electron-hole recombination; a first electrode electrically connected to the first semiconductor region; a second electrode electrically connected to the second semiconductor region; an interposed layer provided between the second electrode and second semiconductor region to enable electrical communication between the second electrode and second semiconductor region; and a passivation layer exposing the first electrode and second electrode, connecting from the first electrode and second electrode to the interposed layer and light-emitting part, and covering up to the lateral sides of the permanent support substrate.

Classes IPC  ?

• H01L 33/44 - DISPOSITIFS À SEMI-CONDUCTEURS NON COUVERTS PAR LA CLASSE - Détails caractérisés par les revêtements, p.ex. couche de passivation ou revêtement antireflet
• H01L 33/38 - DISPOSITIFS À SEMI-CONDUCTEURS NON COUVERTS PAR LA CLASSE - Détails caractérisés par les électrodes ayant une forme particulière
• H01L 33/40 - Matériaux
• H01L 33/48 - DISPOSITIFS À SEMI-CONDUCTEURS NON COUVERTS PAR LA CLASSE - Détails caractérisés par les éléments du boîtier des corps semi-conducteurs
• H01L 33/36 - DISPOSITIFS À SEMI-CONDUCTEURS NON COUVERTS PAR LA CLASSE - Détails caractérisés par les électrodes
• H01L 33/10 - DISPOSITIFS À SEMI-CONDUCTEURS NON COUVERTS PAR LA CLASSE - Détails caractérisés par les corps semi-conducteurs ayant une structure réfléchissante, p.ex. réflecteur de Bragg en semi-conducteur
• H01L 33/00 - DISPOSITIFS À SEMI-CONDUCTEURS NON COUVERTS PAR LA CLASSE - Détails

Abrégé

Disclosed is a semiconductor light emitting device comprising a semiconductor light emitting chip having electrodes; a mold, which has a first surface roughness and includes a bottom portion where the semiconductor light emitting chip is arranged and through holes formed in the bottom portion, with the through holes being comprised of a surface having a second surface roughness different from the first surface roughness, wherein at least one side of the mold facing the semiconductor light emitting chip is made of a material capable of reflecting at least 95% of light emitted by the semiconductor light emitting chip; and conductive parts provided in the through holes for electrical communication with the electrodes.

Classes IPC  ?

• H01L 33/48 - DISPOSITIFS À SEMI-CONDUCTEURS NON COUVERTS PAR LA CLASSE - Détails caractérisés par les éléments du boîtier des corps semi-conducteurs
• H01L 33/60 - DISPOSITIFS À SEMI-CONDUCTEURS NON COUVERTS PAR LA CLASSE - Détails caractérisés par les éléments du boîtier des corps semi-conducteurs Éléments de mise en forme du champ optique Éléments réfléchissants
• H01L 33/62 - Dispositions pour conduire le courant électrique vers le corps semi-conducteur ou depuis celui-ci, p.ex. grille de connexion, fil de connexion ou billes de soudure
• H01L 33/64 - DISPOSITIFS À SEMI-CONDUCTEURS NON COUVERTS PAR LA CLASSE - Détails caractérisés par les éléments du boîtier des corps semi-conducteurs Éléments d'extraction de la chaleur ou de refroidissement

Abrégé

The present disclosure relates to a method for manufacturing a III-nitride semiconductor device, the method comprising the steps of: growing, on a growth substrate, a III-nitride semiconductor structure having a channel layer and a barrier layer; attaching a temporary substrate to the side of the III-nitride semiconductor structure facing the growth substrate, through a metal adhesive layer; removing the growth substrate; coupling a heat dissipation substrate to the side of the III-nitride semiconductor structure from which the growth substrate has been removed; and removing the temporary substrate.

Classes IPC  ?

• H01L 29/66 - Types de dispositifs semi-conducteurs
• H01L 29/20 - Corps semi-conducteurs caractérisés par les matériaux dont ils sont constitués comprenant, à part les matériaux de dopage ou autres impuretés, uniquement des composés AIIIBV
• H01L 29/205 - Corps semi-conducteurs caractérisés par les matériaux dont ils sont constitués comprenant, à part les matériaux de dopage ou autres impuretés, uniquement des composés AIIIBV comprenant plusieurs composés dans différentes régions semi-conductrices
• H01L 21/02 - Fabrication ou traitement des dispositifs à semi-conducteurs ou de leurs parties constitutives

Abrégé

The present disclosure relates to a method for manufacturing a semiconductor light-emitting device, the method comprising the steps of: providing a growth substrate on which a first semiconductor region, an active region, and a second semiconductor region are sequentially formed; bonding a first light-transmitting substrate to the second semiconductor region; removing the growth substrate from the first semiconductor region; attaching a second light-transmitting substrate to the first semiconductor region, from which the growth substrate has been removed, by using an adhesive layer; ablating the first light-transmitting substrate from the second semiconductor region by means of laser; exposing a portion of the first semiconductor region; and forming a first electrode of a flip chip and a second electrode of the flip chip in the exposed first semiconductor region and the second semiconductor region, respectively.

Classes IPC  ?

• H01L 33/48 - DISPOSITIFS À SEMI-CONDUCTEURS NON COUVERTS PAR LA CLASSE - Détails caractérisés par les éléments du boîtier des corps semi-conducteurs
• H01L 33/40 - Matériaux
• H01L 33/26 - Matériaux de la région électroluminescente
• H01L 33/62 - Dispositions pour conduire le courant électrique vers le corps semi-conducteur ou depuis celui-ci, p.ex. grille de connexion, fil de connexion ou billes de soudure
• H01L 33/00 - DISPOSITIFS À SEMI-CONDUCTEURS NON COUVERTS PAR LA CLASSE - Détails
• H01L 33/42 - Matériaux transparents
• H01L 33/38 - DISPOSITIFS À SEMI-CONDUCTEURS NON COUVERTS PAR LA CLASSE - Détails caractérisés par les électrodes ayant une forme particulière
• H01L 33/60 - DISPOSITIFS À SEMI-CONDUCTEURS NON COUVERTS PAR LA CLASSE - Détails caractérisés par les éléments du boîtier des corps semi-conducteurs Éléments de mise en forme du champ optique Éléments réfléchissants

Abrégé

A template for growing Group III-nitride semiconductor layers, a Group III-nitride semiconductor light emitting device and methods of manufacturing the same are provided. The template for growing Group III-nitride semiconductor layers includes a growth substrate having a first plane, a second plane opposite to the first plane and a groove extending inwards the growth substrate from the first plane, an insert for heat dissipation placed and secured in the groove, and a nucleation layer formed on a partially removed portion of the first plane.

Classes IPC  ?

• H01L 23/00 - Détails de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide
• H01L 33/00 - DISPOSITIFS À SEMI-CONDUCTEURS NON COUVERTS PAR LA CLASSE - Détails
• H01L 23/498 - Connexions électriques sur des substrats isolants
• H01L 21/48 - Fabrication ou traitement de parties, p. ex. de conteneurs, avant l'assemblage des dispositifs, en utilisant des procédés non couverts par l'un uniquement des groupes ou
• H01L 21/56 - Encapsulations, p. ex. couches d’encapsulation, revêtements
• H01L 21/78 - Fabrication ou traitement de dispositifs consistant en une pluralité de composants à l'état solide ou de circuits intégrés formés dans ou sur un substrat commun avec une division ultérieure du substrat en plusieurs dispositifs individuels
• H01L 33/48 - DISPOSITIFS À SEMI-CONDUCTEURS NON COUVERTS PAR LA CLASSE - Détails caractérisés par les éléments du boîtier des corps semi-conducteurs
• H01L 21/683 - Appareils spécialement adaptés pour la manipulation des dispositifs à semi-conducteurs ou des dispositifs électriques à l'état solide pendant leur fabrication ou leur traitementAppareils spécialement adaptés pour la manipulation des plaquettes pendant la fabrication ou le traitement des dispositifs à semi-conducteurs ou des dispositifs électriques à l'état solide ou de leurs composants pour le maintien ou la préhension
• H01L 33/64 - DISPOSITIFS À SEMI-CONDUCTEURS NON COUVERTS PAR LA CLASSE - Détails caractérisés par les éléments du boîtier des corps semi-conducteurs Éléments d'extraction de la chaleur ou de refroidissement
• H01L 33/02 - DISPOSITIFS À SEMI-CONDUCTEURS NON COUVERTS PAR LA CLASSE - Détails caractérisés par les corps semi-conducteurs
• H01L 33/22 - Surfaces irrégulières ou rugueuses, p.ex. à l'interface entre les couches épitaxiales
• H01L 33/32 - Matériaux de la région électroluminescente contenant uniquement des éléments du groupe III et du groupe V de la classification périodique contenant de l'azote
• H01L 33/46 - Revêtement réfléchissant, p.ex. réflecteur de Bragg en diélectriques
• H01L 33/62 - Dispositions pour conduire le courant électrique vers le corps semi-conducteur ou depuis celui-ci, p.ex. grille de connexion, fil de connexion ou billes de soudure

Abrégé

The present disclosure relates to a method for manufacturing a semiconductor light emitting device, a semiconductor device including the supporting substrate, and a method for manufacturing the supporting substrate, in which the method includes: providing a first substrate having a first face and a second face opposite to the first face; forming a groove in the first substrate in a direction from the first face to the second face; forming a conducting part in the groove; bonding a second substrate to the first face of the first substrate; and forming, on the second face, a first conducting pad to be in electrical communication with the conducting part.

Classes IPC  ?

• H01L 33/00 - DISPOSITIFS À SEMI-CONDUCTEURS NON COUVERTS PAR LA CLASSE - Détails
• H01L 33/48 - DISPOSITIFS À SEMI-CONDUCTEURS NON COUVERTS PAR LA CLASSE - Détails caractérisés par les éléments du boîtier des corps semi-conducteurs
• H01L 33/40 - Matériaux
• H01L 33/62 - Dispositions pour conduire le courant électrique vers le corps semi-conducteur ou depuis celui-ci, p.ex. grille de connexion, fil de connexion ou billes de soudure

Abrégé

The disclosed invention relates to a semiconductor light-emitting element comprising: a plurality of semiconductor layers which are provided with a growth substrate eliminating surface on the side where a first semiconductor layer is located; a support substrate which is provided with a first electrical pathway and a second electrical pathway; a joining layer which joins a first surface side of the support substrate with a second semiconductor layer side of the plurality of semiconductor layers, and is electrically linked with the first electrical pathway; a joining layer eliminating surface which is formed on the first surface, and in which the second electrical pathway is exposed, and which is open towards the plurality of semiconductor layers; and an electrical link for electrically linking the plurality of semiconductor layers with the second electrical pathway exposed in the joining layer eliminating surface.

Classes IPC  ?

• H01L 33/00 - DISPOSITIFS À SEMI-CONDUCTEURS NON COUVERTS PAR LA CLASSE - Détails
• H01L 33/62 - Dispositions pour conduire le courant électrique vers le corps semi-conducteur ou depuis celui-ci, p.ex. grille de connexion, fil de connexion ou billes de soudure
• H01L 33/38 - DISPOSITIFS À SEMI-CONDUCTEURS NON COUVERTS PAR LA CLASSE - Détails caractérisés par les électrodes ayant une forme particulière
• H01L 33/32 - Matériaux de la région électroluminescente contenant uniquement des éléments du groupe III et du groupe V de la classification périodique contenant de l'azote
• H01L 33/06 - DISPOSITIFS À SEMI-CONDUCTEURS NON COUVERTS PAR LA CLASSE - Détails caractérisés par les corps semi-conducteurs ayant une structure à effet quantique ou un superréseau, p.ex. jonction tunnel au sein de la région électroluminescente, p.ex. structure de confinement quantique ou barrière tunnel

Abrégé

The present disclosure relates to a semiconductor light emitting device, comprising: a supporting substrate having a first surface and a second surface opposite to the first surface; at least one semiconductor stack formed on the first surface, wherein each stack includes a plurality of semiconductor layers grown sequentially using a growth substrate and composed of a first semiconductor layer, a second semiconductor layer, and an active layer generating light via electron-hole recombination, and wherein a growth substrate-removed surface is formed on the side of the first semiconductor layer; a bonded layer, which bonds the second semiconductor layer side of the plurality of semiconductor layers to the first surface side of the supporting substrate; and a bonded layer-removed surface formed on the first surface, being open towards the plurality of semiconductor layer to supply current thereto.

Classes IPC  ?

• H01L 33/00 - DISPOSITIFS À SEMI-CONDUCTEURS NON COUVERTS PAR LA CLASSE - Détails
• H01L 33/38 - DISPOSITIFS À SEMI-CONDUCTEURS NON COUVERTS PAR LA CLASSE - Détails caractérisés par les électrodes ayant une forme particulière
• H01L 33/62 - Dispositions pour conduire le courant électrique vers le corps semi-conducteur ou depuis celui-ci, p.ex. grille de connexion, fil de connexion ou billes de soudure
• H01L 33/06 - DISPOSITIFS À SEMI-CONDUCTEURS NON COUVERTS PAR LA CLASSE - Détails caractérisés par les corps semi-conducteurs ayant une structure à effet quantique ou un superréseau, p.ex. jonction tunnel au sein de la région électroluminescente, p.ex. structure de confinement quantique ou barrière tunnel
• H01L 33/32 - Matériaux de la région électroluminescente contenant uniquement des éléments du groupe III et du groupe V de la classification périodique contenant de l'azote
• H01L 25/075 - Ensembles consistant en une pluralité de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide les dispositifs étant tous d'un type prévu dans une seule des sous-classes , , , , ou , p. ex. ensembles de diodes redresseuses les dispositifs n'ayant pas de conteneurs séparés les dispositifs étant d'un type prévu dans le groupe