Alpha and Omega Semiconductor International LP

États‑Unis d’Amérique

Retour au propriétaire

1-83 de 83 pour Alpha and Omega Semiconductor International LP Trier par
Recheche Texte
Affiner par
Date
Nouveautés (dernières 4 semaines) 6
2025 juin (MACJ) 2
2025 mai 4
2025 avril 5
2025 mars 3
Voir plus
Classe IPC
H01L 23/00 - Détails de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide 25
H01L 23/31 - Encapsulations, p. ex. couches d’encapsulation, revêtements caractérisées par leur disposition 18
H02M 1/00 - Détails d'appareils pour transformation 16
H01L 23/495 - Cadres conducteurs 15
H02M 3/158 - Transformation d'une puissance d'entrée en courant continu en une puissance de sortie en courant continu sans transformation intermédiaire en courant alternatif par convertisseurs statiques utilisant des tubes à décharge avec électrode de commande ou des dispositifs à semi-conducteurs avec électrode de commande utilisant des dispositifs du type triode ou transistor exigeant l'application continue d'un signal de commande utilisant uniquement des dispositifs à semi-conducteurs avec commande automatique de la tension ou du courant de sortie, p. ex. régulateurs à commutation comprenant plusieurs dispositifs à semi-conducteurs comme dispositifs de commande finale pour une charge unique 14
Voir plus
Statut
En Instance 28
Enregistré / En vigueur 55
Résultats pour  brevets

1.

SEMICONDUCTOR PACKAGE HAVING WETTABLE LEAD FLANKS AND TIE BARS AND METHOD OF MAKING THE SAME

      
Numéro d'application 19047584
Statut En instance
Date de dépôt 2025-02-06
Date de la première publication 2025-06-05
Propriétaire ALPHA AND OMEGA SEMICONDUCTOR INTERNATIONAL LP (Canada)
Inventeur(s)
  • Xue, Yan Xun
  • Bobde, Madhur
  • Wang, Long-Ching
  • Zeng, Xiaoguang

Abrégé

A semiconductor package includes a lead frame, a chip, and a molding encapsulation. The lead frame comprises a die paddle, a first plurality of leads, additional one or more leads, a second plurality of leads, a first tie bar, a second tie bar, a third tie bar, and a fourth tie bar. A respective end surface of each lead of the first plurality of leads, the additional one or more leads, and the second plurality of leads is plated with a metal. A respective end surface of the first tie bar, the second tie bar, the third tie bar, and the fourth tie bar is not plated with the metal. A method for fabricating a semiconductor package includes the steps of providing a lead frame array, mounting a chip, forming a molding encapsulation, applying a trimming process, applying a plating process, and applying a singulation process.

Classes IPC  ?

  • H01L 23/495 - Cadres conducteurs
  • H01L 21/48 - Fabrication ou traitement de parties, p. ex. de conteneurs, avant l'assemblage des dispositifs, en utilisant des procédés non couverts par l'un uniquement des groupes ou
  • H01L 23/00 - Détails de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide

2.

POWER MODULE HAVING INTERCONNECTED BASE PLATE WITH MOLDED METAL AND METHOD OF MAKING THE SAME

      
Numéro d'application 19035694
Statut En instance
Date de dépôt 2025-01-23
Date de la première publication 2025-06-05
Propriétaire ALPHA AND OMEGA SEMICONDUCTOR INTERNATIONAL LP (Canada)
Inventeur(s)
  • Niu, Zhiqiang
  • Suh, Bum-Seok
  • Wang, Long-Ching
  • Tran, Son
  • Lee, Junho
  • Ho, Yueh-Se

Abrégé

An interconnected base plate comprises a metal layer, a plurality of metal pads, and a molding encapsulation. The mold compound layer encloses a majority portion of the plurality of metal pads 240. A respective top surface of each of the plurality of metal pads is exposed from a top surface of the molding encapsulation. The respective top surface of said each of the first plurality of metal pads and the top surface of the mold compound layer are co-planar. A power module comprises the interconnected base plate, a plurality of chips, a plurality of bonding wires, a plurality of terminals, a plastic case, and a module-level molding encapsulation. A method, for fabricating an interconnected base plate, comprises the steps of forming a plurality of metal pads; loading a metal layer; forming a molding encapsulation; and applying a singulation process.

Classes IPC  ?

  • H01L 23/492 - Embases ou plaques
  • H01L 21/56 - Encapsulations, p. ex. couches d’encapsulation, revêtements
  • H01L 21/768 - Fixation d'interconnexions servant à conduire le courant entre des composants distincts à l'intérieur du dispositif
  • H01L 21/78 - Fabrication ou traitement de dispositifs consistant en une pluralité de composants à l'état solide ou de circuits intégrés formés dans ou sur un substrat commun avec une division ultérieure du substrat en plusieurs dispositifs individuels
  • H01L 23/053 - ConteneursScellements caractérisés par la forme le conteneur étant une structure creuse ayant une base isolante qui sert de support pour le corps semi-conducteur
  • H01L 23/14 - Supports, p. ex. substrats isolants non amovibles caractérisés par le matériau ou par ses propriétés électriques
  • H01L 23/16 - Matériaux de remplissage ou pièces auxiliaires dans le conteneur, p. ex. anneaux de centrage
  • H01L 23/28 - Encapsulations, p. ex. couches d’encapsulation, revêtements

3.

CHIP SCALE PACKAGE (CSP) SEMICONDUCTOR DEVICE HAVING THIN SUBSTRATE

      
Numéro d'application 19035817
Statut En instance
Date de dépôt 2025-01-23
Date de la première publication 2025-05-29
Propriétaire ALPHA AND OMEGA SEMICONDUCTOR INTERNATIONAL LP (Canada)
Inventeur(s)
  • Lv, Lin
  • Zhou, Shuhua
  • Wang, Long-Ching
  • Lu, Jun

Abrégé

A semiconductor device comprises a semiconductor substrate, a plurality of metal layers, an adhesive layer, a compound layer, and a plurality of contact pads. A thickness of the semiconductor substrate is in a range from 15 μm to 35 μm. A thickness of the compound layer is larger than the thickness of the semiconductor substrate. A coefficient of thermal expansion of the compound layer is less than or equal to 9 ppm/° C. A glass transition temperature of the compound layer is larger than 150° C. The plurality of metal layers comprises a first titanium layer, a first nickel layer, a silver layer, a second nickel layer, and a metallic layer. In a first example, the metallic layer is a second titanium layer. In a second example, the metallic layer is a Titanium Nitride (TiN) layer.

Classes IPC  ?

  • H01L 23/482 - Dispositions pour conduire le courant électrique vers le ou hors du corps à l'état solide pendant son fonctionnement, p. ex. fils de connexion ou bornes formées de couches conductrices inséparables du corps semi-conducteur sur lequel elles ont été déposées
  • H01L 23/00 - Détails de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide
  • H01L 23/29 - Encapsulations, p. ex. couches d’encapsulation, revêtements caractérisées par le matériau
  • H10D 84/83 - Dispositifs intégrés formés dans ou sur des substrats semi-conducteurs qui comprennent uniquement des couches semi-conductrices, p. ex. sur des plaquettes de Si ou sur des plaquettes de GaAs-sur-Si caractérisés par l'intégration d'au moins un composant couvert par les groupes ou , p. ex. l'intégration de transistors IGFET de composants à effet de champ uniquement de transistors FET à grille isolée [IGFET] uniquement

4.

BATTERY PROTECTION PACKAGE HAVING CO-PACKED TRANSISTORS AND INTEGRATED CIRCUIT AND METHOD OF MAKING THE SAME

      
Numéro d'application 18758522
Statut En instance
Date de dépôt 2024-06-28
Date de la première publication 2025-05-15
Propriétaire ALPHA AND OMEGA SEMICONDUCTOR INTERNATIONAL LP (Canada)
Inventeur(s)
  • Xue, Yan Xun
  • Yin, Jian
  • Wang, Long-Ching
  • Angkititrakul, Sitthipong
  • Wang, Xiaobin
  • Chen, Bo

Abrégé

A semiconductor package comprises a lead frame, a first field-effect transistor (FET), a second FET, an integrated circuit (IC), a plurality of bond wires, and a molding encapsulation. The lead frame comprises a first die paddle and a second die paddle. The first FET is flipped and attached to the first die paddle. The second FET is flipped and attached to the second die paddle. A method comprises the steps of providing a lead frame comprising a first die paddle and a second die paddle; applying a first adhesive layer; mounting a first FET and a second FET; applying a second adhesive layer; mounting an IC; applying bonding wires; forming a molding encapsulation; and applying a singulation process so as to form a plurality of semiconductor packages.

Classes IPC  ?

  • H01L 23/495 - Cadres conducteurs
  • H01L 23/00 - Détails de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide
  • H01L 23/31 - Encapsulations, p. ex. couches d’encapsulation, revêtements caractérisées par leur disposition
  • H01L 25/00 - Ensembles consistant en une pluralité de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide
  • H01L 25/065 - Ensembles consistant en une pluralité de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide les dispositifs étant tous d'un type prévu dans une seule des sous-classes , , , , ou , p. ex. ensembles de diodes redresseuses les dispositifs n'ayant pas de conteneurs séparés les dispositifs étant d'un type prévu dans le groupe
  • H01L 29/772 - Transistors à effet de champ

5.

METHOD AND CIRCUIT FOR USING SENSEFET FOR BATTERY PROTECTION MODULE

      
Numéro d'application 18509168
Statut En instance
Date de dépôt 2023-11-14
Date de la première publication 2025-05-15
Propriétaire Alpha and Omega Semiconductor International LP (Canada)
Inventeur(s)
  • Angkititrakul, Sitthipong
  • Yin, Jian

Abrégé

A device for resistor lossless current sensing includes a first power transistor, a sense transistor and current sense conversion circuit. The first sense transistor has its gate conductively coupled with a gate of the first power transistor and its drain conductively coupled with the drain of the first power transistor. The current sense conversion circuit is configured to convert a current output from the first sense transistor to an output voltage. The current output from the first sense resistor and output voltage are proportional to the current from the current input to the device and the current sense conversion circuit generates the output voltage which is not in a current path through the first power transistor.

Classes IPC  ?

  • H02J 7/00 - Circuits pour la charge ou la dépolarisation des batteries ou pour alimenter des charges par des batteries
  • G01R 31/3842 - Dispositions pour la surveillance de variables des batteries ou des accumulateurs, p. ex. état de charge combinant des mesures de tension et de courant
  • H01M 10/42 - Procédés ou dispositions pour assurer le fonctionnement ou l'entretien des éléments secondaires ou des demi-éléments secondaires
  • H01M 10/44 - Méthodes pour charger ou décharger
  • H02H 7/18 - Circuits de protection de sécurité spécialement adaptés aux machines ou aux appareils électriques de types particuliers ou pour la protection sectionnelle de systèmes de câble ou de ligne, et effectuant une commutation automatique dans le cas d'un changement indésirable des conditions normales de travail pour pilesCircuits de protection de sécurité spécialement adaptés aux machines ou aux appareils électriques de types particuliers ou pour la protection sectionnelle de systèmes de câble ou de ligne, et effectuant une commutation automatique dans le cas d'un changement indésirable des conditions normales de travail pour accumulateurs

6.

TEMPERATURE COMPENSATION OF SINGLE-ENDED DCR SENSING NETWORK IN MULTIPHASE SWITCHING POWER SUPPLIES

      
Numéro d'application 18508254
Statut En instance
Date de dépôt 2023-11-14
Date de la première publication 2025-05-15
Propriétaire Alpha and Omega Semiconductor International LP (Canada)
Inventeur(s)
  • Laur, Steven P.
  • Philbrick, Rhys

Abrégé

A circuit for providing temperature compensation to sense signals in a single-ended DC resistance (DCR) sensing network for a multiphase switching power supply includes a temperature compensation calculator circuit generating a compensation adjust signal indicative of a sensed temperature; a compensating impedance network receiving the positive sense signals for all the phases and generating a correction signal for each phase in response to at least the positive sense signal for each phase and the compensation adjust signal; an average circuit coupled to average the correction signals of all phases, where copies of the average correction signal are applied to modify the positive sense signals; and an amplifier circuit receiving a summed positive sense signal being the sum of the modified positive sense signals for all the phases and a summed negative sense signal to generate an output signal having substantially zero temperature coefficient over the first frequency range.

Classes IPC  ?

  • H03F 1/30 - Modifications des amplificateurs pour réduire l'influence des variations de la température ou de la tension d'alimentation
  • H03F 1/56 - Modifications des impédances d'entrée ou de sortie, non prévues ailleurs
  • H03F 3/45 - Amplificateurs différentiels

7.

Switching Regulator Implementing Negative Current Protection

      
Numéro d'application 18991604
Statut En instance
Date de dépôt 2024-12-22
Date de la première publication 2025-04-17
Propriétaire Alpha and Omega Semiconductor International LP (Canada)
Inventeur(s)
  • Zhang, Zhiye
  • Lee, Gilbert S. Z.

Abrégé

A controller for a switching regulator incorporates a protection circuit to limit the negative current to a negative current threshold while operating the switching regulator to sink current from the load without damage to the power switches. In some embodiments, in response to the negative current reaching the negative current threshold, the protection circuit turns off the low-side power switch and turns on the high-side power switch for a maximum time period. In the event the negative current has not recovered, the high-side power switch and the low-side power switch are both turned off while the high-side power switch conducts the negative current through the high-side power switch body diode. When the negative current recovers to a recovery level, the low-side power switch can then be turned on. The protection circuit repeats the process each time the negative current is detected to have reached the negative current threshold.

Classes IPC  ?

  • H02M 3/158 - Transformation d'une puissance d'entrée en courant continu en une puissance de sortie en courant continu sans transformation intermédiaire en courant alternatif par convertisseurs statiques utilisant des tubes à décharge avec électrode de commande ou des dispositifs à semi-conducteurs avec électrode de commande utilisant des dispositifs du type triode ou transistor exigeant l'application continue d'un signal de commande utilisant uniquement des dispositifs à semi-conducteurs avec commande automatique de la tension ou du courant de sortie, p. ex. régulateurs à commutation comprenant plusieurs dispositifs à semi-conducteurs comme dispositifs de commande finale pour une charge unique
  • H02M 1/00 - Détails d'appareils pour transformation
  • H02M 1/088 - Circuits spécialement adaptés à la production d'une tension de commande pour les dispositifs à semi-conducteurs incorporés dans des convertisseurs statiques pour la commande simultanée de dispositifs à semi-conducteurs connectés en série ou en parallèle
  • H02M 1/32 - Moyens pour protéger les convertisseurs autrement que par mise hors circuit automatique

8.

LOW CAPACITANCE TRANSIENT VOLTAGE SUPPRESSOR WITH HIGH HOLDING VOLTAGE

      
Numéro d'application 18991602
Statut En instance
Date de dépôt 2024-12-22
Date de la première publication 2025-04-17
Propriétaire Alpha and Omega Semiconductor International LP (USA)
Inventeur(s) Mallikarjunaswamy, Shekar

Abrégé

A transient voltage suppressor (TVS) device includes a silicon controlled rectifier (SCR) as the clamp device between a high-side steering diode and a low-side steering diode. The SCR includes alternating emitter and base regions arranged interleaving in a direction along a major surface of a semiconductor layer and orthogonal to a current path of the SCR. The TVS device realizes low capacitance and high holding voltage at the protected node.

Classes IPC  ?

  • H10D 89/60 - Dispositifs intégrés comprenant des dispositions pour la protection électrique ou thermique, p. ex. circuits de protection contre les décharges électrostatiques [ESD].
  • H02H 9/04 - Circuits de protection de sécurité pour limiter l'excès de courant ou de tension sans déconnexion sensibles à un excès de tension

9.

APPARATUS HAVING SURFACE MOUNT PACKAGES HAVING CO-PACKED FIELD EFFECT TRANSISTORS

      
Numéro d'application 18378503
Statut En instance
Date de dépôt 2023-10-10
Date de la première publication 2025-04-10
Propriétaire ALPHA AND OMEGA SEMICONDUCTOR INTERNATIONAL LP (Canada)
Inventeur(s)
  • Xue, Yan Xun
  • Bobde, Madhur
  • Wang, Long-Ching
  • Yin, Jian
  • Chen, Lin
  • Yu, Ziwei
  • Wang, Xiaobin
  • Niu, Zhiqiang
  • Li, Kuan-Hung

Abrégé

A semiconductor package comprises a first device and a second device. The structure of the first semiconductor device is similar to that of the second semiconductor device. The first semiconductor device comprises a lead frame strip, a first plurality of field effect transistors (FETs), a first plurality of clips, a second plurality of FETs, a second plurality of clips, and a first molding encapsulation. A method is applied to fabricate a plurality of semiconductor packages. The method comprises the steps of providing a lead frame strip, attaching a first plurality of FETs, attaching a first plurality of clips, attaching a second plurality of FETs, attaching a second plurality of clips, and forming a molding encapsulation.

Classes IPC  ?

  • H01L 23/495 - Cadres conducteurs
  • H01L 23/00 - Détails de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide
  • H01L 23/31 - Encapsulations, p. ex. couches d’encapsulation, revêtements caractérisées par leur disposition

10.

Distributed Gate Drive for DrMOS

      
Numéro d'application 18374297
Statut En instance
Date de dépôt 2023-09-28
Date de la première publication 2025-04-03
Propriétaire Alpha and Omega Semiconductor International LP (Canada)
Inventeur(s)
  • Mallikarjunaswamy, Shekar
  • Tu, Shanghui

Abrégé

A transistor device comprising a semiconductor substrate composition a first gate electrode material disposed over a portion of a surface of the substrate composition wherein the first gate electrode material includes a first gate electrode contact region near at least one edge of the substrate composition. A gate insulating material is located over the first gate electrode material including two or more first gate vias through the gate insulating material in the first gate electrode contact region wherein the two or more first gate vias expose the first gate electrode material. A transistor device package includes a gate controller integrated circuit including a first transistor gate driver output node. A first gate conductive redistribution material connects the first gate electrode material of the first transistor device to the output node of the gate controller integrated circuit through the two or more first gate vias.

Classes IPC  ?

  • H01L 27/02 - Dispositifs consistant en une pluralité de composants semi-conducteurs ou d'autres composants à l'état solide formés dans ou sur un substrat commun comprenant des éléments de circuit passif intégrés avec au moins une barrière de potentiel ou une barrière de surface
  • H01L 23/498 - Connexions électriques sur des substrats isolants
  • H01L 25/065 - Ensembles consistant en une pluralité de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide les dispositifs étant tous d'un type prévu dans une seule des sous-classes , , , , ou , p. ex. ensembles de diodes redresseuses les dispositifs n'ayant pas de conteneurs séparés les dispositifs étant d'un type prévu dans le groupe
  • H01L 27/06 - Dispositifs consistant en une pluralité de composants semi-conducteurs ou d'autres composants à l'état solide formés dans ou sur un substrat commun comprenant des éléments de circuit passif intégrés avec au moins une barrière de potentiel ou une barrière de surface le substrat étant un corps semi-conducteur comprenant une pluralité de composants individuels dans une configuration non répétitive
  • H01L 27/092 - Transistors à effet de champ métal-isolant-semi-conducteur complémentaires
  • H01L 29/08 - Corps semi-conducteurs caractérisés par les formes, les dimensions relatives, ou les dispositions des régions semi-conductrices avec des régions semi-conductrices connectées à une électrode transportant le courant à redresser, amplifier ou commuter, cette électrode faisant partie d'un dispositif à semi-conducteur qui comporte trois électrodes ou plus

11.

SEMICONDUCTOR PACKAGE HAVING LEAD FRAME WITH SLANTED SECTIONS

      
Numéro d'application 18375388
Statut En instance
Date de dépôt 2023-09-29
Date de la première publication 2025-04-03
Propriétaire ALPHA AND OMEGA SEMICONDUCTOR INTERNATIONAL LP (Canada)
Inventeur(s)
  • Niu, Zhiqiang
  • Zhang, Xiao
  • Wang, Long-Ching
  • Shen, Guobing
  • Xue, Yan Xun

Abrégé

A semiconductor package comprises a lead frame, a chip, and a molding encapsulation. The lead frame comprises a top plate, a plurality of drain pads, a plurality of slanted sections, a gate pad, and a plurality of source pads. The top plate of the lead frame comprises a thicker region and a thinner region. Each slanted section of the plurality of slanted sections connects a respective drain pad of the plurality of drain pads to the top plate. A respective side surface of each drain pad of the plurality of drain pads is exposed from a side surface of the molding encapsulation. A respective bottom surface of each drain pad of the plurality of drain pads is exposed from a bottom surface of the molding encapsulation. A top surface of the thicker region is exposed from a top surface of the molding encapsulation.

Classes IPC  ?

  • H01L 23/495 - Cadres conducteurs
  • H01L 23/00 - Détails de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide
  • H01L 23/31 - Encapsulations, p. ex. couches d’encapsulation, revêtements caractérisées par leur disposition

12.

SEMICONDUCTOR PACKAGE HAVING INTERPOSER AND METHOD OF MAKING THE SAME

      
Numéro d'application 18368557
Statut En instance
Date de dépôt 2023-09-14
Date de la première publication 2025-03-20
Propriétaire ALPHA AND OMEGA SEMICONDUCTOR INTERNATIONAL LP (Canada)
Inventeur(s)
  • Bobde, Madhur
  • Xue, Yan Xun
  • Wang, Long-Ching
  • Yin, Jian
  • Angkititrakul, Sitthipong

Abrégé

A semiconductor package comprising a lead frame, a low side field-effect transistor (FET), a high side FET, a metal clip, an interposer, an integrated circuit (IC) controller, and a molding encapsulation. A method, for fabricating a semiconductor package, comprises the steps of: providing a lead frame; attaching a low side FET and a high side FET; mounting a metal clip; attaching an interposer; mounting an IC controller, forming a molding encapsulation; and applying a singulation process.

Classes IPC  ?

  • H01L 23/495 - Cadres conducteurs
  • H01L 21/56 - Encapsulations, p. ex. couches d’encapsulation, revêtements
  • H01L 23/00 - Détails de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide
  • H01L 23/31 - Encapsulations, p. ex. couches d’encapsulation, revêtements caractérisées par leur disposition
  • H01L 23/552 - Protection contre les radiations, p. ex. la lumière

13.

SWITCH MODE POWER CONVERTER WITH ADAPTIVE GATE VOLTAGE REGULATION FOR FAST TURN-OFF OF SYNCHRONOUS RECTIFIER

      
Numéro d'application 18959681
Statut En instance
Date de dépôt 2024-11-26
Date de la première publication 2025-03-13
Propriétaire Alpha and Omega Semiconductor International LP (Canada)
Inventeur(s)
  • Angkititrakul, Sitthipong
  • Ding, Yu
  • Yin, Jian

Abrégé

A power converter incorporating a synchronous rectifier implements adaptive gate voltage regulation for fast turn-off of the synchronous rectifier. In some embodiments, the adaptive gate voltage regulation circuit detects a voltage indicative of a drain current of the synchronous rectifier in each SR conduction cycle and monitors a slope of the detected voltage indicative of a rate of decrease of the drain current of the synchronous rectifier. The adaptive gate voltage regulation circuit further selects a gate discharge current as a function of the slope of the detected voltage to apply to the gate terminal of the synchronous rectifier.

Classes IPC  ?

  • H02M 3/335 - Transformation d'une puissance d'entrée en courant continu en une puissance de sortie en courant continu avec transformation intermédiaire en courant alternatif par convertisseurs statiques utilisant des tubes à décharge avec électrode de commande ou des dispositifs à semi-conducteurs avec électrodes de commande pour produire le courant alternatif intermédiaire utilisant des dispositifs du type triode ou transistor exigeant l'application continue d'un signal de commande utilisant uniquement des dispositifs à semi-conducteurs
  • H02M 1/36 - Moyens pour mettre en marche ou arrêter les convertisseurs

14.

PROGRAMMABLE GATE DESIGN FOR MULTIPLE GATE TRANSISTOR

      
Numéro d'application 18241783
Statut En instance
Date de dépôt 2023-09-01
Date de la première publication 2025-03-06
Propriétaire Alpha and Omega Semiconductor International LP (Canada)
Inventeur(s)
  • Li, Wenwen
  • Wang, Xiaobin
  • Lui, Sik
  • Prakash, Adithya
  • Guan, Lingpeng
  • Bobde, Madhur

Abrégé

A multiple gate transistor and method of its manufacture are described. The transistor comprises a common substrate, a source, a drain, a body, a first gate electrode and a second gate electrode. The first gate electrode and the second gate electrode are colinearly aligned along a horizontal plane of the common substrate and are separated by a dielectric wall. The dielectric wall provides electrical isolation between the first gate electrode and the second gate electrode.

Classes IPC  ?

  • H01L 29/78 - Transistors à effet de champ l'effet de champ étant produit par une porte isolée
  • H01L 29/40 - Electrodes
  • H01L 29/66 - Types de dispositifs semi-conducteurs

15.

DUAL MODE CURRENT SENSING IN HIGH POWER DRIVER AND SWITCH TRANSISTOR MODULE

      
Numéro d'application 18454575
Statut En instance
Date de dépôt 2023-08-23
Date de la première publication 2025-02-27
Propriétaire Alpha and Omega Semiconductor International LP (Canada)
Inventeur(s)
  • Philbrick, Rhys
  • Zhang, Zhiye

Abrégé

Apparatus and associated methods relate to circuit load balancing in a multi-phase power supply system (MPPSS). In an illustrative example, a MPPSS may include multiple power phases, each driven by a corresponding power phase driver (e.g., a DRMOS). A controller, for example, may include multiple current balancing inputs, each corresponding to one of the power phases. For example, the current balancing inputs may be generated by a dual mode current sensing circuit (DMCSC). For example, in a data collection mode of a power phase, the DMCSC may store information of an output current. In a sensing mode of the power phase, the DMCSC may generate a current balancing input to the controller based on a direct current resistance of the current sensing circuit and an active resistance in the low side driver circuit. Various embodiments may advantageously measure current imbalance in a cost effective manner.

Classes IPC  ?

  • H02M 3/158 - Transformation d'une puissance d'entrée en courant continu en une puissance de sortie en courant continu sans transformation intermédiaire en courant alternatif par convertisseurs statiques utilisant des tubes à décharge avec électrode de commande ou des dispositifs à semi-conducteurs avec électrode de commande utilisant des dispositifs du type triode ou transistor exigeant l'application continue d'un signal de commande utilisant uniquement des dispositifs à semi-conducteurs avec commande automatique de la tension ou du courant de sortie, p. ex. régulateurs à commutation comprenant plusieurs dispositifs à semi-conducteurs comme dispositifs de commande finale pour une charge unique
  • G01R 19/00 - Dispositions pour procéder aux mesures de courant ou de tension ou pour en indiquer l'existence ou le signe

16.

LOW THRESHOLD HIGH DENSITY TRENCH MOSFET

      
Numéro d'application 18455611
Statut En instance
Date de dépôt 2023-08-24
Date de la première publication 2025-02-27
Propriétaire Alpha and Omega Semiconductor International LP (Canada)
Inventeur(s)
  • Lui, Sik
  • Bobde, Madhur
  • Li, Wenwen
  • Wang, Xiaobin
  • Guan, Lingpeng

Abrégé

A trench MOSFET device implements a trench source/body contact structure and includes a first MOSFET section and a second MOSFET section where the first MOSFET section has a body contact resistance lower than a body contact resistance of the second MOSFET section. In some embodiments, the first MOSFET section includes trench source/body contacts to make electrical contact with the source region and with a body contact doped region having a first doping level. In one embodiment, the second MOSFET section includes trench source/body contacts that contacts only the source region. In another embodiment, the second MOSFET section includes trench source/body contacts to make electrical contact with the source region and with a second body contact doped region having a second doping level lower than the first doping level. In some embodiments, the first MOSFET section has a transistor area much smaller than the transistor area of the second MOSFET section.

Classes IPC  ?

  • H01L 29/78 - Transistors à effet de champ l'effet de champ étant produit par une porte isolée
  • H01L 29/06 - Corps semi-conducteurs caractérisés par les formes, les dimensions relatives, ou les dispositions des régions semi-conductrices
  • H01L 29/66 - Types de dispositifs semi-conducteurs
  • H02J 7/00 - Circuits pour la charge ou la dépolarisation des batteries ou pour alimenter des charges par des batteries
  • H03K 17/0812 - Modifications pour protéger le circuit de commutation contre la surintensité ou la surtension sans réaction du circuit de sortie vers le circuit de commande par des dispositions prises dans le circuit de commande

17.

CHIP SCALE SEMICONDUCTOR PACKAGE HAVING BACK SIDE METAL LAYER AND RAISED FRONT SIDE PAD AND METHOD OF MAKING THE SAME

      
Numéro d'application 18236856
Statut En instance
Date de dépôt 2023-08-22
Date de la première publication 2025-02-27
Propriétaire ALPHA AND OMEGA SEMICONDUCTOR INTERNATIONAL LP (Canada)
Inventeur(s)
  • Xue, Yan Xun
  • Bobde, Madhur
  • Wang, Long-Ching
  • Niu, Zhiqiang
  • Lv, Lin

Abrégé

A chip scale semiconductor package comprises a silicon layer, a back side metal layer, and a plurality of front side pads. Each of the plurality of front side pads comprises a respective copper member and a respective solder member. A method comprises the steps of: providing a wafer; grinding the back side of the wafer forming a peripheral ring; applying a metallization process to a grinded surface; removing the peripheral ring; forming a front side seed layer; forming a front side photoresist layer; applying a photolithography process; applying a front side copper plating process; applying a front side solder plating process; stripping the front side photoresist layer; etching the front side seed layer; and applying a singulation process.

Classes IPC  ?

  • H01L 23/31 - Encapsulations, p. ex. couches d’encapsulation, revêtements caractérisées par leur disposition
  • H01L 21/28 - Fabrication des électrodes sur les corps semi-conducteurs par emploi de procédés ou d'appareils non couverts par les groupes
  • H01L 21/304 - Traitement mécanique, p. ex. meulage, polissage, coupe
  • H01L 23/00 - Détails de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide
  • H01L 23/498 - Connexions électriques sur des substrats isolants

18.

SEMICONDUCTOR PACKAGE HAVING HIGH METAL BUMPS AND ULTRA-THIN SUBSTRATE AND METHOD OF MAKING THE SAME

      
Numéro d'application 18783446
Statut En instance
Date de dépôt 2024-07-25
Date de la première publication 2025-02-27
Propriétaire ALPHA AND OMEGA SEMICONDUCTOR INTERNATIONAL LP (Canada)
Inventeur(s)
  • Lv, Lin
  • Yang, Zhen
  • Zhou, Shuhua
  • Wang, Long-Ching

Abrégé

A semiconductor package comprises a semiconductor substrate, a plurality of contact pads, a plurality of metal bumps, a metal layer, and a molding encapsulation. A thickness of the semiconductor substrate is less than 35 microns. A first method comprises the steps of providing a device wafer; attaching a first carrier; applying a thinning process; forming a metal layer; applying a first tape; removing the first carrier; applying a first singulation process; removing the first tape; attaching a second carrier; forming a molding encapsulation; removing the second carrier; forming a plurality of metal bumps; applying a second tape; and applying a singulation process and removing the second tape. A second method comprises the steps of providing a device wafer; attaching a carrier; applying a thinning process; forming a metal layer; forming a molding encapsulation; removing the carrier; forming a plurality of metal bumps; and applying a singulation process.

Classes IPC  ?

  • H01L 23/00 - Détails de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide
  • H01L 21/304 - Traitement mécanique, p. ex. meulage, polissage, coupe
  • H01L 23/31 - Encapsulations, p. ex. couches d’encapsulation, revêtements caractérisées par leur disposition

19.

SEMICONDUCTOR RIGID CHIP-SCALE PACKAGE AND METHOD OF MAKING THE SAME

      
Numéro d'application 18882783
Statut En instance
Date de dépôt 2024-09-12
Date de la première publication 2025-02-27
Propriétaire ALPHA AND OMEGA SEMICONDUCTOR INTERNATIONAL LP (Canada)
Inventeur(s)
  • Lv, Lin
  • Yang, Zhen
  • Zhou, Shuhua
  • Wang, Long-Ching

Abrégé

A semiconductor package comprises a semiconductor substrate, a plurality of contact pads, a seed layer, a first thick metal layer, a second thick metal layer, and a coating metal layer. Direct attachment of the first thick metal layer and the second thick metal layer comprises bonded metal atoms. The first thick metal layer and the second thick metal layer are bonded by an SAB process. A method comprises the steps of providing an upper device portion, providing a lower carrier portion, applying an SAB process, applying a de-bonding process, applying a tape, applying a singulation process, and removing the tape.

Classes IPC  ?

  • H01L 23/00 - Détails de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide
  • H01L 21/3205 - Dépôt de couches non isolantes, p. ex. conductrices ou résistives, sur des couches isolantesPost-traitement de ces couches
  • H01L 21/78 - Fabrication ou traitement de dispositifs consistant en une pluralité de composants à l'état solide ou de circuits intégrés formés dans ou sur un substrat commun avec une division ultérieure du substrat en plusieurs dispositifs individuels

20.

SEMICONDUCTOR PACKAGE HAVING MULTIPLE REDISTRIBUTION LAYERS AND METHOD OF MAKING THE SAME

      
Numéro d'application 18213170
Statut En instance
Date de dépôt 2023-06-22
Date de la première publication 2024-12-26
Propriétaire ALPHA AND OMEGA SEMICONDUCTOR INTERNATIONAL LP (Canada)
Inventeur(s)
  • Niu, Zhiqiang
  • Philbrick, Rhys
  • Wang, Long-Ching
  • Wen, Chunya
  • Xue, Yan Xun

Abrégé

A semiconductor package comprises two or more chips, a first molding layer, a second molding layer, a third molding layer, a fourth molding layer, a bottom redistribution layer (RDL), a middle RDL, and a top RDL. The two or more chips comprise a first chip and a second chip. The top RDL comprises a first copper plate and a second copper plate. A plurality of vias electrically connect the second copper plate to the second chip. A method comprises the steps of preparing two or more chips; forming a chip-level molding layer; forming a middle RDL; forming a lower-level molding layer; forming a bottom RDL; forming a lowest-level molding layer; forming a top RDL; and forming a top-level molding layer so as to fabricate a semiconductor package.

Classes IPC  ?

  • H01L 23/498 - Connexions électriques sur des substrats isolants
  • H01L 23/00 - Détails de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide
  • H01L 23/31 - Encapsulations, p. ex. couches d’encapsulation, revêtements caractérisées par leur disposition
  • H01L 23/48 - Dispositions pour conduire le courant électrique vers le ou hors du corps à l'état solide pendant son fonctionnement, p. ex. fils de connexion ou bornes
  • H01L 23/538 - Dispositions pour conduire le courant électrique à l'intérieur du dispositif pendant son fonctionnement, d'un composant à un autre la structure d'interconnexion entre une pluralité de puces semi-conductrices se trouvant au-dessus ou à l'intérieur de substrats isolants
  • H01L 25/065 - Ensembles consistant en une pluralité de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide les dispositifs étant tous d'un type prévu dans une seule des sous-classes , , , , ou , p. ex. ensembles de diodes redresseuses les dispositifs n'ayant pas de conteneurs séparés les dispositifs étant d'un type prévu dans le groupe

21.

RECESS POLY ESD DIODE FOR POWER MOSFET

      
Numéro d'application 18335131
Statut En instance
Date de dépôt 2023-06-15
Date de la première publication 2024-12-19
Propriétaire Alpha and Omega Semiconductor International LP (Canada)
Inventeur(s)
  • Lui, Sik
  • Wang, Jian

Abrégé

A protection structure for a power transistor includes one or more pairs of back-to-back pn junction diodes formed in a trench polysilicon layer provided in trenches formed in a semiconductor substrate. At least a portion of the trench polysilicon layer protrudes above the top surface of the semiconductor substrate. Alternating N-type doped regions and P-type doped regions are formed in the trench polysilicon layer along a length of the trench. The protection structure, when coupled across the gate and source terminals of the power transistor can be advantageously applied to protect the power transistor from high voltage ESD events.

Classes IPC  ?

  • H01L 27/02 - Dispositifs consistant en une pluralité de composants semi-conducteurs ou d'autres composants à l'état solide formés dans ou sur un substrat commun comprenant des éléments de circuit passif intégrés avec au moins une barrière de potentiel ou une barrière de surface
  • H01L 29/66 - Types de dispositifs semi-conducteurs

22.

Low Capacitance High Holding Voltage Transient Voltage Suppressing Device

      
Numéro d'application 18134829
Statut En instance
Date de dépôt 2023-04-14
Date de la première publication 2024-10-17
Propriétaire Alpha and Omega Semiconductor International LP (Canada)
Inventeur(s)
  • Mallikarjunaswamy, Shekar
  • Luo, Juan

Abrégé

A transient voltage suppressing (TVS) device including a first silicon-controlled rectifier and a voltage clamp having a first terminal and a second terminal. The first terminal is connected to a cathode of the first silicon-controlled rectifier.

Classes IPC  ?

  • H01L 27/02 - Dispositifs consistant en une pluralité de composants semi-conducteurs ou d'autres composants à l'état solide formés dans ou sur un substrat commun comprenant des éléments de circuit passif intégrés avec au moins une barrière de potentiel ou une barrière de surface

23.

DUAL P-BODY DOSE REVERSE-CONDUCTING (DPD-RC) IGBT STRUCTURE

      
Numéro d'application 18129576
Statut En instance
Date de dépôt 2023-03-31
Date de la première publication 2024-10-03
Propriétaire Alpha and Omega Semiconductor International LP (Canada)
Inventeur(s)
  • Guo, Zhibo
  • Padmanabhan, Karthik
  • Guan, Lingpeng
  • Bobde, Madhur

Abrégé

A reverse conducting IGBT comprising a substrate having a top side and a back side opposite the top side, one or more IGBT top side cells, one or more diode top side cells including, an IGBT back side collector region is formed in the back side of the substrate underneath the one or more IGBT top side cells, and a boundary area formed in the back side of the substrate underneath a portion of the one or more diode top side cells.

Classes IPC  ?

  • H01L 27/06 - Dispositifs consistant en une pluralité de composants semi-conducteurs ou d'autres composants à l'état solide formés dans ou sur un substrat commun comprenant des éléments de circuit passif intégrés avec au moins une barrière de potentiel ou une barrière de surface le substrat étant un corps semi-conducteur comprenant une pluralité de composants individuels dans une configuration non répétitive
  • H01L 29/40 - Electrodes
  • H01L 29/739 - Dispositifs du type transistor, c.à d. susceptibles de répondre en continu aux signaux de commande appliqués commandés par effet de champ
  • H01L 29/861 - Diodes

24.

Power semiconductor module

      
Numéro d'application 29838478
Numéro de brevet D1042375
Statut Délivré - en vigueur
Date de dépôt 2022-05-12
Date de la première publication 2024-09-17
Date d'octroi 2024-09-17
Propriétaire ALPHA AND OMEGA SEMICONDUCTOR INTERNATIONAL LP (Canada)
Inventeur(s)
  • Niu, Zhiqiang
  • Suh, Bum-Seok
  • Lee, Jong-Mu
  • Yuan, Jia-Long
  • Lee, Junho
  • Ge, Xiaorong

25.

Power semiconductor module

      
Numéro d'application 29838459
Numéro de brevet D1037187
Statut Délivré - en vigueur
Date de dépôt 2022-05-12
Date de la première publication 2024-07-30
Date d'octroi 2024-07-30
Propriétaire ALPHA AND OMEGA SEMICONDUCTOR INTERNATIONAL LP (Canada)
Inventeur(s)
  • Niu, Zhiqiang
  • Suh, Bum-Seok
  • Lee, Jong-Mu
  • Yuan, Jia-Long
  • Lee, Junho
  • Ge, Xiaorong

26.

Post measurement calibrating translation circuit

      
Numéro d'application 18059887
Numéro de brevet 12126294
Statut Délivré - en vigueur
Date de dépôt 2022-11-29
Date de la première publication 2024-05-30
Date d'octroi 2024-10-22
Propriétaire Alpha and Omega Semiconductor International LP (Canada)
Inventeur(s) Goldman, Steven J.

Abrégé

Apparatus and associated methods relate to a post temperature calibration translation circuit (PTCTC) configured to generate a signal corresponding to a predetermined temperature voltage translation relationship (TVTR). In an illustrative example, the PTCTC may be coupled to a motor controller including a control logic to regulate a power input to a motor based on the TVTR. The PTCTC further includes an input port configured to receive a temperature sensor output based on a predetermined transfer function. At least one analog corrective translation circuit (ACTC), for example, may generate temperature input signals to the motor power controller based on the temperature sensor output. The temperature input signals are generated based on a calibrated transfer function such that the temperature input signals substantially match an output according to the TVTR. Various embodiments may advantageously avoid modification of the control logic when the predetermined transfer function is altered.

Classes IPC  ?

  • H02P 29/68 - Commande ou détermination de la température du moteur ou de l'entraînement basée sur la température d’un composant d’entraînement ou d’un composant semi-conducteur
  • G01K 15/00 - Test ou étalonnage des thermomètres

27.

GS compensation

      
Numéro d'application 17992112
Numéro de brevet 12055565
Statut Délivré - en vigueur
Date de dépôt 2022-11-22
Date de la première publication 2024-05-30
Date d'octroi 2024-08-06
Propriétaire ALPHA AND OMEGA SEMICONDUCTOR INTERNATIONAL LP (Canada)
Inventeur(s) Lee, Gilbert S. Z.

Abrégé

A power MOSFET drain-source on resistance (Rdson) compensation device comprises circuitry configured to receive an input signal proportional to a voltage drop across a power MOSFET, a temperature dependent information and a gate-source voltage dependent information. The circuitry includes control logic and a first linear discrete voltage divider, wherein the first linear discrete voltage divider is configured to output a compensated voltage based on an at least one compensating control signal from the control logic that is based on at least one of the temperature dependent information or gate-source voltage dependent information.

Classes IPC  ?

  • G01R 15/04 - Diviseurs de tension
  • G01R 19/165 - Indication de ce qu'un courant ou une tension est, soit supérieur ou inférieur à une valeur prédéterminée, soit à l'intérieur ou à l'extérieur d'une plage de valeurs prédéterminée
  • G01R 31/26 - Test de dispositifs individuels à semi-conducteurs

28.

Switch mode power converter with synchronous rectifier implementing adaptive gate voltage regulation for fast turn-off

      
Numéro d'application 18058219
Numéro de brevet 12218602
Statut Délivré - en vigueur
Date de dépôt 2022-11-22
Date de la première publication 2024-05-23
Date d'octroi 2025-02-04
Propriétaire Alpha and Omega Semiconductor International LP (Canada)
Inventeur(s)
  • Angkititrakul, Sitthipong
  • Ding, Yu
  • Yin, Jian

Abrégé

A power converter incorporating a synchronous rectifier implements adaptive gate voltage regulation for fast turn-off of the synchronous rectifier. In some embodiments, the adaptive gate voltage regulation circuit and method monitors the slope of the synchronous rectifier current during the on period of the synchronous rectifier. In response to detecting the synchronous rectifier current decreasing rapidly, a larger gate discharge current is applied to quickly discharge the synchronous rectifier gate voltage. In response to detecting the synchronous rectifier current decreasing more moderately, a smaller gate discharge current is applied to discharge the synchronous rectifier gate voltage in a moderate manner. When the synchronous rectifier can be turned off quickly, large reverse current and large drain voltage spike at the synchronous rectifier is avoided. The adaptive gate voltage regulation circuit and method is particularly useful when the power converter is operated in the discontinuous conduction mode.

Classes IPC  ?

  • H02M 3/335 - Transformation d'une puissance d'entrée en courant continu en une puissance de sortie en courant continu avec transformation intermédiaire en courant alternatif par convertisseurs statiques utilisant des tubes à décharge avec électrode de commande ou des dispositifs à semi-conducteurs avec électrodes de commande pour produire le courant alternatif intermédiaire utilisant des dispositifs du type triode ou transistor exigeant l'application continue d'un signal de commande utilisant uniquement des dispositifs à semi-conducteurs
  • H02M 1/36 - Moyens pour mettre en marche ou arrêter les convertisseurs

29.

Artificial dual closed-loop full-time inductor current sensing

      
Numéro d'application 17992249
Numéro de brevet 12301091
Statut Délivré - en vigueur
Date de dépôt 2022-11-22
Date de la première publication 2024-05-23
Date d'octroi 2025-05-13
Propriétaire ALPHA AND OMEGA SEMICONDUCTOR INTERNATIONAL LP (Canada)
Inventeur(s) Lee, Gilbert S. Z.

Abrégé

A device, system, and method for inductor current sensing in a Switch Mode Power Supply (SMPS) are described. An input node signal indicating a voltage level at a switch node is sampled at a first time point and a second time point. An artificial ramp signal is generated and adjusted based on the first sampled node voltage and the second sampled node voltage to generate an output ramp signal having a triangular wave form with a rising slope proportional to the rising slope of the inductor current and a falling slope proportional to the falling slope of the inductor current.

Classes IPC  ?

  • H02M 3/158 - Transformation d'une puissance d'entrée en courant continu en une puissance de sortie en courant continu sans transformation intermédiaire en courant alternatif par convertisseurs statiques utilisant des tubes à décharge avec électrode de commande ou des dispositifs à semi-conducteurs avec électrode de commande utilisant des dispositifs du type triode ou transistor exigeant l'application continue d'un signal de commande utilisant uniquement des dispositifs à semi-conducteurs avec commande automatique de la tension ou du courant de sortie, p. ex. régulateurs à commutation comprenant plusieurs dispositifs à semi-conducteurs comme dispositifs de commande finale pour une charge unique
  • H02M 1/00 - Détails d'appareils pour transformation

30.

SWITCH MODE POWER CONVERTER WITH SYNCHRONOUS RECTIFIER IMPLEMENTING ADAPTIVE TURN-OFF VOLTAGE

      
Numéro d'application 18053036
Statut En instance
Date de dépôt 2022-11-07
Date de la première publication 2024-05-09
Propriétaire Alpha and Omega Semiconductor International LP (Canada)
Inventeur(s)
  • Ding, Yu
  • Angkititrakul, Sitthipong
  • Yin, Jian

Abrégé

A power converter incorporating a synchronous rectifier implements adaptive turn-off voltage control for fast turn-off of the synchronous rectifier in the continuous conduction mode. In some embodiments, the synchronous rectifier turn off detection threshold is adaptively changed as a function of the detected operation mode of the power converter. In response to detecting the power converter being operated in the continuous conduction mode, the synchronous rectifier turn off detection threshold is set to a voltage value farther away from zero volt as compared to the nominal turn off detection threshold. In this manner, the synchronous rectifier can be turned off earlier while in the continuous conduction mode. When the synchronous rectifier can be turned off quickly, large reverse current or negative current as well as large drain voltage spike at the synchronous rectifier can be avoided. The reliability of the synchronous rectifier and the power converter is improved.

Classes IPC  ?

  • H02M 3/335 - Transformation d'une puissance d'entrée en courant continu en une puissance de sortie en courant continu avec transformation intermédiaire en courant alternatif par convertisseurs statiques utilisant des tubes à décharge avec électrode de commande ou des dispositifs à semi-conducteurs avec électrodes de commande pour produire le courant alternatif intermédiaire utilisant des dispositifs du type triode ou transistor exigeant l'application continue d'un signal de commande utilisant uniquement des dispositifs à semi-conducteurs
  • H02M 1/36 - Moyens pour mettre en marche ou arrêter les convertisseurs

31.

SENSEFET for motor control

      
Numéro d'application 18049969
Numéro de brevet 12160196
Statut Délivré - en vigueur
Date de dépôt 2022-10-26
Date de la première publication 2024-05-02
Date d'octroi 2024-12-03
Propriétaire Alpha and Omega Semiconductor International LP (Canada)
Inventeur(s)
  • He, Chengyuan
  • Angkititraku, Sitthipong
  • Yin, Jian
  • Chen, Lin

Abrégé

Apparatus and associated methods relate to a Source Terminal Replication Compensation Circuit for simulating an accurate fraction of a load current. In an illustrative example, a Source Terminal Replication Compensation Circuit (STRCC) may be connected to a motor driving circuit. The STRCC, for example, may include a simulation transistor configured to have a simulated structure of a main transistor in a motor driving circuit. The STRCC may include, for example, a disturbance rejection module (DRM). The DRM may be connected to a source terminal of the sense transistor, and a source terminal of the main transistor. When the DRM is connected to a current sensing resistor, a sense current is generated as a predetermined fraction of a load current of the motor driving circuit, wherein the predetermined fraction is less than 1%. Various embodiments may advantageously reduce heat dissipations at the current sensor resistor.

Classes IPC  ?

  • G01R 19/165 - Indication de ce qu'un courant ou une tension est, soit supérieur ou inférieur à une valeur prédéterminée, soit à l'intérieur ou à l'extérieur d'une plage de valeurs prédéterminée
  • H02P 6/28 - Dispositions pour la commande du courant
  • H02P 27/08 - Dispositions ou procédés pour la commande de moteurs à courant alternatif caractérisés par le type de tension d'alimentation utilisant une tension d’alimentation à fréquence variable, p. ex. tension d’alimentation d’onduleurs ou de convertisseurs utilisant des convertisseurs de courant continu en courant alternatif ou des onduleurs avec modulation de largeur d'impulsions
  • H02K 7/14 - Association structurelle à des charges mécaniques, p. ex. à des machines-outils portatives ou des ventilateurs

32.

SEMICONDUCTOR PACKAGE HAVING REDUCED PARASITIC INDUCTANCE

      
Numéro d'application 17946992
Statut En instance
Date de dépôt 2022-09-16
Date de la première publication 2024-03-21
Propriétaire ALPHA AND OMEGA SEMICONDUCTOR INTERNATIONAL LP (Canada)
Inventeur(s)
  • Xue, Yan Xun
  • Chen, Lin
  • Wang, Long-Ching
  • Ye, Hui

Abrégé

A semiconductor package includes a lead frame, a low side field-effect transistor (FET), a high side FET, a metal clip, and a molding encapsulation. The low side FET is flipped and is attached to a first die paddle of the lead frame. The lead frame comprises one or more voltage input (Vin) leads; a gate lead; one or more switching node (Lx) leads; a first die paddle; a second die paddle; and an end paddle. Each of an exposed bottom surface of the one or more Lx leads is directly connected to an exposed bottom surface of the end paddle. A longitudinal direction of an exposed bottom surface of the gate lead is perpendicular to a longitudinal direction of each of the exposed bottom surface of the one or more Lx leads. An entirely of each of the one or more Vin leads is of the full thickness.

Classes IPC  ?

  • H01L 23/495 - Cadres conducteurs
  • H01L 23/00 - Détails de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide
  • H01L 23/31 - Encapsulations, p. ex. couches d’encapsulation, revêtements caractérisées par leur disposition

33.

HVIC DEVICE WITH COMBINED LEVEL SHIFTER AND BOOST DIODE IN JUNCTION TERMINATION REGION

      
Numéro d'application 17892007
Statut En instance
Date de dépôt 2022-08-19
Date de la première publication 2024-02-22
Propriétaire Alpha and Omega Semiconductor International LP (Canada)
Inventeur(s)
  • Mallikarjunaswamy, Shekar
  • Kim, Jongjib
  • Tran, Son

Abrégé

A power device, circuit and method of making are described. The power device circuit includes a semiconductor substrate composition having a substrate layer of a first conductivity type wherein the first conductivity type is opposite a second conductivity type. Two or more lateral double diffused metal oxide semiconductor (LDMOS) devices are formed in the substrate layer and integrated into an isolation region of a high voltage well, wherein each LDMOS is isolated from a power device substrate area by an isolator structure formed from the substrate layer. One or more boost structures are integrated into the isolation region of the high voltage well wherein the one or more boost structures are in contact with the high voltage well and extend into the isolation region of the high voltage well.

Classes IPC  ?

  • H03K 3/011 - Modifications du générateur pour compenser les variations de valeurs physiques, p. ex. tension, température
  • H03K 17/687 - Commutation ou ouverture de porte électronique, c.-à-d. par d'autres moyens que la fermeture et l'ouverture de contacts caractérisée par l'utilisation de composants spécifiés par l'utilisation, comme éléments actifs, de dispositifs à semi-conducteurs les dispositifs étant des transistors à effet de champ
  • H01L 29/78 - Transistors à effet de champ l'effet de champ étant produit par une porte isolée
  • H01L 29/10 - Corps semi-conducteurs caractérisés par les formes, les dimensions relatives, ou les dispositions des régions semi-conductrices avec des régions semi-conductrices connectées à une électrode ne transportant pas le courant à redresser, amplifier ou commuter, cette électrode faisant partie d'un dispositif à semi-conducteur qui comporte trois électrodes ou plus
  • H01L 29/06 - Corps semi-conducteurs caractérisés par les formes, les dimensions relatives, ou les dispositions des régions semi-conductrices
  • H01L 29/40 - Electrodes

34.

Semiconductor package having wettable lead flanks and tie bars and method of making the same

      
Numéro d'application 17852356
Numéro de brevet 12261101
Statut Délivré - en vigueur
Date de dépôt 2022-06-28
Date de la première publication 2023-12-28
Date d'octroi 2025-03-25
Propriétaire ALPHA AND OMEGA SEMICONDUCTOR INTERNATIONAL LP (Canada)
Inventeur(s)
  • Xue, Yan Xun
  • Bobde, Madhur
  • Wang, Long-Ching
  • Zeng, Xiaoguang

Abrégé

A semiconductor package includes a lead frame, a chip, and a molding encapsulation. The lead frame comprises a die paddle, a first plurality of leads, additional one or more leads, a second plurality of leads, a first tie bar, a second tie bar, a third tie bar, and a fourth tie bar. A respective end surface of each lead of the first plurality of leads, the additional one or more leads, and the second plurality of leads is plated with a metal. A respective end surface of the first tie bar, the second tie bar, the third tie bar, and the fourth tie bar is not plated with the metal. A method for fabricating a semiconductor package includes the steps of providing a lead frame array, mounting a chip, forming a molding encapsulation, applying a trimming process, applying a plating process, and applying a singulation process.

Classes IPC  ?

  • H01L 23/495 - Cadres conducteurs
  • H01L 21/48 - Fabrication ou traitement de parties, p. ex. de conteneurs, avant l'assemblage des dispositifs, en utilisant des procédés non couverts par l'un uniquement des groupes ou
  • H01L 23/00 - Détails de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide

35.

Semiconductor package having smart power stage and E-fuse solution

      
Numéro d'application 18242460
Numéro de brevet 12113016
Statut Délivré - en vigueur
Date de dépôt 2023-09-05
Date de la première publication 2023-12-28
Date d'octroi 2024-10-08
Propriétaire ALPHA AND OMEGA SEMICONDUCTOR INTERNATIONAL LP (Canada)
Inventeur(s) Upadhyaya, Prabal

Abrégé

A semiconductor package comprises a lead frame, a low side metal-oxide-semiconductor field-effect transistor (MOSFET), an E-fuse MOSFET, a high side MOSFET, a metal connection, a gate driver, an E-fuse IC, and a molding encapsulation. A buck converter comprises a smart power stage (SPS) network and an E-fuse solution network. The SPS network comprises a high side switch, a low side switch, and a gate driver. A drain of the low side switch is coupled to a source of the high side switch via a switch node. The gate driver is coupled to a gate of the high side switch and a gate of the low side switch. The E-fuse solution network comprises a sense resistor, an E-fuse switch, an E-fuse integrated circuit (IC), and an SD circuit.

Classes IPC  ?

  • H01L 23/31 - Encapsulations, p. ex. couches d’encapsulation, revêtements caractérisées par leur disposition
  • H01L 23/495 - Cadres conducteurs
  • H01L 23/50 - Dispositions pour conduire le courant électrique vers le ou hors du corps à l'état solide pendant son fonctionnement, p. ex. fils de connexion ou bornes pour des dispositifs à circuit intégré
  • H01L 23/525 - Dispositions pour conduire le courant électrique à l'intérieur du dispositif pendant son fonctionnement, d'un composant à un autre comprenant des interconnexions externes formées d'une structure multicouche de couches conductrices et isolantes inséparables du corps semi-conducteur sur lequel elles ont été déposées avec des interconnexions modifiables
  • H01L 23/62 - Protection contre l'excès de courant ou la surcharge, p. ex. fusibles, shunts
  • H01L 27/088 - Dispositifs consistant en une pluralité de composants semi-conducteurs ou d'autres composants à l'état solide formés dans ou sur un substrat commun comprenant des éléments de circuit passif intégrés avec au moins une barrière de potentiel ou une barrière de surface le substrat étant un corps semi-conducteur comprenant uniquement des composants semi-conducteurs d'un seul type comprenant uniquement des composants à effet de champ les composants étant des transistors à effet de champ à porte isolée
  • H02M 3/158 - Transformation d'une puissance d'entrée en courant continu en une puissance de sortie en courant continu sans transformation intermédiaire en courant alternatif par convertisseurs statiques utilisant des tubes à décharge avec électrode de commande ou des dispositifs à semi-conducteurs avec électrode de commande utilisant des dispositifs du type triode ou transistor exigeant l'application continue d'un signal de commande utilisant uniquement des dispositifs à semi-conducteurs avec commande automatique de la tension ou du courant de sortie, p. ex. régulateurs à commutation comprenant plusieurs dispositifs à semi-conducteurs comme dispositifs de commande finale pour une charge unique

36.

Power converter for high power density applications

      
Numéro d'application 18241836
Numéro de brevet 12015336
Statut Délivré - en vigueur
Date de dépôt 2023-09-01
Date de la première publication 2023-12-21
Date d'octroi 2024-06-18
Propriétaire ALPHA AND OMEGA SEMICONDUCTOR INTERNATIONAL LP (Canada)
Inventeur(s)
  • Yu, Ziwei
  • Chen, Lin
  • Niu, Zhiqiang

Abrégé

A power semiconductor package comprises a lead frame, a semiconductor chip, and a molding encapsulation. The lead frame comprises an elevated section comprising a source section; a drain section; and a plurality of leads. The semiconductor chip includes a metal-oxide-semiconductor field-effect transistor (MOSFET) disposed over the lead frame. The semiconductor chip comprises a source electrode, a drain electrode, and a gate electrode. The source electrode of the semiconductor chip is electrically and mechanically connected to the source section of the elevated section of the lead frame. The semiconductor chip is served as a low side field-effect transistor as a flipped-chip connected to a heat sink by a first thermal interface material. A high side field-effect transistor is connected to the heat sink by a second thermal interface material. The low side field-effect transistor and the high side field-effect transistor are mounted on a printed circuit board.

Classes IPC  ?

  • H05K 7/20 - Modifications en vue de faciliter la réfrigération, l'aération ou le chauffage
  • H02M 1/44 - Circuits ou dispositions pour corriger les interférences électromagnétiques dans les convertisseurs ou les onduleurs
  • H05K 1/11 - Éléments imprimés pour réaliser des connexions électriques avec ou entre des circuits imprimés
  • H05K 1/18 - Circuits imprimés associés structurellement à des composants électriques non imprimés

37.

Switching regulator implementing negative current protection

      
Numéro d'application 17661742
Numéro de brevet 12212234
Statut Délivré - en vigueur
Date de dépôt 2022-05-02
Date de la première publication 2023-11-02
Date d'octroi 2025-01-28
Propriétaire Alpha and Omega Semiconductor International LP (Canada)
Inventeur(s)
  • Zhang, Zhiye
  • Lee, Gilbert S. Z.

Abrégé

A controller for a switching regulator incorporates a protection circuit to limit the negative current to a negative current threshold while operating the switching regulator to sink current from the load without damage to the power switches. In some embodiments, in response to the negative current reaching the negative current threshold, the protection circuit turns off the low-side power switch and turns on the high-side power switch for a maximum time period. In the event the negative current has not recovered, the high-side power switch and the low-side power switch are both turned off while the high-side power switch conducts the negative current through the high-side power switch body diode. When the negative current recovers to a recovery level, the low-side power switch can then be turned on. The protection circuit repeats the process each time the negative current is detected to have reached the negative current threshold.

Classes IPC  ?

  • H02M 3/158 - Transformation d'une puissance d'entrée en courant continu en une puissance de sortie en courant continu sans transformation intermédiaire en courant alternatif par convertisseurs statiques utilisant des tubes à décharge avec électrode de commande ou des dispositifs à semi-conducteurs avec électrode de commande utilisant des dispositifs du type triode ou transistor exigeant l'application continue d'un signal de commande utilisant uniquement des dispositifs à semi-conducteurs avec commande automatique de la tension ou du courant de sortie, p. ex. régulateurs à commutation comprenant plusieurs dispositifs à semi-conducteurs comme dispositifs de commande finale pour une charge unique
  • H02M 1/00 - Détails d'appareils pour transformation
  • H02M 1/088 - Circuits spécialement adaptés à la production d'une tension de commande pour les dispositifs à semi-conducteurs incorporés dans des convertisseurs statiques pour la commande simultanée de dispositifs à semi-conducteurs connectés en série ou en parallèle
  • H02M 1/32 - Moyens pour protéger les convertisseurs autrement que par mise hors circuit automatique

38.

SEMICONDUCTOR POWER MODULE PACKAGE HAVING LEAD FRAME ANCHORED BARS

      
Numéro d'application 17722682
Statut En instance
Date de dépôt 2022-04-18
Date de la première publication 2023-10-19
Propriétaire ALPHA AND OMEGA SEMICONDUCTOR INTERNATIONAL LP (Canada)
Inventeur(s)
  • Niu, Zhiqiang
  • Suh, Bum-Seok
  • Lee, Junho
  • Lee, Jong-Mu
  • Lu, Jun
  • Ge, Xiaorong

Abrégé

A power module includes a lead frame, a substrate mounted on the lead frame, a first anchor pad, a second anchor pad, a plurality of die pads, and a plurality of transistor dies. The lead frame includes a first lead frame anchored bar attached to the first anchor pad, and a second lead frame anchored bar attached to the second anchor pad. The power module may include a single control IC or two or more control ICs. For the case including a single control IC, the singe control IC controls a first transistor, a second transistor, a third transistor, a fourth transistor, a fifth transistor, and a sixth transistor. For the case including two control ICs, a low voltage IC controls a first transistor, a second transistor, and a third transistor and the high voltage IC controls a fourth transistor, a fifth transistor, and a sixth transistor.

Classes IPC  ?

  • H01L 23/495 - Cadres conducteurs
  • H01L 23/00 - Détails de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide

39.

Chip scale package (CSP) semiconductor device having thin substrate

      
Numéro d'application 17701695
Numéro de brevet 12243808
Statut Délivré - en vigueur
Date de dépôt 2022-03-23
Date de la première publication 2023-09-28
Date d'octroi 2025-03-04
Propriétaire ALPHA AND OMEGA SEMICONDUCTOR INTERNATIONAL LP (Canada)
Inventeur(s)
  • Lv, Lin
  • Zhou, Shuhua
  • Wang, Long-Ching
  • Lu, Jun

Abrégé

A semiconductor device comprises a semiconductor substrate, a plurality of metal layers, an adhesive layer, a compound layer, and a plurality of contact pads. A thickness of the semiconductor substrate is in a range from 15 μm to 35 μm. A thickness of the compound layer is larger than the thickness of the semiconductor substrate. A coefficient of thermal expansion of the compound layer is less than or equal to 9 ppm/° C. A glass transition temperature of the compound layer is larger than 150° C. The plurality of metal layers comprises a first titanium layer, a first nickel layer, a silver layer, a second nickel layer, and a metallic layer. In a first example, the metallic layer is a second titanium layer. In a second example, the metallic layer is a Titanium Nitride (TiN) layer.

Classes IPC  ?

  • H01L 23/482 - Dispositions pour conduire le courant électrique vers le ou hors du corps à l'état solide pendant son fonctionnement, p. ex. fils de connexion ou bornes formées de couches conductrices inséparables du corps semi-conducteur sur lequel elles ont été déposées
  • H01L 23/29 - Encapsulations, p. ex. couches d’encapsulation, revêtements caractérisées par le matériau
  • H01L 23/00 - Détails de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide
  • H01L 27/088 - Dispositifs consistant en une pluralité de composants semi-conducteurs ou d'autres composants à l'état solide formés dans ou sur un substrat commun comprenant des éléments de circuit passif intégrés avec au moins une barrière de potentiel ou une barrière de surface le substrat étant un corps semi-conducteur comprenant uniquement des composants semi-conducteurs d'un seul type comprenant uniquement des composants à effet de champ les composants étant des transistors à effet de champ à porte isolée

40.

Circuit and method for controlling switching regulator with ultrasonic mode

      
Numéro d'application 17701873
Numéro de brevet 11848608
Statut Délivré - en vigueur
Date de dépôt 2022-03-23
Date de la première publication 2023-09-28
Date d'octroi 2023-12-19
Propriétaire ALPHA AND OMEGA SEMICONDUCTOR INTERNATIONAL LP (Canada)
Inventeur(s)
  • Chang, Chi-Kuang
  • Tsai, Cheng-Hsiung

Abrégé

A control circuit for controlling a switching regulator includes a timer, a comparator, a driver circuit and a controller. The timer generates an input signal indicative of whether a predetermined amount of time has elapsed since an activation of a drive signal. The comparator is configured to compare a feedback voltage with a reference voltage to generate a comparison signal. The driver circuit is controlled by a control signal to generate the drive signal according to one of the input signal and the comparison signal. The control signal indicates whether a mode is enabled. When the mode is enabled, the driver circuit is configured to generate the drive signal according to the input signal. The controller is configured to, in response to an activation of the input signal, generate the control signal according to a result of a comparison of the feedback voltage with another reference voltage higher than the reference voltage.

Classes IPC  ?

  • H02M 3/156 - Transformation d'une puissance d'entrée en courant continu en une puissance de sortie en courant continu sans transformation intermédiaire en courant alternatif par convertisseurs statiques utilisant des tubes à décharge avec électrode de commande ou des dispositifs à semi-conducteurs avec électrode de commande utilisant des dispositifs du type triode ou transistor exigeant l'application continue d'un signal de commande utilisant uniquement des dispositifs à semi-conducteurs avec commande automatique de la tension ou du courant de sortie, p. ex. régulateurs à commutation
  • H02M 1/00 - Détails d'appareils pour transformation

41.

Intelligent power module containing exposed surfaces of transistor die supporting elements

      
Numéro d'application 17683354
Numéro de brevet 12249562
Statut Délivré - en vigueur
Date de dépôt 2022-03-01
Date de la première publication 2023-09-07
Date d'octroi 2025-03-11
Propriétaire ALPHA AND OMEGA SEMICONDUCTOR INTERNATIONAL LP (Canada)
Inventeur(s)
  • Niu, Zhiqiang
  • Suh, Bum-Seok
  • Lee, Junho
  • Lee, Jong-Mu
  • Ge, Xiaorong

Abrégé

An intelligent power module (IPM) comprises a first transistor die supporting element, a second transistor die supporting element, a third transistor die supporting element, and a fourth transistor die supporting element, a first transistor, a second transistor, a third transistor, a fourth transistor, a fifth transistor, a sixth transistor, a tie bar, a low voltage IC, a high voltage IC, a plurality of leads, a first slanted section, a second slanted section, a third slanted section, a fourth slanted section, a fifth slanted section, and a molding encapsulation. A respective bottom surface of each of the first, second, third, and fourth transistor die supporting elements are exposed from the molding encapsulation.

Classes IPC  ?

  • H01L 23/495 - Cadres conducteurs
  • H01L 23/00 - Détails de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide
  • H01L 23/31 - Encapsulations, p. ex. couches d’encapsulation, revêtements caractérisées par leur disposition
  • H02P 29/00 - Dispositions pour la régulation ou la commande des moteurs électriques, adaptées à des moteurs à courant alternatif et à courant continu

42.

Multi-phase switching regulator incorporating phase current balance circuit

      
Numéro d'application 18317059
Numéro de brevet 12027983
Statut Délivré - en vigueur
Date de dépôt 2023-05-13
Date de la première publication 2023-09-07
Date d'octroi 2024-07-02
Propriétaire Alpha and Omega Semiconductor International LP (USA)
Inventeur(s)
  • Philbrick, Rhys S. A.
  • Laur, Steven P.
  • Archibald, Nicholas I.

Abrégé

A multi-phase current mode hysteretic modulator implements phase current balancing among the multiple power stages using slope-compensated emulated phase current signals and individual phase control signal for each phase. In some embodiments, the slope-compensated emulated phase current signals of all the phases are averaged and compared to the slope-compensated emulated phase current signal of each phase to generate a phase current balance control signal for each phase. The phase current balance control signal is combined with the voltage control loop error signal to generate a phase control signal for each phase where the phase control signals are generated for the multiple phases to control the phase current delivered by each power stage.

Classes IPC  ?

  • H02M 3/158 - Transformation d'une puissance d'entrée en courant continu en une puissance de sortie en courant continu sans transformation intermédiaire en courant alternatif par convertisseurs statiques utilisant des tubes à décharge avec électrode de commande ou des dispositifs à semi-conducteurs avec électrode de commande utilisant des dispositifs du type triode ou transistor exigeant l'application continue d'un signal de commande utilisant uniquement des dispositifs à semi-conducteurs avec commande automatique de la tension ou du courant de sortie, p. ex. régulateurs à commutation comprenant plusieurs dispositifs à semi-conducteurs comme dispositifs de commande finale pour une charge unique
  • H02M 1/00 - Détails d'appareils pour transformation

43.

High bandwidth constant on-time PWM control

      
Numéro d'application 18163016
Numéro de brevet 11863057
Statut Délivré - en vigueur
Date de dépôt 2023-02-01
Date de la première publication 2023-08-10
Date d'octroi 2024-01-02
Propriétaire Alpha and Omega Semiconductor International LP (Canada)
Inventeur(s) Young, Chris M.

Abrégé

out may, for example, correspond to a pulse-width modulated output delivered to a load through an inductor. Various embodiments may advantageously increase the effective bandwidth of the modulation circuit while maintaining desired frequency response characteristics.

Classes IPC  ?

  • H02M 3/157 - Transformation d'une puissance d'entrée en courant continu en une puissance de sortie en courant continu sans transformation intermédiaire en courant alternatif par convertisseurs statiques utilisant des tubes à décharge avec électrode de commande ou des dispositifs à semi-conducteurs avec électrode de commande utilisant des dispositifs du type triode ou transistor exigeant l'application continue d'un signal de commande utilisant uniquement des dispositifs à semi-conducteurs avec commande automatique de la tension ou du courant de sortie, p. ex. régulateurs à commutation avec commande numérique
  • H02M 1/00 - Détails d'appareils pour transformation
  • H02M 3/156 - Transformation d'une puissance d'entrée en courant continu en une puissance de sortie en courant continu sans transformation intermédiaire en courant alternatif par convertisseurs statiques utilisant des tubes à décharge avec électrode de commande ou des dispositifs à semi-conducteurs avec électrode de commande utilisant des dispositifs du type triode ou transistor exigeant l'application continue d'un signal de commande utilisant uniquement des dispositifs à semi-conducteurs avec commande automatique de la tension ou du courant de sortie, p. ex. régulateurs à commutation
  • H02M 3/158 - Transformation d'une puissance d'entrée en courant continu en une puissance de sortie en courant continu sans transformation intermédiaire en courant alternatif par convertisseurs statiques utilisant des tubes à décharge avec électrode de commande ou des dispositifs à semi-conducteurs avec électrode de commande utilisant des dispositifs du type triode ou transistor exigeant l'application continue d'un signal de commande utilisant uniquement des dispositifs à semi-conducteurs avec commande automatique de la tension ou du courant de sortie, p. ex. régulateurs à commutation comprenant plusieurs dispositifs à semi-conducteurs comme dispositifs de commande finale pour une charge unique

44.

High density shield gate transistor structure and method of making

      
Numéro d'application 17581796
Numéro de brevet 12295166
Statut Délivré - en vigueur
Date de dépôt 2022-01-21
Date de la première publication 2023-07-27
Date d'octroi 2025-05-06
Propriétaire ALPHA AND OMEGA SEMICONDUCTOR INTERNATIONAL LP (Canada)
Inventeur(s)
  • Bobde, Madhur
  • Lui, Sik
  • Zhang, Lei
  • Wang, Xiaobin

Abrégé

A device and a method of making the device comprising, a semiconductor substrate layer and an epitaxial layer formed on the semiconductor substrate. One or more trenches are formed in the epitaxial layer, each trench having a pair of opposing sidewalls, wherein a distance between the opposing sidewalls is greater near a bottom of the trench than near a top of the trench, wherein the bottom of the trench is closer to the semiconductor substrate layer than the top.

Classes IPC  ?

  • H01L 29/423 - Electrodes caractérisées par leur forme, leurs dimensions relatives ou leur disposition relative ne transportant pas le courant à redresser, à amplifier ou à commuter
  • H10D 62/17 - Régions semi-conductrices connectées à des électrodes ne transportant pas de courant à redresser, amplifier ou commuter, p. ex. régions de canal
  • H10D 64/27 - Électrodes ne transportant pas le courant à redresser, à amplifier, à faire osciller ou à commuter, p. ex. grilles
  • H10D 84/01 - Fabrication ou traitement
  • H10D 84/03 - Fabrication ou traitement caractérisés par l'utilisation de technologies basées sur les matériaux utilisant une technologie du groupe IV, p. ex. technologie au silicium ou au carbure de silicium [SiC]

45.

Semiconductor package having mold locking feature

      
Numéro d'application 17566294
Numéro de brevet 12142548
Statut Délivré - en vigueur
Date de dépôt 2021-12-30
Date de la première publication 2023-07-06
Date d'octroi 2024-11-12
Propriétaire ALPHA AND OMEGA SEMICONDUCTOR INTERNATIONAL LP (Canada)
Inventeur(s)
  • Xue, Yan Xun
  • Wang, Long-Ching
  • Zeng, Xiaoguang
  • Alin, Mary Jane R.
  • Zhou, Hailin
  • Shen, Guobing

Abrégé

A semiconductor package comprises a lead frame, a chip, and a molding encapsulation. The lead frame comprises one or more die paddles comprising a first die paddle. The first die paddle comprises one or more through holes, one or more protrusions with grooves on top surfaces of the one or more protrusions, or one or more squeezed extensions. Each of the one or more through holes is filled with a respective portion of the molding encapsulation. Each of the one or more through holes may be of a rectangular shape, a rectangular shape with four filleted corners, a circular shape, or an oval shape. Each of the grooves is filled with a respective portion of the molding encapsulation. A respective side wall of each of the one or more squeezed extensions is of a swallowtail shape. The swallowtail shape directly contacts the molding encapsulation.

Classes IPC  ?

  • H01L 23/495 - Cadres conducteurs
  • H01L 23/00 - Détails de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide
  • H01L 23/31 - Encapsulations, p. ex. couches d’encapsulation, revêtements caractérisées par leur disposition

46.

Switching regulator implementing power recycling

      
Numéro d'application 17698837
Numéro de brevet 11876456
Statut Délivré - en vigueur
Date de dépôt 2022-03-18
Date de la première publication 2023-06-08
Date d'octroi 2024-01-16
Propriétaire Alpha and Omega Semiconductor International LP (Canada)
Inventeur(s)
  • Archibald, Nicholas I.
  • Laur, Steven P.
  • Philbrick, Rhys S. A.

Abrégé

A controller for a switching regulator receiving an input voltage and generating a regulated output voltage includes a buck control circuit and a boost control circuit. The controller activates the buck control circuit to generate the regulated output voltage having a first voltage value less than the input voltage. The controller activates the boost control circuit to return charges stored on the output capacitor at the output node to the input node, thereby driving the regulated output voltage to a second voltage value lower than the first voltage value. In some embodiments, in response to a command instructing the controller to allow the output voltage to decay, the controller operates in the boost mode using the boost control circuit to recycle the stored charge at the output node while ramping down the output voltage.

Classes IPC  ?

  • H02M 3/158 - Transformation d'une puissance d'entrée en courant continu en une puissance de sortie en courant continu sans transformation intermédiaire en courant alternatif par convertisseurs statiques utilisant des tubes à décharge avec électrode de commande ou des dispositifs à semi-conducteurs avec électrode de commande utilisant des dispositifs du type triode ou transistor exigeant l'application continue d'un signal de commande utilisant uniquement des dispositifs à semi-conducteurs avec commande automatique de la tension ou du courant de sortie, p. ex. régulateurs à commutation comprenant plusieurs dispositifs à semi-conducteurs comme dispositifs de commande finale pour une charge unique
  • H02M 1/00 - Détails d'appareils pour transformation
  • H02M 1/36 - Moyens pour mettre en marche ou arrêter les convertisseurs

47.

Method and circuit for sensing MOSFET temperature for load switch application

      
Numéro d'application 17524566
Numéro de brevet 11774296
Statut Délivré - en vigueur
Date de dépôt 2021-11-11
Date de la première publication 2023-05-11
Date d'octroi 2023-10-03
Propriétaire ALPHA AND OMEGA SEMICONDUCTOR INTERNATIONAL LP (Canada)
Inventeur(s)
  • Wang, Zhenyu
  • Yin, Jian
  • Guan, Lingpeng
  • Angkititrakul, Sitthipong
  • Bartholomeusz, Christopher Ben
  • Wang, Xiaobin

Abrégé

A method and device for temperature monitoring of a power transistor formed in a semiconductor die comprising are disclosed. A side of a temperature-sensing resistor disposed in the semiconductor die is coupled to a voltage input side of the power transistor. A controller coupled to a second side of the temperature-sensing resistor is configured to detect a voltage across the resistor and trigger a temperature related corrective action using the detected voltage.

Classes IPC  ?

  • G01K 7/01 - Mesure de la température basée sur l'utilisation d'éléments électriques ou magnétiques directement sensibles à la chaleur utilisant des éléments semi-conducteurs à jonctions PN
  • H02H 5/04 - Circuits de protection de sécurité pour déconnexion automatique due directement à un changement indésirable des conditions non électriques normales de travail avec ou sans reconnexion sensibles à une température anormale
  • G01K 7/22 - Mesure de la température basée sur l'utilisation d'éléments électriques ou magnétiques directement sensibles à la chaleur utilisant des éléments résistifs l'élément étant une résistance non linéaire, p. ex. une thermistance
  • G01K 7/28 - Mesure de la température basée sur l'utilisation d'éléments électriques ou magnétiques directement sensibles à la chaleur utilisant des éléments résistifs l'élément étant un électrolyte dans un circuit spécialement adapté, p. ex. un circuit en pont
  • H02H 9/00 - Circuits de protection de sécurité pour limiter l'excès de courant ou de tension sans déconnexion
  • H02H 9/02 - Circuits de protection de sécurité pour limiter l'excès de courant ou de tension sans déconnexion sensibles à un excès de courant
  • H02H 9/04 - Circuits de protection de sécurité pour limiter l'excès de courant ou de tension sans déconnexion sensibles à un excès de tension

48.

Power converter for high power density

      
Numéro d'application 17513341
Numéro de brevet 11750089
Statut Délivré - en vigueur
Date de dépôt 2021-10-28
Date de la première publication 2023-05-04
Date d'octroi 2023-09-05
Propriétaire ALPHA AND OMEGA SEMICONDUCTOR INTERNATIONAL LP (Canada)
Inventeur(s)
  • Yu, Ziwei
  • Chen, Lin
  • Niu, Zhiqiang

Abrégé

A power semiconductor package comprises a lead frame, a semiconductor chip, and a molding encapsulation. The lead frame comprises an elevated section comprising a source section; a drain section; and a plurality of leads. The semiconductor chip includes a metal-oxide-semiconductor field-effect transistor (MOSFET) disposed over the lead frame. The semiconductor chip comprises a source electrode, a drain electrode, and a gate electrode. The source electrode of the semiconductor chip is electrically and mechanically connected to the source section of the elevated section of the lead frame. The semiconductor chip is served as a low side field-effect transistor as a flipped-chip connected to a heat sink by a first thermal interface material. A high side field-effect transistor is connected to the heat sink by a second thermal interface material. The low side field-effect transistor and the high side field-effect transistor are mounted on a printed circuit board.

Classes IPC  ?

  • H05K 7/20 - Modifications en vue de faciliter la réfrigération, l'aération ou le chauffage
  • H02M 1/44 - Circuits ou dispositions pour corriger les interférences électromagnétiques dans les convertisseurs ou les onduleurs
  • H05K 1/18 - Circuits imprimés associés structurellement à des composants électriques non imprimés
  • H05K 1/11 - Éléments imprimés pour réaliser des connexions électriques avec ou entre des circuits imprimés

49.

Multi-phase switching regulator with variable gain phase current balancing using slope-compensated emulated phase current signals

      
Numéro d'application 17481310
Numéro de brevet 11682974
Statut Délivré - en vigueur
Date de dépôt 2021-09-22
Date de la première publication 2023-03-23
Date d'octroi 2023-06-20
Propriétaire Alpha and Omega Semiconductor International LP (Canada)
Inventeur(s)
  • Philbrick, Rhys S. A.
  • Laur, Steven P.
  • Archibald, Nicholas I.

Abrégé

A multi-phase current mode hysteretic modulator implements phase current balancing among the multiple power stages using slope-compensated emulated phase current signals and individual phase control signal for each phase. In some embodiments, the slope-compensated emulated phase current signals of all the phases are averaged and compared to the slope-compensated emulated phase current signal of each phase to generate a phase current balance control signal for each phase. The phase current balance control signal is combined with the voltage control loop error signal to generate a phase control signal for each phase where the phase control signals are generated for the multiple phases to control the phase current delivered by each power stage.

Classes IPC  ?

  • H02M 3/158 - Transformation d'une puissance d'entrée en courant continu en une puissance de sortie en courant continu sans transformation intermédiaire en courant alternatif par convertisseurs statiques utilisant des tubes à décharge avec électrode de commande ou des dispositifs à semi-conducteurs avec électrode de commande utilisant des dispositifs du type triode ou transistor exigeant l'application continue d'un signal de commande utilisant uniquement des dispositifs à semi-conducteurs avec commande automatique de la tension ou du courant de sortie, p. ex. régulateurs à commutation comprenant plusieurs dispositifs à semi-conducteurs comme dispositifs de commande finale pour une charge unique
  • H02M 1/00 - Détails d'appareils pour transformation

50.

Bottom source trench MOSFET with shield electrode

      
Numéro d'application 17401183
Numéro de brevet 11869967
Statut Délivré - en vigueur
Date de dépôt 2021-08-12
Date de la première publication 2023-02-16
Date d'octroi 2024-01-09
Propriétaire ALPHA AND OMEGA SEMICONDUCTOR INTERNATIONAL LP (Canada)
Inventeur(s)
  • Lui, Sik
  • Bobde, Madhur
  • Guan, Lingpeng
  • Zhang, Lei

Abrégé

An improved inverted field-effect-transistor semiconductor device and method of making thereof may comprise a source layer on a bottom and a drain disposed on a top of a semiconductor substrate and a vertical current conducting channel between the source layer and the drain controlled by a trench gate electrode disposed in a gate trench lined with an insulating material. A heavily doped drain region is disposed near the top of the substrate surrounding an upper portion of a shield trench and the gate trench. A doped body contact region is disposed in the substrate and surrounding a lower portion of the shield trench. A shield electrode extends upward from the source layer in the shield trench for electrically shorting the source layer and the body region wherein the shield structure extends upward to a heavily doped drain region and is insulated from the heavily doped drain region to act as a shield electrode.

Classes IPC  ?

  • H01L 29/78 - Transistors à effet de champ l'effet de champ étant produit par une porte isolée
  • H01L 29/10 - Corps semi-conducteurs caractérisés par les formes, les dimensions relatives, ou les dispositions des régions semi-conductrices avec des régions semi-conductrices connectées à une électrode ne transportant pas le courant à redresser, amplifier ou commuter, cette électrode faisant partie d'un dispositif à semi-conducteur qui comporte trois électrodes ou plus
  • H01L 29/66 - Types de dispositifs semi-conducteurs
  • H01L 29/40 - Electrodes

51.

Semiconductor package having thin substrate and method of making the same

      
Numéro d'application 17960700
Numéro de brevet 11784141
Statut Délivré - en vigueur
Date de dépôt 2022-10-05
Date de la première publication 2023-01-26
Date d'octroi 2023-10-10
Propriétaire ALPHA AND OMEGA SEMICONDUCTOR INTERNATIONAL LP (Canada)
Inventeur(s)
  • Lu, Jun
  • Wang, Long-Ching
  • Bobde, Madhur
  • Chen, Bo
  • Zhou, Shuhua

Abrégé

A semiconductor package comprises a semiconductor substrate, a first metal layer, an adhesive layer, a second metal layer, a rigid supporting layer, and a plurality of contact pads. A thickness of the semiconductor substrate is equal to or less than 50 microns. A thickness of the rigid supporting layer is larger than the thickness of the semiconductor substrate. A thickness of the second metal layer is larger than a thickness of the first metal layer. A method comprises the steps of providing a device wafer; providing a supporting wafer; attaching the supporting wafer to the device wafer via an adhesive layer; and applying a singulaton process so as to form a plurality of semiconductor packages.

Classes IPC  ?

  • H01L 23/31 - Encapsulations, p. ex. couches d’encapsulation, revêtements caractérisées par leur disposition
  • H01L 23/00 - Détails de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide
  • H01L 21/78 - Fabrication ou traitement de dispositifs consistant en une pluralité de composants à l'état solide ou de circuits intégrés formés dans ou sur un substrat commun avec une division ultérieure du substrat en plusieurs dispositifs individuels
  • H01L 21/683 - Appareils spécialement adaptés pour la manipulation des dispositifs à semi-conducteurs ou des dispositifs électriques à l'état solide pendant leur fabrication ou leur traitementAppareils spécialement adaptés pour la manipulation des plaquettes pendant la fabrication ou le traitement des dispositifs à semi-conducteurs ou des dispositifs électriques à l'état solide ou de leurs composants pour le maintien ou la préhension
  • H01L 23/15 - Substrats en céramique ou en verre

52.

Flyback converter for controlling on time variation

      
Numéro d'application 17889306
Numéro de brevet 11664734
Statut Délivré - en vigueur
Date de dépôt 2022-08-16
Date de la première publication 2022-12-08
Date d'octroi 2023-05-30
Propriétaire ALPHA AND OMEGA SEMICONDUCTOR INTERNATIONAL LP (Canada)
Inventeur(s)
  • Cheng, Jung-Pei
  • Hsu, Hung-Ta

Abrégé

A flyback converter to control conduction time in AC/DC conversion technology. The flyback converter includes a primary side and a secondary side. The primary side includes a main switch connecting a primary coil to the input of the flyback converter in series. The secondary side includes a secondary coil coupling with the output terminal of the flyback converter. When a switching frequency of the main switch is at a preset first on time in the range between the off frequency and the second switching frequency, the on-time of the main switch continuously changes corresponding to output load changes. When the switching frequency of the main switch is higher than the first switching frequency, the on time of the main switch is constant. The on time is controlled to change linearly, so as to avoid excessive changes in the output voltage ripples, thereby improving circuit efficiency.

Classes IPC  ?

  • H02M 3/335 - Transformation d'une puissance d'entrée en courant continu en une puissance de sortie en courant continu avec transformation intermédiaire en courant alternatif par convertisseurs statiques utilisant des tubes à décharge avec électrode de commande ou des dispositifs à semi-conducteurs avec électrodes de commande pour produire le courant alternatif intermédiaire utilisant des dispositifs du type triode ou transistor exigeant l'application continue d'un signal de commande utilisant uniquement des dispositifs à semi-conducteurs

53.

Noise disturbance rejection for power supply

      
Numéro d'application 17662290
Numéro de brevet 11742840
Statut Délivré - en vigueur
Date de dépôt 2022-05-06
Date de la première publication 2022-11-03
Date d'octroi 2023-08-29
Propriétaire Alpha and Omega Semiconductor International LP (Canada)
Inventeur(s)
  • Schmitz, Richard
  • Hsu, Tsing

Abrégé

Apparatus and associated methods relate to a power supply noise disturbance rejection circuit (NDRC) having a first circuit reference potential (CRP1), a second circuit reference potential (CRP2), and a galvanic link conductively connecting CRP1 and CRP2 and providing a non-zero resistance return path for at least one current mode signal (CMS). In an illustrative example, a power supply monitor circuit (PSMC) may be referenced to CRP1 and a control circuit to CRP2. The PMSC may, for example, generate a voltage mode signal (VMS) relative to CRP1 and representing an output parameter of a power supply circuit (PSC), and convert the VMS into a first CMS (CMS1). The control circuit may, for example, generate a control signal for the PSC from CMS1. Various embodiments may advantageously attenuate a noise margin of a CMS presented at the control circuit by a factor of at least 10 relative to an equivalent VMS.

Classes IPC  ?

  • H03K 5/125 - Discrimination d'impulsions
  • H03K 5/1252 - Suppression ou limitation du bruit ou des interférences
  • H04B 15/00 - Suppression ou limitation du bruit ou des interférences

54.

ELECTRONIC DEVICE AND OPERATING METHOD

      
Numéro d'application 17733016
Statut En instance
Date de dépôt 2022-04-29
Date de la première publication 2022-11-03
Propriétaire ALPHA AND OMEGA SEMICONDUCTOR INTERNATIONAL LP (Canada)
Inventeur(s) Park, Kwansu

Abrégé

An electronic device includes a communication circuit, a sensor, a display, a memory, and a processor. The memory stores one or more instructions that, when executed, may cause the processor to obtain data associated with a health information service by using the sensor, to extract at least one feature from the data based on information stored in the memory and associated with the at least one feature to be used to train a model for determining whether to synchronize the data, to determine whether to synchronize the data based on the model stored in the memory by using the at least one feature, and to send the data to a first external electronic device providing the health information service through the communication circuit, in response to a determination to synchronize the data. Moreover, other embodiments found throughout the present disclosure are also disclosed.

Classes IPC  ?

  • G16H 10/60 - TIC spécialement adaptées au maniement ou au traitement des données médicales ou de soins de santé relatives aux patients pour des données spécifiques de patients, p. ex. pour des dossiers électroniques de patients
  • G06N 20/00 - Apprentissage automatique

55.

Integrated planar-trench gate power MOSFET

      
Numéro d'application 17237461
Numéro de brevet 11728423
Statut Délivré - en vigueur
Date de dépôt 2021-04-22
Date de la première publication 2022-10-27
Date d'octroi 2023-08-15
Propriétaire ALPHA AND OMEGA SEMICONDUCTOR INTERNATIONAL LP (Canada)
Inventeur(s)
  • Li, Wenjun
  • Guan, Lingpeng
  • Wang, Jian
  • Chen, Lingbing

Abrégé

Transistor device and method of making thereof comprising a substrate heavily doped with a first conductivity type and an epitaxial layer lightly doped with the first conductivity type on top of the substrate. A body region doped with a second conductivity type is formed in the epitaxial layer wherein the second conductivity type is opposite the first conductivity type and a source region doped with the first conductivity type is formed in the body region of the epitaxial layer. An integrated planar-trench gate having a planar gate portion is formed on the surface of the epitaxial layer that is contiguous with a gate trench portion formed in the epitaxial layer.

Classes IPC  ?

  • H01L 29/78 - Transistors à effet de champ l'effet de champ étant produit par une porte isolée
  • H01L 29/06 - Corps semi-conducteurs caractérisés par les formes, les dimensions relatives, ou les dispositions des régions semi-conductrices
  • H01L 29/10 - Corps semi-conducteurs caractérisés par les formes, les dimensions relatives, ou les dispositions des régions semi-conductrices avec des régions semi-conductrices connectées à une électrode ne transportant pas le courant à redresser, amplifier ou commuter, cette électrode faisant partie d'un dispositif à semi-conducteur qui comporte trois électrodes ou plus
  • H01L 29/66 - Types de dispositifs semi-conducteurs
  • H01L 21/266 - Bombardement par des radiations ondulatoires ou corpusculaires par des radiations d'énergie élevée produisant une implantation d'ions en utilisant des masques
  • H01L 21/761 - Jonctions PN
  • H01L 21/265 - Bombardement par des radiations ondulatoires ou corpusculaires par des radiations d'énergie élevée produisant une implantation d'ions

56.

Wafer level chip scale semiconductor package

      
Numéro d'application 17750118
Numéro de brevet 11721665
Statut Délivré - en vigueur
Date de dépôt 2022-05-20
Date de la première publication 2022-09-01
Date d'octroi 2023-08-08
Propriétaire ALPHA AND OMEGA SEMICONDUCTOR INTERNATIONAL LP (Canada)
Inventeur(s)
  • Xue, Yan Xun
  • Bobde, Madhur
  • Wang, Long-Ching
  • Chen, Bo

Abrégé

A wafer level chip scale semiconductor package comprises a device semiconductor layer, a backside metallization layer, a film laminate layer, and a metal layer. The device semiconductor layer comprises a plurality of metal electrodes disposed on a front surface of the device semiconductor. Each side surface of the backside metallization layer is coplanar with a corresponding side surface of the device semiconductor layer. Each side surface of the metal layer is coplanar with a corresponding side surface of the film laminate layer. A surface area of a back surface of the backside metallization layer is smaller than a surface area of a front surface of the metal layer.

Classes IPC  ?

  • H01L 21/32 - Traitement des corps semi-conducteurs en utilisant des procédés ou des appareils non couverts par les groupes pour former des couches isolantes en surface, p. ex. pour masquer ou en utilisant des techniques photolithographiquesPost-traitement de ces couchesEmploi de matériaux spécifiés pour ces couches en utilisant des masques
  • H01L 23/00 - Détails de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide
  • H01L 21/683 - Appareils spécialement adaptés pour la manipulation des dispositifs à semi-conducteurs ou des dispositifs électriques à l'état solide pendant leur fabrication ou leur traitementAppareils spécialement adaptés pour la manipulation des plaquettes pendant la fabrication ou le traitement des dispositifs à semi-conducteurs ou des dispositifs électriques à l'état solide ou de leurs composants pour le maintien ou la préhension
  • H01L 21/78 - Fabrication ou traitement de dispositifs consistant en une pluralité de composants à l'état solide ou de circuits intégrés formés dans ou sur un substrat commun avec une division ultérieure du substrat en plusieurs dispositifs individuels

57.

DMOS FET chip scale package and method of making the same

      
Numéro d'application 17187682
Numéro de brevet 11699627
Statut Délivré - en vigueur
Date de dépôt 2021-02-26
Date de la première publication 2022-09-01
Date d'octroi 2023-07-11
Propriétaire ALPHA AND OMEGA SEMICONDUCTOR INTERNATIONAL LP (Canada)
Inventeur(s)
  • Xue, Yan Xun
  • Wang, Long-Ching
  • Xue, Hongyong
  • Bobde, Madhur
  • Niu, Zhiqiang
  • Lu, Jun

Abrégé

A method comprises the steps of providing a wafer; applying a redistribution layer, grinding a back side of the wafer; depositing a metal layer; and applying a singulation process. A semiconductor package comprises a metal-oxide-semiconductor field-effect transistor (MOSFET), a redistribution layer, and a metal layer. The MOSFET comprises a source electrode, a gate electrode, a drain electrode and a plurality of partial drain plugs. The source electrode, the gate electrode, and the drain electrode are positioned at a front side of the MOSFET.

Classes IPC  ?

  • H01L 23/31 - Encapsulations, p. ex. couches d’encapsulation, revêtements caractérisées par leur disposition
  • H01L 23/00 - Détails de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide
  • H01L 21/78 - Fabrication ou traitement de dispositifs consistant en une pluralité de composants à l'état solide ou de circuits intégrés formés dans ou sur un substrat commun avec une division ultérieure du substrat en plusieurs dispositifs individuels
  • H01L 21/56 - Encapsulations, p. ex. couches d’encapsulation, revêtements

58.

Phase redundant power supply with oring FET current sensing

      
Numéro d'application 17661744
Numéro de brevet 11575304
Statut Délivré - en vigueur
Date de dépôt 2022-05-02
Date de la première publication 2022-08-18
Date d'octroi 2023-02-07
Propriétaire Alpha and Omega Semiconductor International LP (Canada)
Inventeur(s) Upadhyaya, Prabal

Abrégé

A power stage in a multi-phase switching power supply incorporates a current sense circuit coupled to the output voltage disconnect transistor to conduct a portion of an inductor current flowing in the output inductor of the power stage. The current sense circuit is controlled by the same control signal controlling the output voltage disconnect transistor. The portion of the inductor current being conducted by the current sense circuit includes an upslope current and a downslope current of the inductor current. A phase redundant controller generates a sense current signal indicative of the portion of the inductor current conducted by the current sense circuit. Accurate current sensing is implemented for the power stage where the current sense value dose not require temperature compensation.

Classes IPC  ?

  • H02M 3/158 - Transformation d'une puissance d'entrée en courant continu en une puissance de sortie en courant continu sans transformation intermédiaire en courant alternatif par convertisseurs statiques utilisant des tubes à décharge avec électrode de commande ou des dispositifs à semi-conducteurs avec électrode de commande utilisant des dispositifs du type triode ou transistor exigeant l'application continue d'un signal de commande utilisant uniquement des dispositifs à semi-conducteurs avec commande automatique de la tension ou du courant de sortie, p. ex. régulateurs à commutation comprenant plusieurs dispositifs à semi-conducteurs comme dispositifs de commande finale pour une charge unique
  • H02M 1/00 - Détails d'appareils pour transformation

59.

Enhancement on-state power semiconductor device characteristics utilizing new cell geometries

      
Numéro d'application 17175256
Numéro de brevet 11616123
Statut Délivré - en vigueur
Date de dépôt 2021-02-12
Date de la première publication 2022-08-18
Date d'octroi 2023-03-28
Propriétaire ALPHA AND OMEGA SEMICONDUCTOR INTERNATIONAL LP (Canada)
Inventeur(s)
  • Salemi, Arash
  • Sheridan, David

Abrégé

A semiconductor device and a method of making thereof are disclosed. The device includes a substrate heavily doped with a first conductivity type and an epitaxial layer lightly doped with the first conductivity type formed on the substrate. A buffer layer between the substrate and the epitaxial layer is doped with the first conductivity type at a doping level between that of the substrate and that of the epitaxial layer. A cell includes a body region doped with the second conductivity formed in the epitaxial layer. The second conductivity type is opposite the first conductivity type. The cell includes a source region doped with the first conductivity type and formed in at least the body region. The device further includes a short region doped with the second conductivity type formed in the epitaxial layer separated from source region of the cell by the body region of the cell wherein the short region is conductively coupled with the source region.

Classes IPC  ?

  • H01L 29/06 - Corps semi-conducteurs caractérisés par les formes, les dimensions relatives, ou les dispositions des régions semi-conductrices
  • H01L 29/66 - Types de dispositifs semi-conducteurs
  • H01L 29/78 - Transistors à effet de champ l'effet de champ étant produit par une porte isolée

60.

th

      
Numéro d'application 17177045
Numéro de brevet 11776994
Statut Délivré - en vigueur
Date de dépôt 2021-02-16
Date de la première publication 2022-08-18
Date d'octroi 2023-10-03
Propriétaire Alpha and Omega Semiconductor International LP (Canada)
Inventeur(s)
  • Sheridan, David
  • Salemi, Arash
  • Bobde, Madhur

Abrégé

A silicon carbide MOSFET device and method for making thereof are disclosed. The silicon carbide MOSFET device comprises a substrate heavily doped with a first conductivity type and an epitaxial layer lightly doped with the first conductivity type. A body region of a second conductivity type opposite the first is formed in epitaxial layer and an accumulation mode region of the first conductivity type is formed in the body region and an inversion mode region of the second conductivity type formed in the body region. The accumulation mode region is located between the inversion mode region and a junction field effect transistor (JFET) region of the epitaxial layer.

Classes IPC  ?

  • H01L 21/04 - Fabrication ou traitement des dispositifs à semi-conducteurs ou de leurs parties constitutives les dispositifs ayant des barrières de potentiel, p. ex. une jonction PN, une région d'appauvrissement ou une région de concentration de porteurs de charges
  • H01L 29/06 - Corps semi-conducteurs caractérisés par les formes, les dimensions relatives, ou les dispositions des régions semi-conductrices
  • H01L 29/16 - Corps semi-conducteurs caractérisés par les matériaux dont ils sont constitués comprenant, mis à part les matériaux de dopage ou autres impuretés, seulement des éléments du groupe IV de la classification périodique, sous forme non combinée
  • H01L 29/66 - Types de dispositifs semi-conducteurs
  • H01L 29/78 - Transistors à effet de champ l'effet de champ étant produit par une porte isolée
  • H01L 29/10 - Corps semi-conducteurs caractérisés par les formes, les dimensions relatives, ou les dispositions des régions semi-conductrices avec des régions semi-conductrices connectées à une électrode ne transportant pas le courant à redresser, amplifier ou commuter, cette électrode faisant partie d'un dispositif à semi-conducteur qui comporte trois électrodes ou plus

61.

High bandwidth constant on-time PWM control

      
Numéro d'application 17171931
Numéro de brevet 11606018
Statut Délivré - en vigueur
Date de dépôt 2021-02-09
Date de la première publication 2022-08-11
Date d'octroi 2023-03-14
Propriétaire Alpha and Omega Semiconductor International LP (Canada)
Inventeur(s) Young, Chris M.

Abrégé

out may, for example, correspond to a pulse-width modulated output delivered to a load through an inductor. Various embodiments may advantageously increase the effective bandwidth of the modulation circuit while maintaining desired frequency response characteristics.

Classes IPC  ?

  • H02M 3/157 - Transformation d'une puissance d'entrée en courant continu en une puissance de sortie en courant continu sans transformation intermédiaire en courant alternatif par convertisseurs statiques utilisant des tubes à décharge avec électrode de commande ou des dispositifs à semi-conducteurs avec électrode de commande utilisant des dispositifs du type triode ou transistor exigeant l'application continue d'un signal de commande utilisant uniquement des dispositifs à semi-conducteurs avec commande automatique de la tension ou du courant de sortie, p. ex. régulateurs à commutation avec commande numérique
  • H02M 1/00 - Détails d'appareils pour transformation
  • H02M 3/158 - Transformation d'une puissance d'entrée en courant continu en une puissance de sortie en courant continu sans transformation intermédiaire en courant alternatif par convertisseurs statiques utilisant des tubes à décharge avec électrode de commande ou des dispositifs à semi-conducteurs avec électrode de commande utilisant des dispositifs du type triode ou transistor exigeant l'application continue d'un signal de commande utilisant uniquement des dispositifs à semi-conducteurs avec commande automatique de la tension ou du courant de sortie, p. ex. régulateurs à commutation comprenant plusieurs dispositifs à semi-conducteurs comme dispositifs de commande finale pour une charge unique

62.

Semiconductor package having smart power stage and e-fuse solution

      
Numéro d'application 17135026
Numéro de brevet 11798882
Statut Délivré - en vigueur
Date de dépôt 2020-12-28
Date de la première publication 2022-06-30
Date d'octroi 2023-10-24
Propriétaire ALPHA AND OMEGA SEMICONDUCTOR INTERNATIONAL LP (Canada)
Inventeur(s) Upadhyaya, Prabal

Abrégé

A semiconductor package comprises a lead frame, a low side metal-oxide-semiconductor field-effect transistor (MOSFET), an E-fuse MOSFET, a high side MOSFET, a metal connection, a gate driver, an E-fuse IC, and a molding encapsulation. A buck converter comprises a smart power stage (SPS) network and an E-fuse solution network. The SPS network comprises a high side switch, a low side switch, and a gate driver. A drain of the low side switch is coupled to a source of the high side switch via a switch node. The gate driver is coupled to a gate of the high side switch and a gate of the low side switch. The E-fuse solution network comprises a sense resistor, an E-fuse switch, an E-fuse integrated circuit (IC), and an SD circuit.

Classes IPC  ?

  • H01L 23/31 - Encapsulations, p. ex. couches d’encapsulation, revêtements caractérisées par leur disposition
  • H01L 23/495 - Cadres conducteurs
  • H01L 23/50 - Dispositions pour conduire le courant électrique vers le ou hors du corps à l'état solide pendant son fonctionnement, p. ex. fils de connexion ou bornes pour des dispositifs à circuit intégré
  • H01L 23/525 - Dispositions pour conduire le courant électrique à l'intérieur du dispositif pendant son fonctionnement, d'un composant à un autre comprenant des interconnexions externes formées d'une structure multicouche de couches conductrices et isolantes inséparables du corps semi-conducteur sur lequel elles ont été déposées avec des interconnexions modifiables
  • H01L 27/088 - Dispositifs consistant en une pluralité de composants semi-conducteurs ou d'autres composants à l'état solide formés dans ou sur un substrat commun comprenant des éléments de circuit passif intégrés avec au moins une barrière de potentiel ou une barrière de surface le substrat étant un corps semi-conducteur comprenant uniquement des composants semi-conducteurs d'un seul type comprenant uniquement des composants à effet de champ les composants étant des transistors à effet de champ à porte isolée
  • H01L 25/16 - Ensembles consistant en une pluralité de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide les dispositifs étant de types couverts par plusieurs des sous-classes , , , , ou , p. ex. circuit hybrides
  • H02M 3/158 - Transformation d'une puissance d'entrée en courant continu en une puissance de sortie en courant continu sans transformation intermédiaire en courant alternatif par convertisseurs statiques utilisant des tubes à décharge avec électrode de commande ou des dispositifs à semi-conducteurs avec électrode de commande utilisant des dispositifs du type triode ou transistor exigeant l'application continue d'un signal de commande utilisant uniquement des dispositifs à semi-conducteurs avec commande automatique de la tension ou du courant de sortie, p. ex. régulateurs à commutation comprenant plusieurs dispositifs à semi-conducteurs comme dispositifs de commande finale pour une charge unique
  • H01L 23/62 - Protection contre l'excès de courant ou la surcharge, p. ex. fusibles, shunts

63.

Low capacitance transient voltage suppressor with high holding voltage

      
Numéro d'application 17137310
Numéro de brevet 12211834
Statut Délivré - en vigueur
Date de dépôt 2020-12-29
Date de la première publication 2022-06-30
Date d'octroi 2025-01-28
Propriétaire Alpha and Omega Semiconductor International LP (USA)
Inventeur(s) Mallikarjunaswamy, Shekar

Abrégé

A transient voltage suppressor (TVS) device includes a silicon controlled rectifier (SCR) as the clamp device between a high-side steering diode and a low-side steering diode. The SCR includes alternating emitter and base regions arranged interleaving in a direction along a major surface of a semiconductor layer and orthogonal to a current path of the SCR. The TVS device realizes low capacitance and high holding voltage at the protected node.

Classes IPC  ?

  • H01L 27/02 - Dispositifs consistant en une pluralité de composants semi-conducteurs ou d'autres composants à l'état solide formés dans ou sur un substrat commun comprenant des éléments de circuit passif intégrés avec au moins une barrière de potentiel ou une barrière de surface
  • H02H 9/04 - Circuits de protection de sécurité pour limiter l'excès de courant ou de tension sans déconnexion sensibles à un excès de tension

64.

Method for semi-wafer level packaging

      
Numéro d'application 17137811
Numéro de brevet 11430762
Statut Délivré - en vigueur
Date de dépôt 2020-12-30
Date de la première publication 2022-06-30
Date d'octroi 2022-08-30
Propriétaire ALPHA AND OMEGA SEMICONDUCTOR INTERNATIONAL LP (Canada)
Inventeur(s)
  • Xue, Yan Xun
  • Bobde, Madhur
  • Wang, Long-Ching
  • Chen, Bo

Abrégé

A semi-wafer level packaging method comprises the steps of providing a wafer; grinding a back side of the wafer; forming a metallization layer; removing a peripheral ring; bonding a first tape; applying a dicing process; bonding a second tape; removing the first tape; bonding a supporting structure; bonding a third tape; removing the second tape; and applying a singulation process. A semi-wafer level packaging method comprises the steps of providing a wafer; attaching a carrier wafer to the wafer; grinding a back side of the wafer; forming a metallization layer; applying a dicing process; bonding a supporting structure; removing the carrier wafer; bonding a tape; and applying a singulation process.

Classes IPC  ?

  • H01L 21/683 - Appareils spécialement adaptés pour la manipulation des dispositifs à semi-conducteurs ou des dispositifs électriques à l'état solide pendant leur fabrication ou leur traitementAppareils spécialement adaptés pour la manipulation des plaquettes pendant la fabrication ou le traitement des dispositifs à semi-conducteurs ou des dispositifs électriques à l'état solide ou de leurs composants pour le maintien ou la préhension
  • H01L 23/00 - Détails de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide
  • H01L 21/78 - Fabrication ou traitement de dispositifs consistant en une pluralité de composants à l'état solide ou de circuits intégrés formés dans ou sur un substrat commun avec une division ultérieure du substrat en plusieurs dispositifs individuels

65.

Semiconductor package having wettable lead flank and method of making the same

      
Numéro d'application 17129319
Numéro de brevet 11581195
Statut Délivré - en vigueur
Date de dépôt 2020-12-21
Date de la première publication 2022-06-23
Date d'octroi 2023-02-14
Propriétaire ALPHA AND OMEGA SEMICONDUCTOR INTERNATIONAL LP (Canada)
Inventeur(s)
  • Xue, Yan Xun
  • Wang, Long-Ching
  • Fukuda, Lei
  • Koh, Adrian Chee Heong
  • Wilson, Peter
  • Ye, Feng

Abrégé

A semiconductor package comprises a lead frame, a chip, and a molding encapsulation. The lead frame comprises one or more die paddles, a first plurality of leads, and a second plurality of leads. A respective end surface of each lead of the first plurality of leads and the second plurality of leads is plated with a metal. A first respective window on a first side of each lead of the first plurality of leads and the second plurality of leads is not plated with the metal. A second respective window on a second side of each lead of the first plurality of leads and the second plurality of leads is not plated with the metal. A method for fabricating a semiconductor package comprises the steps of providing a lead frame array, mounting a chip, forming a molding encapsulation, and applying a cutting process or a punching process.

Classes IPC  ?

  • H01L 21/48 - Fabrication ou traitement de parties, p. ex. de conteneurs, avant l'assemblage des dispositifs, en utilisant des procédés non couverts par l'un uniquement des groupes ou
  • H01L 21/56 - Encapsulations, p. ex. couches d’encapsulation, revêtements
  • H01L 23/00 - Détails de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide
  • H01L 23/495 - Cadres conducteurs

66.

Noise disturbance rejection for power supply

      
Numéro d'application 17302369
Numéro de brevet 11368144
Statut Délivré - en vigueur
Date de dépôt 2021-04-30
Date de la première publication 2022-06-21
Date d'octroi 2022-06-21
Propriétaire ALPHA AND OMEGA SEMICONDUCTOR INTERNATIONAL LP (Canada)
Inventeur(s)
  • Schmitz, Richard
  • Hsu, Tsing

Abrégé

Apparatus and associated methods relate to a power supply noise disturbance rejection circuit (NDRC) having a first circuit reference potential (CRP1), a second circuit reference potential (CRP2), and a galvanic link conductively connecting CRP1 and CRP2 and providing a non-zero resistance return path for at least one current mode signal (CMS). In an illustrative example, a power supply monitor circuit (PSMC) may be referenced to CRP1 and a control circuit to CRP2. The PMSC may, for example, generate a voltage mode signal (VMS) relative to CRP1 and representing an output parameter of a power supply circuit (PSC), and convert the VMS into a first CMS (CMS1). The control circuit may, for example, generate a control signal for the PSC from CMS1. Various embodiments may advantageously attenuate a noise margin of a CMS presented at the control circuit by a factor of at least 10 relative to an equivalent VMS.

Classes IPC  ?

  • H03K 5/125 - Discrimination d'impulsions
  • H03K 5/1252 - Suppression ou limitation du bruit ou des interférences
  • H04B 15/00 - Suppression ou limitation du bruit ou des interférences

67.

Port controller with real-time fault detection

      
Numéro d'application 17665591
Numéro de brevet 11809249
Statut Délivré - en vigueur
Date de dépôt 2022-02-07
Date de la première publication 2022-05-19
Date d'octroi 2023-11-07
Propriétaire Alpha and Omega Semiconductor International LP (Canada)
Inventeur(s) Scheel, Michael

Abrégé

A port controller circuit is configured to control power transfer on a power path between a first terminal and a second terminal. The controller circuit includes first and second transistors connected in series between the first terminal and the second terminal, a control terminal of the first transistor receiving a first gate voltage and a control terminal of the second transistor receiving a second gate voltage. A first gate voltage control circuit generates the first gate voltage driving the control terminal of the first transistor and regulates the first gate voltage to keep the first transistor turned on. In response to the first gate voltage control circuit regulating the first gate voltage to a voltage value less than a first voltage level, the first gate voltage control circuit asserts a first signal to indicate a fault condition at the first transistor.

Classes IPC  ?

  • G06F 1/26 - Alimentation en énergie électrique, p. ex. régulation à cet effet
  • G06F 13/38 - Transfert d'informations, p. ex. sur un bus

68.

Port controller power path short detection

      
Numéro d'application 17548257
Numéro de brevet 11646570
Statut Délivré - en vigueur
Date de dépôt 2021-12-10
Date de la première publication 2022-03-31
Date d'octroi 2023-05-09
Propriétaire Alpha and Omega Semiconductor International LP (Canada)
Inventeur(s) Scheel, Michael

Abrégé

A system and method in an electronic system including multiple serial ports, each coupled to a port controller circuit. In one embodiment, the method includes providing a monitor terminal at each port controller circuit, each monitor terminal having a first resistance value; connecting together electrically at least two of the monitor terminals of the port controller circuits of the multiple serial ports; and sensing, at each port controller circuit, a first voltage at the monitor terminal. In operation, when the first voltage is outside a predetermined voltage window, a first signal is generated at a first port controller circuit where the first signal has a state indicating a failure detected in at least one of the port controller circuits with connected monitor terminals.

Classes IPC  ?

  • H02H 3/00 - Circuits de protection de sécurité pour déconnexion automatique due directement à un changement indésirable des conditions électriques normales de travail avec ou sans reconnexion
  • H02H 7/20 - Circuits de protection de sécurité spécialement adaptés aux machines ou aux appareils électriques de types particuliers ou pour la protection sectionnelle de systèmes de câble ou de ligne, et effectuant une commutation automatique dans le cas d'un changement indésirable des conditions normales de travail pour équipement électronique
  • G01R 31/52 - Test pour déceler la présence de courts-circuits, de fuites de courant ou de défauts à la terre
  • H02H 1/00 - Détails de circuits de protection de sécurité

69.

Isolated converter with constant voltage mode and constant current mode and control method thereof

      
Numéro d'application 17118544
Numéro de brevet 11502592
Statut Délivré - en vigueur
Date de dépôt 2020-12-10
Date de la première publication 2022-03-31
Date d'octroi 2022-11-15
Propriétaire ALPHA AND OMEGA SEMICONDUCTOR INTERNATIONAL LP (USA)
Inventeur(s)
  • Cheng, Jung-Pei
  • Yu, Yueh-Ping

Abrégé

An isolated converter has a constant voltage mode and a constant current mode. The isolated converter includes a transformer, a main switch, a driver, a controller, and an isolator. The controller includes a constant current control unit, a voltage comparator, and a control logic unit. The constant current control unit generates a voltage adjustment signal to adjust the reference voltage or voltage feedback signal according to a current feedback signal for sensing the output current. The control logic unit generates a trigger signal according to the comparison signal of the voltage comparator. The isolator connects the output terminal of the controller and the driver. The input terminal is used to transmit the trigger signal to the input terminal of the driver. The isolated converter can provide excellent constant voltage transient response and stable constant current regulation according to load conditions by improving the controller.

Classes IPC  ?

  • H02M 1/00 - Détails d'appareils pour transformation

70.

Port controller with real-time fault detection

      
Numéro d'application 16913438
Numéro de brevet 11269390
Statut Délivré - en vigueur
Date de dépôt 2020-06-26
Date de la première publication 2021-12-30
Date d'octroi 2022-03-08
Propriétaire Alpha and Omega Semiconductor International LP (Canada)
Inventeur(s) Scheel, Michael

Abrégé

A port controller circuit implements monitoring and detection of power path short failures by regulating the control voltage to the power switches during the on-state of the power switches. A failure condition is indicated when the control voltage to a power switch is regulated to a voltage level outside of a permissible range. The port controller circuit implements real-time monitoring where a short within the power path can be detected while the power path is enabled and the fault condition can be used to disable other port controller circuits in a multi-port system. In one embodiment, a port controller circuit includes a pair of back-to-back transistors forming the power path and the real-time fault detection scheme is applied to control each transistor independently to determine if either transistor has a fault condition.

Classes IPC  ?

  • G06F 1/26 - Alimentation en énergie électrique, p. ex. régulation à cet effet
  • G06F 13/38 - Transfert d'informations, p. ex. sur un bus

71.

Phase redundant power supply with ORing FET current sensing

      
Numéro d'application 16917649
Numéro de brevet 11349381
Statut Délivré - en vigueur
Date de dépôt 2020-06-30
Date de la première publication 2021-12-30
Date d'octroi 2022-05-31
Propriétaire Alpha and Omega Semiconductor International LP (Canada)
Inventeur(s) Upadhyaya, Prabal

Abrégé

A power stage in a multi-phase switching power supply incorporates a current sense transistor coupled in series with the output inductor to sense the phase current for the power stage. In some embodiments, the current sense transistor mirrors the output voltage disconnect transistor (the ORing FET) used to switchably connect a power stage to the output voltage node. The current sense transistor measures a portion of the inductor current flowing through the output inductor where the inductor current is indicative of the phase current of the power stage. Accurate current sensing is implemented for the power stage where the current sense value dose not require temperature compensation.

Classes IPC  ?

  • H02M 3/158 - Transformation d'une puissance d'entrée en courant continu en une puissance de sortie en courant continu sans transformation intermédiaire en courant alternatif par convertisseurs statiques utilisant des tubes à décharge avec électrode de commande ou des dispositifs à semi-conducteurs avec électrode de commande utilisant des dispositifs du type triode ou transistor exigeant l'application continue d'un signal de commande utilisant uniquement des dispositifs à semi-conducteurs avec commande automatique de la tension ou du courant de sortie, p. ex. régulateurs à commutation comprenant plusieurs dispositifs à semi-conducteurs comme dispositifs de commande finale pour une charge unique
  • H02M 1/00 - Détails d'appareils pour transformation

72.

Semiconductor package having enlarged gate pad and method of making the same

      
Numéro d'application 16906384
Numéro de brevet 11222858
Statut Délivré - en vigueur
Date de dépôt 2020-06-19
Date de la première publication 2021-12-23
Date d'octroi 2022-01-11
Propriétaire ALPHA AND OMEGA SEMICONDUCTOR INTERNATIONAL LP (USA)
Inventeur(s)
  • Xue, Yan Xun
  • Ho, Yueh-Se
  • Wang, Long-Ching
  • Zhang, Xiaotian
  • Niu, Zhiqiang

Abrégé

A semiconductor package fabrication method comprises the steps of providing a wafer, applying a seed layer, forming a photo resist layer, plating a copper layer, removing the photo resist layer, removing the seed layer, applying a grinding process, forming metallization, and applying a singulation process. A semiconductor package comprises a silicon layer, an aluminum layer, a passivation layer, a polyimide layer, a copper layer, and metallization. In one example, an area of a contact area of a gate clip is smaller than an area of a gate copper surface. The area of the contact area of the gate clip is larger than a gate aluminum surface. In another example, an area of a contact area of a gate pin is larger than an area of a gate copper surface. The area of the contact area of the gate pin is larger than a gate aluminum surface.

Classes IPC  ?

  • H01L 29/66 - Types de dispositifs semi-conducteurs
  • H01L 23/00 - Détails de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide
  • H01L 23/31 - Encapsulations, p. ex. couches d’encapsulation, revêtements caractérisées par leur disposition
  • H01L 23/495 - Cadres conducteurs

73.

Port controller power path short detection

      
Numéro d'application 16913460
Numéro de brevet 11205894
Statut Délivré - en vigueur
Date de dépôt 2020-06-26
Date de la première publication 2021-12-21
Date d'octroi 2021-12-21
Propriétaire Alpha and Omega Semiconductor International LP (Canada)
Inventeur(s) Scheel, Michael

Abrégé

A multi-port system and method implements fault detection using a resistor connected to each port controller where the resistors of at least two port controllers are connected together in parallel. Each port controller supplies a predetermined current to the associated resistor and senses the resistor voltage of the parallelly connected resistors to detect for a fault condition. A failure condition is indicated when the resistor voltage is outside of a given threshold window. In this manner, for a single point failure, such as a short along the power path of a port controller, the other port controller senses a change in the resistor voltage and can assert a fault signal. In one embodiment, the fault signal is an open drain output and operates to pull down on a fault bus, which disables all the port controllers in the system through a disable input.

Classes IPC  ?

  • H02H 7/00 - Circuits de protection de sécurité spécialement adaptés aux machines ou aux appareils électriques de types particuliers ou pour la protection sectionnelle de systèmes de câble ou de ligne, et effectuant une commutation automatique dans le cas d'un changement indésirable des conditions normales de travail
  • H02H 7/20 - Circuits de protection de sécurité spécialement adaptés aux machines ou aux appareils électriques de types particuliers ou pour la protection sectionnelle de systèmes de câble ou de ligne, et effectuant une commutation automatique dans le cas d'un changement indésirable des conditions normales de travail pour équipement électronique
  • G01R 31/52 - Test pour déceler la présence de courts-circuits, de fuites de courant ou de défauts à la terre
  • H02H 1/00 - Détails de circuits de protection de sécurité

74.

Flyback converter and control method thereof

      
Numéro d'application 16881119
Numéro de brevet 11431252
Statut Délivré - en vigueur
Date de dépôt 2020-05-22
Date de la première publication 2021-11-25
Date d'octroi 2022-08-30
Propriétaire ALPHA AND OMEGA SEMICONDUCTOR INTERNATIONAL LP (Canada)
Inventeur(s)
  • Lin, Guan-Yu
  • Chen, Yu-Ming
  • Cheng, Jung-Pei
  • Lin, Tien-Chi
  • Chang, Hsiang-Chung
  • Yu, Yueh-Ping

Abrégé

A flyback converter, including: a transformer, a first switch, a second switch, and a control circuit. The transformer includes a first side and a second side. The first switch is coupled to the first side at an input terminal. The second switch is coupled to the second side and an output terminal. The control circuit is coupled between the output terminal and the second switch, wherein the control circuit is arranged to adjust a voltage on the input terminal by changing a flow of a current between the second switch and the second side.

Classes IPC  ?

  • H02M 3/335 - Transformation d'une puissance d'entrée en courant continu en une puissance de sortie en courant continu avec transformation intermédiaire en courant alternatif par convertisseurs statiques utilisant des tubes à décharge avec électrode de commande ou des dispositifs à semi-conducteurs avec électrodes de commande pour produire le courant alternatif intermédiaire utilisant des dispositifs du type triode ou transistor exigeant l'application continue d'un signal de commande utilisant uniquement des dispositifs à semi-conducteurs
  • H02M 1/08 - Circuits spécialement adaptés à la production d'une tension de commande pour les dispositifs à semi-conducteurs incorporés dans des convertisseurs statiques
  • H02M 1/00 - Détails d'appareils pour transformation

75.

Flyback converter, control circuit thereof, and associated control method

      
Numéro d'application 16871057
Numéro de brevet 11336185
Statut Délivré - en vigueur
Date de dépôt 2020-05-11
Date de la première publication 2021-11-11
Date d'octroi 2022-05-17
Propriétaire ALPHA AND OMEGA SEMICONDUCTOR INTERNATIONAL LP (USA)
Inventeur(s)
  • Lin, Guan-Yu
  • Chen, Yu-Ming
  • Lin, Tien-Chi
  • Chen, Tin-Wei
  • Chang, Hsiang-Chung
  • Yu, Yueh-Ping

Abrégé

A flyback converter includes a transformer, a sensing impedance, a switch and a control circuit. The sensing impedance is coupled between the transformer and an output terminal of the flyback converter. The switch is coupled to the transformer. The transformer is charged when the switch activates. The transformer is discharged when the switch deactivates. The control circuit is arranged to detect if the sensing impedance is bypassed, and further arranged to adjust an operating frequency of the switch when the sensing impedance is bypassed.

Classes IPC  ?

  • H02M 3/335 - Transformation d'une puissance d'entrée en courant continu en une puissance de sortie en courant continu avec transformation intermédiaire en courant alternatif par convertisseurs statiques utilisant des tubes à décharge avec électrode de commande ou des dispositifs à semi-conducteurs avec électrodes de commande pour produire le courant alternatif intermédiaire utilisant des dispositifs du type triode ou transistor exigeant l'application continue d'un signal de commande utilisant uniquement des dispositifs à semi-conducteurs

76.

Semiconductor package having a lead frame including die paddles and method of making the same

      
Numéro d'application 17376054
Numéro de brevet 11688671
Statut Délivré - en vigueur
Date de dépôt 2021-07-14
Date de la première publication 2021-11-04
Date d'octroi 2023-06-27
Propriétaire ALPHA AND OMEGA SEMICONDUCTOR INTERNATIONAL, LP (Canada)
Inventeur(s) Xue, Yan Xun

Abrégé

A semiconductor package comprises a lead frame, a first field-effect transistor (FET), a second low side FET, a first high side FET, a second high side FET, a first metal clip, a second metal clip, and a molding encapsulation. The semiconductor package further comprises an optional integrated circuit (IC) controller or an optional inductor. A method for fabricating a semiconductor package. The method comprises the steps of providing a lead frame; attaching a first low side FET, a second low side FET, a first high side FET, and a second high side FET to the lead frame; mounting a first metal clip and a second metal clip; forming a molding encapsulation; and applying a singulation process.

Classes IPC  ?

  • H01L 23/495 - Cadres conducteurs
  • H01L 23/00 - Détails de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide
  • H01L 49/02 - Dispositifs à film mince ou à film épais
  • H01L 21/48 - Fabrication ou traitement de parties, p. ex. de conteneurs, avant l'assemblage des dispositifs, en utilisant des procédés non couverts par l'un uniquement des groupes ou
  • H01L 21/56 - Encapsulations, p. ex. couches d’encapsulation, revêtements
  • H01L 21/78 - Fabrication ou traitement de dispositifs consistant en une pluralité de composants à l'état solide ou de circuits intégrés formés dans ou sur un substrat commun avec une division ultérieure du substrat en plusieurs dispositifs individuels
  • H01L 23/31 - Encapsulations, p. ex. couches d’encapsulation, revêtements caractérisées par leur disposition

77.

Signal transmission circuit for providing control information from secondary side to primary side of power converter, and control circuit for power converter

      
Numéro d'application 16862579
Numéro de brevet 11482936
Statut Délivré - en vigueur
Date de dépôt 2020-04-30
Date de la première publication 2021-11-04
Date d'octroi 2022-10-25
Propriétaire ALPHA AND OMEGA SEMICONDUCTOR INTERNATIONAL LP (Canada)
Inventeur(s)
  • Hsu, Hung-Ta
  • Chang, Hsiang-Chung
  • Yu, Yueh-Ping
  • Lin, Tien-Chi

Abrégé

A signal transmission circuit is configured for transmitting control information from a secondary side of a power converter to a primary side of the power converter. The signal transmission circuit includes a transmitter circuit, a signal transformer and a detection circuit. The transmitter circuit is configured to generate a ramp signal at least according to a first control signal outputted from the secondary side. The first control signal indicates the control information provided for a switch in the primary side. The signal transformer, coupled to the transmitter circuit, is configured to convert the ramp signal to generate an output signal. The output signal includes a positive-going component and a negative-going component to indicate the control information. The detection circuit, coupled to the signal transformer, is configured to detect the positive-going component and the negative-going component to provide the control information for the switch.

Classes IPC  ?

  • H02M 3/335 - Transformation d'une puissance d'entrée en courant continu en une puissance de sortie en courant continu avec transformation intermédiaire en courant alternatif par convertisseurs statiques utilisant des tubes à décharge avec électrode de commande ou des dispositifs à semi-conducteurs avec électrodes de commande pour produire le courant alternatif intermédiaire utilisant des dispositifs du type triode ou transistor exigeant l'application continue d'un signal de commande utilisant uniquement des dispositifs à semi-conducteurs
  • H02M 1/00 - Détails d'appareils pour transformation

78.

Power stages and current monitor output signal (IMON) generation circuit

      
Numéro d'application 16860158
Numéro de brevet 11233454
Statut Délivré - en vigueur
Date de dépôt 2020-04-28
Date de la première publication 2021-10-28
Date d'octroi 2022-01-25
Propriétaire ALPHA AND OMEGA SEMICONDUCTOR INTERNATIONAL LP (Canada)
Inventeur(s) Wang, Xiangcheng

Abrégé

Apparatus and associated methods relate to implementing an auto-inductance-detection architecture to reconstruct current monitor output (IMON) when a low-side switch in a power stage is on. In an illustrative example, an IMON generation circuit may include a variable resistor. A close loop control (e.g., OTA, switches, and variable resistor) may be configured to adjust a resistance value of the variable resistor automatically. The IMON generation circuit may also include a low pass filter coupled to a switching node of the power stage to receive a corresponding signal and provide a DC value. The difference between the corresponding signal and the DC value may be configured to enable or disable the close loop control. By providing the close loop control, the IMON generation circuit may advantageously perform auto-inductance detection (AID) and provide a more accurate IMON reconstruction method.

Classes IPC  ?

  • H02M 3/158 - Transformation d'une puissance d'entrée en courant continu en une puissance de sortie en courant continu sans transformation intermédiaire en courant alternatif par convertisseurs statiques utilisant des tubes à décharge avec électrode de commande ou des dispositifs à semi-conducteurs avec électrode de commande utilisant des dispositifs du type triode ou transistor exigeant l'application continue d'un signal de commande utilisant uniquement des dispositifs à semi-conducteurs avec commande automatique de la tension ou du courant de sortie, p. ex. régulateurs à commutation comprenant plusieurs dispositifs à semi-conducteurs comme dispositifs de commande finale pour une charge unique
  • H02M 1/08 - Circuits spécialement adaptés à la production d'une tension de commande pour les dispositifs à semi-conducteurs incorporés dans des convertisseurs statiques
  • H02M 1/00 - Détails d'appareils pour transformation

79.

Method of making reverse conducting insulated gate bipolar transistor

      
Numéro d'application 16824598
Numéro de brevet 11101137
Statut Délivré - en vigueur
Date de dépôt 2020-03-19
Date de la première publication 2021-08-24
Date d'octroi 2021-08-24
Propriétaire ALPHA AND OMEGA SEMICONDUCTOR INTERNATIONAL LP (Canada)
Inventeur(s)
  • Niu, Zhiqiang
  • Wang, Long-Ching
  • Ho, Yueh-Se
  • Guan, Lingpeng
  • Li, Wenjun

Abrégé

A process is applied to develop a plurality of reverse conducting insulated gate bipolar transistors (RCIGBTs). The process comprises the steps of providing a wafer, applying a first grinding process, patterning a mask, applying an etching process, removing the mask, implanting N++ type dopant, applying a second grinding process forming a TAIKO ring, implanting P+ type dopant, annealing and depositing TiNiAg or TiNiVAg, removing the TAIKO ring, attaching a tape, and applying a singulation process. The mask can be a soft mask or a hard mask. The etching process can be a wet etching only; a wet etching followed by a dry etching; or a dry etching only.

Classes IPC  ?

  • H01L 21/425 - Bombardement par des radiations par des radiations d'énergie élevée produisant une implantation d'ions
  • H01L 21/308 - Traitement chimique ou électrique, p. ex. gravure électrolytique en utilisant des masques
  • H01L 29/66 - Types de dispositifs semi-conducteurs
  • H01L 21/8222 - Technologie bipolaire
  • H01L 21/3213 - Gravure physique ou chimique des couches, p. ex. pour produire une couche avec une configuration donnée à partir d'une couche étendue déposée au préalable
  • H01L 21/304 - Traitement mécanique, p. ex. meulage, polissage, coupe
  • H01L 21/02 - Fabrication ou traitement des dispositifs à semi-conducteurs ou de leurs parties constitutives
  • H01L 21/306 - Traitement chimique ou électrique, p. ex. gravure électrolytique
  • H01L 21/82 - Fabrication ou traitement de dispositifs consistant en une pluralité de composants à l'état solide ou de circuits intégrés formés dans ou sur un substrat commun avec une division ultérieure du substrat en plusieurs dispositifs individuels pour produire des dispositifs, p.ex. des circuits intégrés, consistant chacun en une pluralité de composants
  • H01L 21/04 - Fabrication ou traitement des dispositifs à semi-conducteurs ou de leurs parties constitutives les dispositifs ayant des barrières de potentiel, p. ex. une jonction PN, une région d'appauvrissement ou une région de concentration de porteurs de charges

80.

Constant on-time flyback converter and control method thereof

      
Numéro d'application 17015717
Numéro de brevet 11387738
Statut Délivré - en vigueur
Date de dépôt 2020-09-09
Date de la première publication 2021-08-19
Date d'octroi 2022-07-12
Propriétaire ALPHA AND OMEGA SEMICONDUCTOR INTERNATIONAL LP (Canada)
Inventeur(s)
  • Cheng, Jung-Pei
  • Hsu, Hung-Ta
  • Chang, Hsiang-Chung
  • Yu, Yueh-Ping
  • Chen, Yu-Ming

Abrégé

When a constant on-time flyback converter is in the switch-on stage, the gate voltage of the switch and the input voltage of the flyback converter adopt the primary side of the transformer to control. The gate voltage is controlled by the second control signal generated by the controller. The flyback converter is then turn off to enter the switch off stage. When the flyback converter is in the switch off stage, the secondary side controller on the secondary side of the transformer, based on the output voltage and output current of the secondary side, sends a first control signal to the primary side controller to control the main switch to turn on. Thus, the flyback converter enters the switch-on stage. Therefore, the calculation complexity is reduced, and there is no need to set a blanking time, such that the flyback converter can be used in high switching frequency applications.

Classes IPC  ?

  • H02M 3/335 - Transformation d'une puissance d'entrée en courant continu en une puissance de sortie en courant continu avec transformation intermédiaire en courant alternatif par convertisseurs statiques utilisant des tubes à décharge avec électrode de commande ou des dispositifs à semi-conducteurs avec électrodes de commande pour produire le courant alternatif intermédiaire utilisant des dispositifs du type triode ou transistor exigeant l'application continue d'un signal de commande utilisant uniquement des dispositifs à semi-conducteurs
  • H02M 1/08 - Circuits spécialement adaptés à la production d'une tension de commande pour les dispositifs à semi-conducteurs incorporés dans des convertisseurs statiques
  • H02M 1/00 - Détails d'appareils pour transformation

81.

Flyback converter for controlling on time variation

      
Numéro d'application 17036263
Numéro de brevet 11476768
Statut Délivré - en vigueur
Date de dépôt 2020-09-29
Date de la première publication 2021-08-19
Date d'octroi 2022-10-18
Propriétaire ALPHA AND OMEGA SEMICONDUCTOR INTERNATIONAL LP (USA)
Inventeur(s)
  • Cheng, Jung-Pei
  • Hsu, Hung-Ta

Abrégé

A flyback converter to control conduction time in AC/DC conversion technology. The flyback converter includes a primary side and a secondary side. The primary side includes a main switch connecting a primary coil to the input of the flyback converter in series. The secondary side includes a secondary coil coupling with the output terminal of the flyback converter. When a switching frequency of the main switch is at a preset first on time in the range between the off frequency and the second switching frequency, the on-time of the main switch continuously changes corresponding to output load changes. When the switching frequency of the main switch is higher than the first switching frequency, the on time of the main switch is constant. The on time is controlled to change linearly, so as to avoid excessive changes in the output voltage ripples, thereby improving circuit efficiency.

Classes IPC  ?

  • H02M 3/335 - Transformation d'une puissance d'entrée en courant continu en une puissance de sortie en courant continu avec transformation intermédiaire en courant alternatif par convertisseurs statiques utilisant des tubes à décharge avec électrode de commande ou des dispositifs à semi-conducteurs avec électrodes de commande pour produire le courant alternatif intermédiaire utilisant des dispositifs du type triode ou transistor exigeant l'application continue d'un signal de commande utilisant uniquement des dispositifs à semi-conducteurs

82.

Semiconductor package having thin substrate and method of making the same

      
Numéro d'application 17137893
Numéro de brevet 11495548
Statut Délivré - en vigueur
Date de dépôt 2020-12-30
Date de la première publication 2021-04-29
Date d'octroi 2022-11-08
Propriétaire ALPHA AND OMEGA SEMICONDUCTOR INTERNATIONAL LP (USA)
Inventeur(s)
  • Lu, Jun
  • Wang, Long-Ching
  • Bobde, Madhur
  • Chen, Bo
  • Zhou, Shuhua

Abrégé

A semiconductor package comprises a semiconductor substrate, a first metal layer, an adhesive layer, a second metal layer, a rigid supporting layer, and a plurality of contact pads. A thickness of the semiconductor substrate is equal to or less than 50 microns. A thickness of the rigid supporting layer is larger than the thickness of the semiconductor substrate. A thickness of the second metal layer is larger than a thickness of the first metal layer. A method comprises the steps of providing a device wafer; providing a supporting wafer; attaching the supporting wafer to the device wafer via an adhesive layer; and applying a singulation process so as to form a plurality of semiconductor packages.

Classes IPC  ?

  • H01L 23/31 - Encapsulations, p. ex. couches d’encapsulation, revêtements caractérisées par leur disposition
  • H01L 23/00 - Détails de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide
  • H01L 21/78 - Fabrication ou traitement de dispositifs consistant en une pluralité de composants à l'état solide ou de circuits intégrés formés dans ou sur un substrat commun avec une division ultérieure du substrat en plusieurs dispositifs individuels
  • H01L 21/683 - Appareils spécialement adaptés pour la manipulation des dispositifs à semi-conducteurs ou des dispositifs électriques à l'état solide pendant leur fabrication ou leur traitementAppareils spécialement adaptés pour la manipulation des plaquettes pendant la fabrication ou le traitement des dispositifs à semi-conducteurs ou des dispositifs électriques à l'état solide ou de leurs composants pour le maintien ou la préhension
  • H01L 23/15 - Substrats en céramique ou en verre

83.

Intelligent power module containing IGBT and super-junction MOSFET

      
Numéro d'application 17093097
Numéro de brevet 11417648
Statut Délivré - en vigueur
Date de dépôt 2020-11-09
Date de la première publication 2021-04-01
Date d'octroi 2022-08-16
Propriétaire ALPHA AND OMEGA SEMICONDUCTOR INTERNATIONAL LP (Canada)
Inventeur(s)
  • Suh, Bum-Seok
  • Bobde, Madhur
  • Niu, Zhiqiang
  • Lee, Junho
  • Xu, Xiaojing
  • Zhuang, Zhaorong

Abrégé

An intelligent power module (IPM) comprises a first, second, third and fourth die supporting elements, a first group of insulated gate bipolar transistors (IGBTs), a second group of IGBTs, a first group of super-junction metal-oxide-semiconductor field-effect transistors (MOSFETs), a second group of super-junction MOSFETs, a fifth die supporting element, a low voltage IC, a high voltage IC, and a molding encapsulation. The low and high voltage ICs are attached to the fifth die supporting element. The molding encapsulation encloses the first, second, third and fourth die supporting elements, the first group of IGBTs, the second group of IGBTs, the first group of super-junction MOSFETs, the second group of super-junction MOSFETs, the fifth die supporting element, the low voltage IC, the high voltage IC.

Classes IPC  ?

  • H01L 27/06 - Dispositifs consistant en une pluralité de composants semi-conducteurs ou d'autres composants à l'état solide formés dans ou sur un substrat commun comprenant des éléments de circuit passif intégrés avec au moins une barrière de potentiel ou une barrière de surface le substrat étant un corps semi-conducteur comprenant une pluralité de composants individuels dans une configuration non répétitive
  • H02K 11/33 - Circuits d’entraînement, p. ex. circuits électroniques de puissance
  • H01L 29/06 - Corps semi-conducteurs caractérisés par les formes, les dimensions relatives, ou les dispositions des régions semi-conductrices
  • H01L 23/00 - Détails de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide
  • H01L 23/31 - Encapsulations, p. ex. couches d’encapsulation, revêtements caractérisées par leur disposition