Netlist, Inc.

États‑Unis d’Amérique

Retour au propriétaire

1-100 de 148 pour Netlist, Inc. Trier par
Recheche Texte
Affiner par
Type PI
        Brevet 142
        Marque 6
Juridiction
        États-Unis 136
        International 9
        Europe 3
Date
2025 juin 1
2025 (AACJ) 5
2024 6
2023 5
2022 6
Voir plus
Classe IPC
G06F 3/06 - Entrée numérique à partir de, ou sortie numérique vers des supports d'enregistrement 60
G06F 12/02 - Adressage ou affectationRéadressage 37
G06F 12/00 - Accès à, adressage ou affectation dans des systèmes ou des architectures de mémoires 36
G11C 7/10 - Dispositions d'interface d'entrée/sortie [E/S, I/O] de données, p. ex. circuits de commande E/S de données, mémoires tampon de données E/S 32
G06F 13/16 - Gestion de demandes d'interconnexion ou de transfert pour l'accès au bus de mémoire 24
Voir plus
Classe NICE
09 - Appareils et instruments scientifiques et électriques 6
42 - Services scientifiques, technologiques et industriels, recherche et conception 5
40 - Traitement de matériaux; recyclage, purification de l'air et traitement de l'eau 2
Statut
En Instance 12
Enregistré / En vigueur 136
  1     2        Prochaine page

1.

MEMORY MODULE WITH LOCAL SYNCHRONIZATION

      
Numéro d'application 18935410
Statut En instance
Date de dépôt 2024-11-01
Date de la première publication 2025-06-05
Propriétaire NETLIST, INC. (USA)
Inventeur(s)
  • Lee, Hyun
  • Bhakta, Jayesh

Abrégé

A memory module is operable in a computer system having a memory controller and a system bus and comprises memory devices organized in a plurality of groups, and circuits coupled to the memory devices. The circuits including circuitry configurable to receive from the memory controller a system clock and input control and address (C/A) signals, and to generate a module clock signal and module C/A signals in response to the system clock and input C/A signals. The circuits further include circuitry configurable to generate a plurality of local clock signals corresponding, respectively, to the plurality of groups of memory devices, and to output the plurality of local clock signals to respective groups of the memory devices. A respective local clock signal has a respective phase relationship with the module clock signal and is output to a corresponding group of the memory devices.

Classes IPC  ?

  • G06F 12/0802 - Adressage d’un niveau de mémoire dans lequel l’accès aux données ou aux blocs de données désirés nécessite des moyens d’adressage associatif, p. ex. mémoires cache
  • G11C 5/04 - Supports pour éléments d'emmagasinageMontage ou fixation d'éléments d'emmagasinage sur de tels supports
  • G11C 7/10 - Dispositions d'interface d'entrée/sortie [E/S, I/O] de données, p. ex. circuits de commande E/S de données, mémoires tampon de données E/S
  • G11C 29/02 - Détection ou localisation de circuits auxiliaires défectueux, p. ex. compteurs de rafraîchissement défectueux

2.

NON-VOLATILE MEMORY STORAGE FOR MULTI-CHANNEL MEMORY SYSTEM

      
Numéro d'application 18899679
Statut En instance
Date de dépôt 2024-09-27
Date de la première publication 2025-03-20
Propriétaire Netlist, Inc. (USA)
Inventeur(s) Lee, Hyun

Abrégé

A memory system that has a multi-channel volatile memory subsystem is coupled to a non-volatile memory subsystem to provide independent, configurable backup of data. The volatile memory subsystem has one or more main memory modules that use a form of volatile memory such as DRAM memory, for which the NV subsystem provides selective persistent backup. The main memory modules are dual in-line memory modules or DIMMs using DDR SDRAM memory devices. The non-volatile memory subsystem (NV backup) includes an NV controller and non-volatile memory NVM. The NV backup can also include a memory cache to aid with handling and storage of data. In certain embodiments, the NV controller and the nonvolatile memory are coupled to the one or more DIMM channels of the main memory via associated signal lines. Such signal lines can be, for example, traces on a motherboard, and may include one or more signal buses for conveying data, address, and/or control signals. The NV controller and the non-volatile memory can be mounted on the motherboard.

Classes IPC  ?

  • G06F 3/06 - Entrée numérique à partir de, ou sortie numérique vers des supports d'enregistrement
  • G06F 12/02 - Adressage ou affectationRéadressage
  • G06F 12/0815 - Protocoles de cohérence de mémoire cache
  • G06F 12/0868 - Transfert de données entre une mémoire cache et d'autres sous-systèmes, p. ex. des dispositifs de stockage ou des systèmes hôtes

3.

Computer Memory Expansion Device and Method of Operation

      
Numéro d'application 18803307
Statut En instance
Date de dépôt 2024-08-13
Date de la première publication 2025-02-13
Propriétaire Netlist, Inc. (USA)
Inventeur(s)
  • Horwich, Jordan
  • Alston, Jerry
  • Chen, Chih-Cheh
  • Lee, Patrick
  • Milton, Scott
  • Park, Jeekyoung

Abrégé

A memory expansion device operable with a host computer system (host) comprises a non-volatile memory (NVM) subsystem, cache memory, and control logic configurable to receive a submission from the host including a read command and specifying a payload in the NVM subsystem and demand data in the payload. The control logic is configured to request ownership of a set of cache lines corresponding to the payload, to indicate completion of the submission after acquiring ownership of the cache lines, and to load the payload to the cache memory. The set of cache lines correspond to a set of cache lines in a coherent destination memory space accessible by the host. The control logic is further configured to, after indicating completion of the submission and in response to a request from the host to read demand data in the payload, return the demand data after determining that the demand data is in the cache memory.

Classes IPC  ?

  • G06F 13/16 - Gestion de demandes d'interconnexion ou de transfert pour l'accès au bus de mémoire
  • G06F 12/0815 - Protocoles de cohérence de mémoire cache
  • G06F 12/0862 - Adressage d’un niveau de mémoire dans lequel l’accès aux données ou aux blocs de données désirés nécessite des moyens d’adressage associatif, p. ex. mémoires cache avec pré-lecture
  • G06F 12/0891 - Adressage d’un niveau de mémoire dans lequel l’accès aux données ou aux blocs de données désirés nécessite des moyens d’adressage associatif, p. ex. mémoires cache utilisant des moyens d’effacement, d’invalidation ou de réinitialisation

4.

MEMORY MODULE WITH TIMING-CONTROLLED DATA BUFFERING

      
Numéro d'application 18452554
Statut En instance
Date de dépôt 2023-08-20
Date de la première publication 2025-01-23
Propriétaire Netlist, Inc. (USA)
Inventeur(s)
  • Lee, Hyun
  • Bhakta, Jayesh R.

Abrégé

A memory module is operable in a memory system with a memory controller. The memory module comprises memory devices, a module control circuit, and a plurality of buffer circuits coupled between respective sets of data signal lines in a data bus and respective sets of the memory devices. Each respective buffer circuit is mounted on the module board and coupled between a respective set of data signal lines and a respective set of memory devices. Each respective buffer circuit is configured to receive the module control signals and the module clock signal, and to buffer a respective set of data signals in response to the module control signals and the module clock signal. Each respective buffer circuit includes a delay circuit configured to adjust the timing of at least one of the respective set of data signals by an amount based on at least one module control signal in a previous operation.

Classes IPC  ?

  • G06F 13/16 - Gestion de demandes d'interconnexion ou de transfert pour l'accès au bus de mémoire
  • G06F 1/10 - Répartition des signaux d'horloge
  • G06F 3/06 - Entrée numérique à partir de, ou sortie numérique vers des supports d'enregistrement
  • G06F 13/28 - Gestion de demandes d'interconnexion ou de transfert pour l'accès au bus d'entrée/sortie utilisant le transfert par rafale, p. ex. acces direct à la mémoire, vol de cycle
  • G06F 13/40 - Structure du bus
  • G11C 5/04 - Supports pour éléments d'emmagasinageMontage ou fixation d'éléments d'emmagasinage sur de tels supports
  • G11C 7/10 - Dispositions d'interface d'entrée/sortie [E/S, I/O] de données, p. ex. circuits de commande E/S de données, mémoires tampon de données E/S
  • G11C 7/20 - Circuits d'initialisation de cellules de mémoire, p. ex. à la mise sous ou hors tension, effacement de mémoire, mémoire d'image latente
  • G11C 8/12 - Circuits de sélection de groupe, p. ex. pour la sélection d'un bloc de mémoire, la sélection d'une puce, la sélection d'un réseau de cellules
  • G11C 8/18 - Circuits de synchronisation ou d'horlogeGénération ou gestion de signaux de commande d'adresse, p. ex. pour des signaux d'échantillonnage d'adresse de ligne [RAS] ou d'échantillonnage d'adresse de colonne [CAS]
  • G11C 16/00 - Mémoires mortes programmables effaçables
  • G11C 29/02 - Détection ou localisation de circuits auxiliaires défectueux, p. ex. compteurs de rafraîchissement défectueux
  • G11C 29/04 - Détection ou localisation d'éléments d'emmagasinage défectueux

5.

METHOD TO IMPLEMENT A REDUNDANT ARRAY OF INDEPENDENT DISKS WITH HIGH CAPACITY SOLID STATE DRIVES

      
Numéro d'application 18349455
Statut En instance
Date de dépôt 2023-07-10
Date de la première publication 2025-01-16
Propriétaire Netlist, Inc. (USA)
Inventeur(s) Ryu, Junkil

Abrégé

A system can include a host computer system and a host system bus coupled to the host computer system. One or more storage devices can be coupled to the host system bus and configured to store data. Additionally, a computational storage device (CSD) can be coupled to the host system bus and configured to receive a data write request comprising data from the host computer system. The CSD can further include a memory and an application processor. The application processor of the CSD can be configured to write the data of the data write request to the one or more storage devices in response to receiving the data write request.

Classes IPC  ?

  • G06F 3/06 - Entrée numérique à partir de, ou sortie numérique vers des supports d'enregistrement

6.

HYBRID MEMORY SYSTEM WITH CONFIGURABLE ERROR THRESHOLDS AND FAILURE ANALYSIS CAPABILITY

      
Numéro d'application 18585857
Statut En instance
Date de dépôt 2024-02-23
Date de la première publication 2024-12-19
Propriétaire Netlist, Inc. (USA)
Inventeur(s)
  • Milton, Scott H.
  • Solomon, Jeffrey C.
  • Post, Kenneth S.

Abrégé

A system and method for configuring fault tolerance in nonvolatile memory (NVM) are operative to set a first threshold value, declare one or more portions of NVM invalid based on an error criterion, track the number of declared invalid NVM portions, determine if the tracked number exceeds the first threshold value, and if the tracked number exceeds the first threshold value, perform one or more remediation actions, such as issue a warning or prevent backup of volatile memory data in a hybrid memory system. In the event of backup failure, an extent of the backup can still be assessed by determining the amount of erased NVM that has remained erased after the backup, or by comparing a predicted backup end point with an actual endpoint.

Classes IPC  ?

  • G06F 11/14 - Détection ou correction d'erreur dans les données par redondance dans les opérations, p. ex. en utilisant différentes séquences d'opérations aboutissant au même résultat
  • G06F 11/07 - Réaction à l'apparition d'un défaut, p. ex. tolérance de certains défauts
  • G11C 16/34 - Détermination de l'état de programmation, p. ex. de la tension de seuil, de la surprogrammation ou de la sousprogrammation, de la rétention
  • G11C 29/04 - Détection ou localisation d'éléments d'emmagasinage défectueux
  • G11C 29/42 - Dispositifs de vérification de réponse utilisant des codes correcteurs d'erreurs [ECC] ou un contrôle de parité
  • G11C 29/44 - Indication ou identification d'erreurs, p. ex. pour la réparation

7.

MEMORY MODULE WITH DISTRIBUTED DATA BUFFERS

      
Numéro d'application 18675127
Statut En instance
Date de dépôt 2024-05-27
Date de la première publication 2024-11-28
Propriétaire Netlist, Inc. (USA)
Inventeur(s)
  • Lee, Hyun
  • Bhakta, Jayesh

Abrégé

A memory module comprises dynamic random access memory (DRAM) devices arranged in ranks, and a module controller configurable to receive address and control signals for a memory operation, and to output first module control signals to the DRAM devices, causing a selected rank to output or receive data. The module controller is further configurable to output second module control signals to a plurality of data buffers coupled to the DRAM devices via module data lines. A respective data buffer includes data paths and logic configurable to, in response to the second module control signals, enable at least a subset of the data paths to receive and regenerate signals carrying a section of the data communicated from/to corresponding module data lines. The logic is further configurable to disable the data paths when the memory module is not communicating data with the memory controller.

Classes IPC  ?

  • G06F 12/00 - Accès à, adressage ou affectation dans des systèmes ou des architectures de mémoires
  • G11C 5/02 - Disposition d'éléments d'emmagasinage, p. ex. sous la forme d'une matrice
  • G11C 5/04 - Supports pour éléments d'emmagasinageMontage ou fixation d'éléments d'emmagasinage sur de tels supports
  • G11C 5/06 - Dispositions pour interconnecter électriquement des éléments d'emmagasinage
  • G11C 8/12 - Circuits de sélection de groupe, p. ex. pour la sélection d'un bloc de mémoire, la sélection d'une puce, la sélection d'un réseau de cellules

8.

MEMORY MODULE PROVIDING DISTINCT SIGNALING INTERFACES VIA AN OPEN-DRAIN OUTPUT FOR DISTINCT OPERATIONS

      
Numéro d'application 18413017
Statut En instance
Date de dépôt 2024-01-15
Date de la première publication 2024-07-11
Propriétaire Netlist, Inc. (USA)
Inventeur(s) Lee, Hyun

Abrégé

A memory subsystem is operable with a memory controller of a host computer system via an interface. The memory subsystem comprises dynamic random access memory elements and a memory subsystem controller. The memory subsystem controller has an open drain output, and is configured to provide a first signaling interface via the open drain output during normal operations and a second signaling interface via the open drain output during an initialization operation. The second signaling interface is distinct from the first signaling interface and the initialization operation is distinct from any of the normal operations. The first signaling interface is used by the memory subsystem controller to indicate a parity error in response to a parity error having occurred during the normal operations. The second signaling interface is used by the memory subsystem controller to output a signal related to initialization operation sequences during the initialization operation.

Classes IPC  ?

  • G06F 13/16 - Gestion de demandes d'interconnexion ou de transfert pour l'accès au bus de mémoire
  • G06F 3/06 - Entrée numérique à partir de, ou sortie numérique vers des supports d'enregistrement
  • G06F 9/445 - Chargement ou démarrage de programme
  • G06F 11/10 - Détection ou correction d'erreur par introduction de redondance dans la représentation des données, p. ex. en utilisant des codes de contrôle en ajoutant des chiffres binaires ou des symboles particuliers aux données exprimées suivant un code, p. ex. contrôle de parité, exclusion des 9 ou des 11
  • G06F 12/06 - Adressage d'un bloc physique de transfert, p. ex. par adresse de base, adressage de modules, extension de l'espace d'adresse, spécialisation de mémoire
  • G06F 13/24 - Gestion de demandes d'interconnexion ou de transfert pour l'accès au bus d'entrée/sortie utilisant l'interruption
  • G11C 5/00 - Détails de mémoires couverts par le groupe
  • G11C 5/04 - Supports pour éléments d'emmagasinageMontage ou fixation d'éléments d'emmagasinage sur de tels supports
  • G11C 7/10 - Dispositions d'interface d'entrée/sortie [E/S, I/O] de données, p. ex. circuits de commande E/S de données, mémoires tampon de données E/S
  • G11C 16/26 - Circuits de détection ou de lectureCircuits de sortie de données
  • G11C 29/00 - Vérification du fonctionnement correct des mémoiresTest de mémoires lors d'opération en mode de veille ou hors-ligne
  • G11C 29/44 - Indication ou identification d'erreurs, p. ex. pour la réparation
  • G11C 29/52 - Protection du contenu des mémoiresDétection d'erreurs dans le contenu des mémoires

9.

Multi-Mode Memory Module with Data Handlers

      
Numéro d'application 18402549
Statut En instance
Date de dépôt 2024-01-02
Date de la première publication 2024-07-04
Propriétaire Netlist, Inc. (USA)
Inventeur(s)
  • Lee, Hyun
  • Bhakta, Jayesh R.
  • Choi, Soonju

Abrégé

A memory module comprises memory devices, a data module and a control module. The memory module is operable in a first mode in which at least some of the memory devices are accessed by a system memory controller in a computer system for memory read and/or write operations at a memory access speed, the control module is configured to register address and control signals associated with the memory read and/or write operations, and the data module is configured to propagate data signals between the at least some of the memory devices and the memory controller. The memory module is further operable in a second mode in which the memory devices are not accessed by the system memory controller for memory read or write operations, and the data module is configured to communicate data signals with at least some of the memory devices at the memory access speed.

Classes IPC  ?

  • G11C 29/10 - Algorithmes de test, p. ex. algorithmes par balayage de mémoire [MScan]Configurations de test, p. ex. configurations en damier
  • G11C 29/12 - Dispositions intégrées pour les tests, p. ex. auto-test intégré [BIST]
  • G11C 5/04 - Supports pour éléments d'emmagasinageMontage ou fixation d'éléments d'emmagasinage sur de tels supports

10.

SYSTEM AND METHOD FOR UNIFORM MEMORY ACCESS IN A NETWORK HAVING A PLURALITY OF NODES

      
Numéro d'application 18468712
Statut En instance
Date de dépôt 2023-09-17
Date de la première publication 2024-04-11
Propriétaire Netlist, Inc. (USA)
Inventeur(s)
  • Lee, Hyun
  • Ryu, Junkil

Abrégé

A node in a network including a plurality of nodes comprises persistent memory; non-persistent memory, a node control device operatively coupled to the persistent memory and the non-persistent memory, a local interface for interfacing with the local server in the UMA node, and a network interface for interfacing with other nodes. The node control device is configured to translate between a local unified memory access (UMA) address space accessible by applications running on a local server and a global UMA address space that is mapped to a physical UMA address space. The physical UMA address space includes physical address spaces associated with different UMA nodes in the cluster of UMA nodes. Thus, a server in the UMA network can access the physical address spaces at other UMA nodes without going through the servers in the other UMA nodes.

Classes IPC  ?

  • G06F 12/0813 - Systèmes de mémoire cache multi-utilisateurs, multiprocesseurs ou multitraitement avec configuration en réseau ou matrice
  • G06F 9/455 - ÉmulationInterprétationSimulation de logiciel, p. ex. virtualisation ou émulation des moteurs d’exécution d’applications ou de systèmes d’exploitation
  • G06F 12/02 - Adressage ou affectationRéadressage
  • G06F 12/1045 - Traduction d'adresses utilisant des moyens de traduction d’adresse associatifs ou pseudo-associatifs, p. ex. un répertoire de pages actives [TLB] associée à une mémoire cache de données
  • G06F 12/109 - Traduction d'adresses pour espaces adresse virtuels multiples, p. ex. segmentation
  • G06F 13/00 - Interconnexion ou transfert d'information ou d'autres signaux entre mémoires, dispositifs d'entrée/sortie ou unités de traitement
  • H04L 65/40 - Prise en charge des services ou des applications

11.

NON-VOLATILE MEMORY STORAGE FOR MULTI-CHANNEL MEMORY SYSTEM

      
Numéro d'application 18353597
Statut En instance
Date de dépôt 2023-07-17
Date de la première publication 2024-01-18
Propriétaire Netlist, Inc. (USA)
Inventeur(s) Lee, Hyun

Abrégé

A memory system that has a multi-channel volatile memory subsystem is coupled to a non-volatile memory subsystem to provide independent, configurable backup of data. The volatile memory subsystem has one or more main memory modules that use a form of volatile memory such as DRAM memory, for which the NV subsystem provides selective persistent backup. The main memory modules are dual in-line memory modules or DIMMs using DDR SDRAM memory devices. The non-volatile memory subsystem (NV backup) includes an NV controller and non-volatile memory NVM. The NV backup can also include a memory cache to aid with handling and storage of data. In certain embodiments, the NV controller and the nonvolatile memory are coupled to the one or more DIMM channels of the main memory via associated signal lines. Such signal lines can be, for example, traces on a motherboard, and may include one or more signal buses for conveying data, address, and/or control signals. The NV controller and the non-volatile memory can be mounted on the motherboard.

Classes IPC  ?

  • G06F 3/06 - Entrée numérique à partir de, ou sortie numérique vers des supports d'enregistrement
  • G06F 12/02 - Adressage ou affectationRéadressage
  • G06F 12/0868 - Transfert de données entre une mémoire cache et d'autres sous-systèmes, p. ex. des dispositifs de stockage ou des systèmes hôtes
  • G06F 12/0815 - Protocoles de cohérence de mémoire cache

12.

Hybrid memory system with configurable error thresholds and failure analysis capability

      
Numéro d'application 18154500
Numéro de brevet 11914481
Statut Délivré - en vigueur
Date de dépôt 2023-01-13
Date de la première publication 2023-12-28
Date d'octroi 2024-02-27
Propriétaire NETLIST, INC. (USA)
Inventeur(s)
  • Milton, Scott H.
  • Solomon, Jeffrey C.
  • Post, Kenneth S.

Abrégé

A system and method for configuring fault tolerance in nonvolatile memory (NVM) are operative to set a first threshold value, declare one or more portions of NVM invalid based on an error criterion, track the number of declared invalid NVM portions, determine if the tracked number exceeds the first threshold value, and if the tracked number exceeds the first threshold value, perform one or more remediation actions, such as issue a warning or prevent backup of volatile memory data in a hybrid memory system. In the event of backup failure, an extent of the backup can still be assessed by determining the amount of erased NVM that has remained erased after the backup, or by comparing a predicted backup end point with an actual endpoint.

Classes IPC  ?

  • G06F 11/00 - Détection d'erreursCorrection d'erreursContrôle de fonctionnement
  • G06F 11/14 - Détection ou correction d'erreur dans les données par redondance dans les opérations, p. ex. en utilisant différentes séquences d'opérations aboutissant au même résultat
  • G06F 11/07 - Réaction à l'apparition d'un défaut, p. ex. tolérance de certains défauts
  • G11C 16/34 - Détermination de l'état de programmation, p. ex. de la tension de seuil, de la surprogrammation ou de la sousprogrammation, de la rétention
  • G11C 29/42 - Dispositifs de vérification de réponse utilisant des codes correcteurs d'erreurs [ECC] ou un contrôle de parité
  • G11C 29/44 - Indication ou identification d'erreurs, p. ex. pour la réparation
  • G11C 29/04 - Détection ou localisation d'éléments d'emmagasinage défectueux

13.

MEMORY MODULE HAVING VOLATILE AND NON-VOLATILE MEMORY SUBSYSTEMS AND METHOD OF OPERATION

      
Numéro d'application 18325081
Statut En instance
Date de dépôt 2023-05-29
Date de la première publication 2023-11-30
Propriétaire Netlist, Inc. (USA)
Inventeur(s)
  • Lee, Hyun
  • Bhakta, Jayesh R.
  • Chen, Chi She
  • Solomon, Jeffery C.
  • Martinez, Mario Jesus
  • Le, Hao
  • Choi, Soon J.

Abrégé

A memory module comprises dynamic random access memory (DRAM), Flash memory, and a module controller. The module controller is configured to receive data to be transferred from the DRAM to the Flash memory, compute first cyclic redundancy check (CRC) codes for the data, and write the data into the Flash memory. The module controller is further configured to read the data from the Flash memory, compute second CRC codes for the data read from the Flash memory, and transfer the data to the DRAM. The module controller is further configured to compare the second CRC codes with the first CRC codes to determine one or more erroneous data bits in the data read from the Flash memory, read a data segment of the data from the DRAM that include the one or more erroneous data bits, correct the one or more erroneous data bits in the data segment, and write the data segment back into the DRAM.

Classes IPC  ?

  • G06F 12/02 - Adressage ou affectationRéadressage
  • G06F 12/08 - Adressage ou affectationRéadressage dans des systèmes de mémoires hiérarchiques, p. ex. des systèmes de mémoire virtuelle
  • G06F 12/0871 - Affectation ou gestion d’espace de mémoire cache
  • G06F 3/06 - Entrée numérique à partir de, ou sortie numérique vers des supports d'enregistrement
  • G11C 7/10 - Dispositions d'interface d'entrée/sortie [E/S, I/O] de données, p. ex. circuits de commande E/S de données, mémoires tampon de données E/S
  • G06F 13/28 - Gestion de demandes d'interconnexion ou de transfert pour l'accès au bus d'entrée/sortie utilisant le transfert par rafale, p. ex. acces direct à la mémoire, vol de cycle
  • G06F 13/10 - Commande par programme pour dispositifs périphériques
  • G06F 12/06 - Adressage d'un bloc physique de transfert, p. ex. par adresse de base, adressage de modules, extension de l'espace d'adresse, spécialisation de mémoire

14.

Hybrid memory module having a volatile memory subsystem and a module controller configurable to provide data to accompany externally sourced data strobes to the volatile memory subsystem

      
Numéro d'application 18059966
Numéro de brevet 12026397
Statut Délivré - en vigueur
Date de dépôt 2022-11-29
Date de la première publication 2023-09-07
Date d'octroi 2024-07-02
Propriétaire Netlist, Inc. (USA)
Inventeur(s)
  • Park, Jeekyoung
  • Horwich, Jordan

Abrégé

A memory module according to some embodiments is operable in a computer system including a memory controller coupled to a memory channel. The memory module comprises a volatile memory subsystem, non-volatile (NV) memory subsystem and a module controller coupled to the volatile memory subsystem and the NV memory subsystem. The volatile memory subsystem includes dynamic random access memory (DRAM) devices and is configurable to communicate with the memory controller via the memory channel during memory read or write operations. The module controller is configured to output data strobe signals to accompany data from the volatile memory subsystem during a memory read operation and to output to accompany data strobes output by data buffers in response to data strobe signals from the memory controller during a system-initiated operation to transfer data from the NV memory subsystem to the volatile memory subsystem.

Classes IPC  ?

  • G06F 3/06 - Entrée numérique à partir de, ou sortie numérique vers des supports d'enregistrement

15.

Memory module with local synchronization and method of operation

      
Numéro d'application 18059958
Numéro de brevet 12135644
Statut Délivré - en vigueur
Date de dépôt 2022-11-29
Date de la première publication 2023-07-27
Date d'octroi 2024-11-05
Propriétaire Netlist, Inc. (USA)
Inventeur(s)
  • Lee, Hyun
  • Bhakta, Jayesh R.

Abrégé

A memory module is operable in a computer system having a memory controller and a system bus and comprises memory devices organized in one or more ranks and in a plurality of groups, and circuits configurable to receive from the memory controller a system clock and input control and address (C/A) signals, and output registered C/A signals and buffer control signals. The memory module further comprises a plurality of buffer circuits. In response to the buffer control signals, each buffer circuit is configured to communicate first data/strobe signals with at least one memory device and to communicate second data/strobe signals with the memory controller. The buffer circuit includes at least one delay circuit configured to delay at least one signal of the first data/strobe signals based on a first delay and a second delay. A respective local clock signal has a respective phase relationship with the module clock signal and is output to a corresponding group of the memory devices that includes at least one corresponding memory device in each of the one or more ranks.

Classes IPC  ?

  • G06F 12/0802 - Adressage d’un niveau de mémoire dans lequel l’accès aux données ou aux blocs de données désirés nécessite des moyens d’adressage associatif, p. ex. mémoires cache
  • G11C 5/04 - Supports pour éléments d'emmagasinageMontage ou fixation d'éléments d'emmagasinage sur de tels supports
  • G11C 7/10 - Dispositions d'interface d'entrée/sortie [E/S, I/O] de données, p. ex. circuits de commande E/S de données, mémoires tampon de données E/S
  • G11C 29/02 - Détection ou localisation de circuits auxiliaires défectueux, p. ex. compteurs de rafraîchissement défectueux

16.

Computer memory expansion device and method of operation

      
Numéro d'application 18000125
Numéro de brevet 12061562
Statut Délivré - en vigueur
Date de dépôt 2021-06-01
Date de la première publication 2023-07-06
Date d'octroi 2024-08-13
Propriétaire Netlist, Inc. (USA)
Inventeur(s)
  • Horwich, Jordan
  • Alston, Jerry
  • Chen, Chih-Cheh
  • Lee, Patrick
  • Milton, Scott
  • Park, Jeekyoung

Abrégé

A memory expansion device operable with a host computer system (host) comprises a non-volatile memory (NVM) subsystem, cache memory, and control logic configurable to receive a submission from the host including a read command and specifying a payload in the NVM subsystem and demand data in the payload. The control logic is configured to request ownership of a set of cache lines corresponding to the payload, to indicate completion of the submission after acquiring ownership of the cache lines, and to load the payload to the cache memory. The set of cache lines correspond to a set of cache lines in a coherent destination memory space accessible by the host. The control logic is further configured to, after indicating completion of the submission and in response to a request from the host to read demand data in the payload, return the demand data after determining that the demand data is in the cache memory.

Classes IPC  ?

  • G06F 12/0815 - Protocoles de cohérence de mémoire cache
  • G06F 12/0862 - Adressage d’un niveau de mémoire dans lequel l’accès aux données ou aux blocs de données désirés nécessite des moyens d’adressage associatif, p. ex. mémoires cache avec pré-lecture
  • G06F 12/0891 - Adressage d’un niveau de mémoire dans lequel l’accès aux données ou aux blocs de données désirés nécessite des moyens d’adressage associatif, p. ex. mémoires cache utilisant des moyens d’effacement, d’invalidation ou de réinitialisation
  • G06F 13/16 - Gestion de demandes d'interconnexion ou de transfert pour l'accès au bus de mémoire

17.

Memory module having open-drain output for error reporting and for initialization

      
Numéro d'application 17840593
Numéro de brevet 11880319
Statut Délivré - en vigueur
Date de dépôt 2022-06-14
Date de la première publication 2022-12-01
Date d'octroi 2024-01-23
Propriétaire Netlist, Inc. (USA)
Inventeur(s) Lee, Hyun

Abrégé

According to certain aspects, a memory subsystem is coupled to a memory controller of a host computer system via an interface. The memory subsystem comprises dynamic random access memory elements and a memory subsystem controller. During a normal memory read or write operation, the memory subsystem controller is configured to receive address and command signals associated with the memory read or write operations and to control the dynamic random access memory elements in accordance with the address and command signals. The memory subsystem controller is further configured to output via the open drain output a parity error signal in response to a parity error having occurred during the memory read or write operation. During an initialization operation, the memory subsystem controller is configured to output via the open train output a signal related to one or more parts of initialization operation sequences.

Classes IPC  ?

  • G06F 12/00 - Accès à, adressage ou affectation dans des systèmes ou des architectures de mémoires
  • G06F 13/16 - Gestion de demandes d'interconnexion ou de transfert pour l'accès au bus de mémoire
  • G11C 5/04 - Supports pour éléments d'emmagasinageMontage ou fixation d'éléments d'emmagasinage sur de tels supports
  • G11C 7/10 - Dispositions d'interface d'entrée/sortie [E/S, I/O] de données, p. ex. circuits de commande E/S de données, mémoires tampon de données E/S
  • G06F 9/445 - Chargement ou démarrage de programme
  • G06F 13/24 - Gestion de demandes d'interconnexion ou de transfert pour l'accès au bus d'entrée/sortie utilisant l'interruption
  • G06F 3/06 - Entrée numérique à partir de, ou sortie numérique vers des supports d'enregistrement
  • G06F 11/10 - Détection ou correction d'erreur par introduction de redondance dans la représentation des données, p. ex. en utilisant des codes de contrôle en ajoutant des chiffres binaires ou des symboles particuliers aux données exprimées suivant un code, p. ex. contrôle de parité, exclusion des 9 ou des 11
  • G11C 29/52 - Protection du contenu des mémoiresDétection d'erreurs dans le contenu des mémoires
  • G06F 12/06 - Adressage d'un bloc physique de transfert, p. ex. par adresse de base, adressage de modules, extension de l'espace d'adresse, spécialisation de mémoire
  • G11C 5/00 - Détails de mémoires couverts par le groupe
  • G11C 16/26 - Circuits de détection ou de lectureCircuits de sortie de données
  • G11C 29/00 - Vérification du fonctionnement correct des mémoiresTest de mémoires lors d'opération en mode de veille ou hors-ligne
  • G11C 29/44 - Indication ou identification d'erreurs, p. ex. pour la réparation

18.

Memory module having volatile and non-volatile memory subsystems and method of operation

      
Numéro d'application 17531743
Numéro de brevet 11663121
Statut Délivré - en vigueur
Date de dépôt 2021-11-20
Date de la première publication 2022-08-11
Date d'octroi 2023-05-30
Propriétaire Netlist, Inc. (USA)
Inventeur(s)
  • Lee, Hyun
  • Bhakta, Jayesh R.
  • Chen, Chi She
  • Solomon, Jeffery C.
  • Martinez, Mario Jesus
  • Le, Hao
  • Choi, Soon J.

Abrégé

A memory module comprises a volatile memory subsystem including DRAM, a non-volatile memory subsystem including Flash memory, and a module control device. The Flash memory includes main Flash providing a main Flash memory space and scratch Flash providing a scratch Flash memory space. The module control device is configured to receive a request from the memory controller to move one or more segments of data in a first Flash block in the main Flash to the DRAM and to, for each respective segment of data: select a respective set of pages in the DRAM; transfer respective data stored in the respective set of pages from the DRAM to a corresponding segment in the scratch Flash; and transfer the respective segment of data to the respective set of pages in the DRAM. Thus, data can be moved segment by segment between the DRAM and the Flash memory.

Classes IPC  ?

  • G06F 12/02 - Adressage ou affectationRéadressage
  • G06F 12/08 - Adressage ou affectationRéadressage dans des systèmes de mémoires hiérarchiques, p. ex. des systèmes de mémoire virtuelle
  • G06F 12/0871 - Affectation ou gestion d’espace de mémoire cache
  • G06F 3/06 - Entrée numérique à partir de, ou sortie numérique vers des supports d'enregistrement
  • G11C 7/10 - Dispositions d'interface d'entrée/sortie [E/S, I/O] de données, p. ex. circuits de commande E/S de données, mémoires tampon de données E/S
  • G06F 13/28 - Gestion de demandes d'interconnexion ou de transfert pour l'accès au bus d'entrée/sortie utilisant le transfert par rafale, p. ex. acces direct à la mémoire, vol de cycle
  • G06F 13/10 - Commande par programme pour dispositifs périphériques
  • G06F 12/06 - Adressage d'un bloc physique de transfert, p. ex. par adresse de base, adressage de modules, extension de l'espace d'adresse, spécialisation de mémoire
  • G06F 12/0897 - Mémoires cache caractérisées par leur organisation ou leur structure avec plusieurs niveaux de hiérarchie de mémoire cache

19.

Memory with on-module power management

      
Numéro d'application 17582797
Numéro de brevet 12373366
Statut Délivré - en vigueur
Date de dépôt 2022-01-24
Date de la première publication 2022-07-14
Date d'octroi 2025-07-29
Propriétaire NETLIST, INC. (USA)
Inventeur(s)
  • Chen, Chi-She
  • Solomon, Jeffrey C.
  • Milton, Scott H.
  • Bhakta, Jayesh

Abrégé

In certain embodiments, a memory module includes a printed circuit board (PCB) having an interface that couples it to a host system for provision of power, data, address and control signals. First, second, and third buck converters receive a pre-regulated input voltage and produce first, second and third regulated voltages. A converter circuit reduces the pre-regulated input voltage to provide a fourth regulated voltage. Synchronous dynamic random access memory (SDRAM) devices are coupled to one or more regulated voltages of the first, second, third and fourth regulated voltages, and a voltage monitor circuit monitors an input voltage and produces a signal in response to the input voltage having a voltage amplitude that is greater than a threshold voltage.

Classes IPC  ?

  • G06F 13/28 - Gestion de demandes d'interconnexion ou de transfert pour l'accès au bus d'entrée/sortie utilisant le transfert par rafale, p. ex. acces direct à la mémoire, vol de cycle
  • G06F 1/18 - Installation ou distribution d'énergie
  • G06F 3/06 - Entrée numérique à partir de, ou sortie numérique vers des supports d'enregistrement
  • G06F 12/02 - Adressage ou affectationRéadressage
  • G06F 12/06 - Adressage d'un bloc physique de transfert, p. ex. par adresse de base, adressage de modules, extension de l'espace d'adresse, spécialisation de mémoire
  • G06F 13/16 - Gestion de demandes d'interconnexion ou de transfert pour l'accès au bus de mémoire
  • G06F 13/40 - Structure du bus
  • G06F 13/42 - Protocole de transfert pour bus, p. ex. liaisonSynchronisation
  • G11C 7/10 - Dispositions d'interface d'entrée/sortie [E/S, I/O] de données, p. ex. circuits de commande E/S de données, mémoires tampon de données E/S
  • G11C 14/00 - Mémoires numériques caractérisées par des dispositions de cellules ayant des propriétés de mémoire volatile et non volatile pour sauvegarder l'information en cas de défaillance de l'alimentation

20.

Memory package having stacked array dies and reduced driver load

      
Numéro d'application 17694649
Numéro de brevet 12308087
Statut Délivré - en vigueur
Date de dépôt 2022-03-14
Date de la première publication 2022-06-30
Date d'octroi 2025-05-20
Propriétaire Netlist, Inc. (USA)
Inventeur(s) Lee, Hyun

Abrégé

A DRAM packages comprises stacked array dies including at least a first array die and a stacked over at least the first array die, data terminals, via which the DRAM package receives or outputs data signals, first data interconnects between respective ones of the data terminals and the first array die, and second data interconnects distinct from the first data interconnects and between respective ones of the data terminals and the second array die. The DRAM package further comprises drivers configured to drive first data signals to the first array die via the first data interconnects and second data signals to the second array die via the second data interconnects. A first data signal is driven by one or more drivers having a first driver size, and a second data signal is driven by one or more drivers having a second driver size different from the first driver size.

Classes IPC  ?

  • G11C 5/06 - Dispositions pour interconnecter électriquement des éléments d'emmagasinage
  • G11C 7/10 - Dispositions d'interface d'entrée/sortie [E/S, I/O] de données, p. ex. circuits de commande E/S de données, mémoires tampon de données E/S
  • G11C 7/12 - Circuits de commande de lignes de bits, p. ex. circuits d'attaque, de puissance, de tirage vers le haut, d'abaissement, circuits de précharge, circuits d'égalisation, pour lignes de bits

21.

Uniform memory access in a system having a plurality of nodes

      
Numéro d'application 17522705
Numéro de brevet 11768769
Statut Délivré - en vigueur
Date de dépôt 2021-11-09
Date de la première publication 2022-06-09
Date d'octroi 2023-09-26
Propriétaire Netlist, Inc. (USA)
Inventeur(s)
  • Lee, Hyun
  • Ryu, Junkil

Abrégé

The present application presents a Uniform Memory Access (UMA) network including a cluster of UMA nodes. A system in a UMA node comprises persistent memory; non-persistent memory, a node control device operatively coupled to the persistent memory and the non-persistent memory, a local interface for interfacing with the local server in the respective UMA node, and a network interface for interfacing with the UMA network. The node control device is configured to translate between a local unified memory access (UMA) address space accessible by applications running on a local server and a global UMA address space that is mapped to a physical UMA address space. The physical UMA address space includes physical address spaces associated with different UMA nodes in the cluster of UMA nodes. Thus, a server in the UMA network can access the physical address spaces at other UMA nodes without going through the servers in the other UMA nodes.

Classes IPC  ?

  • G06F 12/10 - Traduction d'adresses
  • G06F 12/0813 - Systèmes de mémoire cache multi-utilisateurs, multiprocesseurs ou multitraitement avec configuration en réseau ou matrice
  • G06F 9/455 - ÉmulationInterprétationSimulation de logiciel, p. ex. virtualisation ou émulation des moteurs d’exécution d’applications ou de systèmes d’exploitation
  • G06F 13/00 - Interconnexion ou transfert d'information ou d'autres signaux entre mémoires, dispositifs d'entrée/sortie ou unités de traitement
  • G06F 12/109 - Traduction d'adresses pour espaces adresse virtuels multiples, p. ex. segmentation
  • G06F 12/02 - Adressage ou affectationRéadressage
  • G06F 12/1045 - Traduction d'adresses utilisant des moyens de traduction d’adresse associatifs ou pseudo-associatifs, p. ex. un répertoire de pages actives [TLB] associée à une mémoire cache de données
  • H04L 65/40 - Prise en charge des services ou des applications

22.

Heterogeneous in-storage computation

      
Numéro d'application 17559999
Numéro de brevet 12353759
Statut Délivré - en vigueur
Date de dépôt 2021-12-22
Date de la première publication 2022-04-14
Date d'octroi 2025-07-08
Propriétaire NETLIST, INC. (USA)
Inventeur(s)
  • Cassia, Ricardo
  • Alves, Vladimir

Abrégé

A storage device. In some embodiments the storage device includes a storage controller; a nonvolatile memory device connected to the storage controller through a first physical interface, and a processing circuit. The processing circuit may be connected, through a second physical interface, to the storage controller or to the nonvolatile memory device, the second physical interface being the same as the first physical interface.

Classes IPC  ?

  • G06F 3/06 - Entrée numérique à partir de, ou sortie numérique vers des supports d'enregistrement

23.

Computer memory expansion device and method of operation

      
Numéro d'application 17336262
Numéro de brevet 11500797
Statut Délivré - en vigueur
Date de dépôt 2021-06-01
Date de la première publication 2021-12-02
Date d'octroi 2022-11-15
Propriétaire Netlist, Inc. (USA)
Inventeur(s)
  • Horwich, Jordan
  • Alston, Jerry
  • Chen, Chih-Cheh
  • Lee, Patrick
  • Milton, Scott
  • Park, Jeekyoung

Abrégé

A memory expansion device operable with a host computer system (host) comprises a non-volatile memory (NVM) subsystem, cache memory, and control logic configurable to receive a submission from the host including a read command and specifying a payload in the NVM subsystem and demand data in the payload. The control logic is configured to request ownership of a set of cache lines corresponding to the payload, to indicate completion of the submission after acquiring ownership of the cache lines, and to load the payload to the cache memory. The set of cache lines correspond to a set of cache lines in a coherent destination memory space accessible by the host. The control logic is further configured to, after indicating completion of the submission and in response to a request from the host to read demand data in the payload, return the demand data after determining that the demand data is in the cache memory.

Classes IPC  ?

  • G06F 13/16 - Gestion de demandes d'interconnexion ou de transfert pour l'accès au bus de mémoire
  • G06F 12/0862 - Adressage d’un niveau de mémoire dans lequel l’accès aux données ou aux blocs de données désirés nécessite des moyens d’adressage associatif, p. ex. mémoires cache avec pré-lecture
  • G06F 12/0891 - Adressage d’un niveau de mémoire dans lequel l’accès aux données ou aux blocs de données désirés nécessite des moyens d’adressage associatif, p. ex. mémoires cache utilisant des moyens d’effacement, d’invalidation ou de réinitialisation

24.

COMPUTER MEMORY EXPANSION DEVICE AND METHOD OF OPERATION

      
Numéro d'application US2021035317
Numéro de publication 2021/243340
Statut Délivré - en vigueur
Date de dépôt 2021-06-01
Date de publication 2021-12-02
Propriétaire NETLIST, INC. (USA)
Inventeur(s)
  • Horwich, Jordan
  • Alston, Jerry
  • Chen, Chih-Cheh
  • Lee, Patrick
  • Milton, Scott
  • Park, Jeekyoung

Abrégé

A memory expansion device operable with a host computer system comprises a non-volatile memory subsystem, cache memory, and control logic configurable to receive a submission from the host including a read command and specifying a payload in the NVM subsystem and demand data in the payload. The control logic is configured to request ownership of a set of cache lines corresponding to the payload, to indicate completion of the submission after acquiring ownership of the cache lines, and to load the payload to the cache memory. The set of cache lines correspond to a set of cache lines in a coherent destination memory space accessible by the host. After indicating completion of the submission and in response to a request from the host to read demand data in the payload, return the demand data after determining that the demand data is in the cache memory.

Classes IPC  ?

  • G06F 12/08 - Adressage ou affectationRéadressage dans des systèmes de mémoires hiérarchiques, p. ex. des systèmes de mémoire virtuelle
  • G06T 1/60 - Gestion de mémoire

25.

Flash-dram hybrid memory module

      
Numéro d'application 17328019
Numéro de brevet 11232054
Statut Délivré - en vigueur
Date de dépôt 2021-05-24
Date de la première publication 2021-09-09
Date d'octroi 2022-01-25
Propriétaire NETLIST, INC. (USA)
Inventeur(s)
  • Chen, Chi-She
  • Solomon, Jeffrey C.
  • Milton, Scott H.
  • Bhakta, Jayesh

Abrégé

In certain embodiments, a memory module includes a printed circuit board (PCB) having an interface that couples it to a host system for provision of power, data, address and control signals. First, second, and third buck converters receive a pre-regulated input voltage and produce first, second and third regulated voltages. A converter circuit reduces the pre-regulated input voltage to provide a fourth regulated voltage. Synchronous dynamic random access memory (SDRAM) devices are coupled to one or more regulated voltages of the first, second, third and fourth regulated voltages, and a voltage monitor circuit monitors an input voltage and produces a signal in response to the input voltage having a voltage amplitude that is greater than a threshold voltage.

Classes IPC  ?

  • G06F 13/28 - Gestion de demandes d'interconnexion ou de transfert pour l'accès au bus d'entrée/sortie utilisant le transfert par rafale, p. ex. acces direct à la mémoire, vol de cycle
  • G06F 12/02 - Adressage ou affectationRéadressage
  • G06F 13/16 - Gestion de demandes d'interconnexion ou de transfert pour l'accès au bus de mémoire
  • G06F 1/18 - Installation ou distribution d'énergie
  • G06F 12/06 - Adressage d'un bloc physique de transfert, p. ex. par adresse de base, adressage de modules, extension de l'espace d'adresse, spécialisation de mémoire
  • G06F 13/42 - Protocole de transfert pour bus, p. ex. liaisonSynchronisation
  • G11C 7/10 - Dispositions d'interface d'entrée/sortie [E/S, I/O] de données, p. ex. circuits de commande E/S de données, mémoires tampon de données E/S
  • G11C 14/00 - Mémoires numériques caractérisées par des dispositions de cellules ayant des propriétés de mémoire volatile et non volatile pour sauvegarder l'information en cas de défaillance de l'alimentation
  • G06F 3/06 - Entrée numérique à partir de, ou sortie numérique vers des supports d'enregistrement
  • G06F 13/40 - Structure du bus

26.

Memory module with distributed data buffers

      
Numéro d'application 17202021
Numéro de brevet 11994982
Statut Délivré - en vigueur
Date de dépôt 2021-03-15
Date de la première publication 2021-09-02
Date d'octroi 2024-05-28
Propriétaire Netlist, Inc. (USA)
Inventeur(s)
  • Lee, Hyun
  • Bhakta, Jayesh R.

Abrégé

A memory module comprises dynamic random access memory (DRAM) devices arranged in ranks, and a module controller configurable to receive address and control signals for a memory operation, and to output first module control signals to the DRAM devices, causing a selected rank to output or receive N-bit-wide data. The module controller is further configurable to output second module control signals to a plurality of data buffers coupled to the DRAM devices via module data lines. Each respective data buffer includes a n-bit-wide (n

Classes IPC  ?

  • G11C 8/12 - Circuits de sélection de groupe, p. ex. pour la sélection d'un bloc de mémoire, la sélection d'une puce, la sélection d'un réseau de cellules
  • G06F 12/00 - Accès à, adressage ou affectation dans des systèmes ou des architectures de mémoires
  • G11C 5/02 - Disposition d'éléments d'emmagasinage, p. ex. sous la forme d'une matrice
  • G11C 5/04 - Supports pour éléments d'emmagasinageMontage ou fixation d'éléments d'emmagasinage sur de tels supports
  • G11C 5/06 - Dispositions pour interconnecter électriquement des éléments d'emmagasinage

27.

Memory module with local synchronization and method of operation

      
Numéro d'application 17141978
Numéro de brevet 11513955
Statut Délivré - en vigueur
Date de dépôt 2021-01-05
Date de la première publication 2021-08-05
Date d'octroi 2022-11-29
Propriétaire Netlist, Inc. (USA)
Inventeur(s)
  • Lee, Hyun
  • Bhakta, Jayesh R.

Abrégé

A memory module is operable in a memory system with a memory controller. The memory module comprises a module control device to receive command signals and a system clock from the memory controller and to output a module clock, module C/A signals and data buffer control signals. The module C/A signals are provided to memory devices organized in one or more ranks, while the data buffer control signals, together with the module clock, are provided to a plurality of buffer circuits corresponding to respective groups of memory devices and are used to control data paths in the buffer circuits. The plurality of buffer circuits include clock regeneration circuits to regenerate clock signals with programmable delays from the module clock. The regenerated clock signals are provided to respective groups of memory devices so as to locally sync the buffer circuits with respective groups of memory devices.

Classes IPC  ?

  • G06F 12/0802 - Adressage d’un niveau de mémoire dans lequel l’accès aux données ou aux blocs de données désirés nécessite des moyens d’adressage associatif, p. ex. mémoires cache
  • G11C 5/04 - Supports pour éléments d'emmagasinageMontage ou fixation d'éléments d'emmagasinage sur de tels supports
  • G11C 29/02 - Détection ou localisation de circuits auxiliaires défectueux, p. ex. compteurs de rafraîchissement défectueux
  • G11C 7/10 - Dispositions d'interface d'entrée/sortie [E/S, I/O] de données, p. ex. circuits de commande E/S de données, mémoires tampon de données E/S

28.

Non-volatile memory storage for multi-channel memory system

      
Numéro d'application 16932611
Numéro de brevet 11314422
Statut Délivré - en vigueur
Date de dépôt 2020-07-17
Date de la première publication 2021-06-10
Date d'octroi 2022-04-26
Propriétaire NETLIST, INC. (USA)
Inventeur(s) Lee, Hyun

Abrégé

A memory system that has a multi-channel volatile memory subsystem is coupled to a non-volatile memory subsystem to provide independent, configurable backup of data. The volatile memory subsystem has one or more main memory modules that use a form of volatile memory such as DRAM memory, for which the NV subsystem provides selective persistent backup. The main memory modules are dual in-line memory modules or DIMMs using DDR SDRAM memory devices. The non-volatile memory subsystem (NV backup) includes an NV controller and non-volatile memory NVM. The NV backup can also include a memory cache to aid with handling and storage of data. In certain embodiments, the NV controller and the non-volatile memory are coupled to the one or more DIMM channels of the main memory via associated signal lines. Such signal lines can be, for example, traces on a motherboard, and may include one or more signal buses for conveying data, address, and/or control signals. The NV controller and the non-volatile memory can be mounted on the motherboard.

Classes IPC  ?

  • G06F 3/06 - Entrée numérique à partir de, ou sortie numérique vers des supports d'enregistrement
  • G06F 12/02 - Adressage ou affectationRéadressage
  • G06F 12/0868 - Transfert de données entre une mémoire cache et d'autres sous-systèmes, p. ex. des dispositifs de stockage ou des systèmes hôtes
  • G06F 12/0815 - Protocoles de cohérence de mémoire cache

29.

Memory module with timing-controlled data buffering

      
Numéro d'application 17114478
Numéro de brevet 11762788
Statut Délivré - en vigueur
Date de dépôt 2020-12-07
Date de la première publication 2021-05-20
Date d'octroi 2023-09-19
Propriétaire Netlist, Inc. (USA)
Inventeur(s)
  • Lee, Hyun
  • Bhakta, Jayesh R.

Abrégé

A memory module is operable in a memory system with a memory controller. The memory module comprises memory devices, a module control circuit, and a plurality of buffer circuits coupled between respective sets of data signal lines in a data bus and respective sets of the memory devices. Each respective buffer circuit is mounted on the module board and coupled between a respective set of data signal lines and a respective set of memory devices. Each respective buffer circuit is configured to receive the module control signals and the module clock signal, and to buffer a respective set of data signals in response to the module control signals and the module clock signal. Each respective buffer circuit includes a delay circuit configured to delay the respective set of data signals by an amount determined based on at least one of the module control signals.

Classes IPC  ?

  • G06F 3/00 - Dispositions d'entrée pour le transfert de données destinées à être traitées sous une forme maniable par le calculateurDispositions de sortie pour le transfert de données de l'unité de traitement à l'unité de sortie, p. ex. dispositions d'interface
  • G06F 12/00 - Accès à, adressage ou affectation dans des systèmes ou des architectures de mémoires
  • G06F 13/00 - Interconnexion ou transfert d'information ou d'autres signaux entre mémoires, dispositifs d'entrée/sortie ou unités de traitement
  • G06F 13/16 - Gestion de demandes d'interconnexion ou de transfert pour l'accès au bus de mémoire
  • G06F 1/10 - Répartition des signaux d'horloge
  • G06F 3/06 - Entrée numérique à partir de, ou sortie numérique vers des supports d'enregistrement
  • G06F 13/28 - Gestion de demandes d'interconnexion ou de transfert pour l'accès au bus d'entrée/sortie utilisant le transfert par rafale, p. ex. acces direct à la mémoire, vol de cycle
  • G06F 13/40 - Structure du bus
  • G11C 5/04 - Supports pour éléments d'emmagasinageMontage ou fixation d'éléments d'emmagasinage sur de tels supports
  • G11C 7/10 - Dispositions d'interface d'entrée/sortie [E/S, I/O] de données, p. ex. circuits de commande E/S de données, mémoires tampon de données E/S
  • G11C 8/18 - Circuits de synchronisation ou d'horlogeGénération ou gestion de signaux de commande d'adresse, p. ex. pour des signaux d'échantillonnage d'adresse de ligne [RAS] ou d'échantillonnage d'adresse de colonne [CAS]
  • G11C 16/00 - Mémoires mortes programmables effaçables
  • G11C 29/02 - Détection ou localisation de circuits auxiliaires défectueux, p. ex. compteurs de rafraîchissement défectueux
  • G11C 7/20 - Circuits d'initialisation de cellules de mémoire, p. ex. à la mise sous ou hors tension, effacement de mémoire, mémoire d'image latente
  • G11C 8/12 - Circuits de sélection de groupe, p. ex. pour la sélection d'un bloc de mémoire, la sélection d'une puce, la sélection d'un réseau de cellules
  • G11C 29/04 - Détection ou localisation d'éléments d'emmagasinage défectueux

30.

Method and apparatus for presearching stored data

      
Numéro d'application 16950731
Numéro de brevet 11561715
Statut Délivré - en vigueur
Date de dépôt 2020-11-17
Date de la première publication 2021-05-13
Date d'octroi 2023-01-24
Propriétaire Netlist, inc. (USA)
Inventeur(s) Lee, Hyun

Abrégé

A memory module comprises a volatile memory subsystem, a non-volatile memory subsystem, and a module controller coupled to the volatile memory subsystem and to the non-volatile memory subsystem. The module controller is configurable to control data transfers between the volatile memory subsystem and the non-volatile memory subsystem. The module controller includes a data selection circuit configurable to pre-search data transferred from the non-volatile memory with respect to one or more search criteria before providing the pre-select data relevant to the one or more search criteria to the volatile memory subsystem.

Classes IPC  ?

  • G06F 3/06 - Entrée numérique à partir de, ou sortie numérique vers des supports d'enregistrement
  • G06F 13/10 - Commande par programme pour dispositifs périphériques
  • G06F 12/02 - Adressage ou affectationRéadressage
  • G06F 13/28 - Gestion de demandes d'interconnexion ou de transfert pour l'accès au bus d'entrée/sortie utilisant le transfert par rafale, p. ex. acces direct à la mémoire, vol de cycle
  • G06F 12/06 - Adressage d'un bloc physique de transfert, p. ex. par adresse de base, adressage de modules, extension de l'espace d'adresse, spécialisation de mémoire
  • G06F 12/0868 - Transfert de données entre une mémoire cache et d'autres sous-systèmes, p. ex. des dispositifs de stockage ou des systèmes hôtes

31.

Flash-DRAM hybrid memory module

      
Numéro d'application 17138766
Numéro de brevet 11016918
Statut Délivré - en vigueur
Date de dépôt 2020-12-30
Date de la première publication 2021-04-29
Date d'octroi 2021-05-25
Propriétaire Netlist, Inc. (USA)
Inventeur(s)
  • Chen, Chi-She
  • Solomon, Jeffrey C.
  • Milton, Scott H.
  • Bhakta, Jayesh

Abrégé

In certain embodiments, a memory module includes a printed circuit board (PCB) having an interface that couples it to a host system for provision of power, data, address and control signals. First, second, and third buck converters receive a pre-regulated input voltage and produce first, second and third regulated voltages. A converter circuit reduces the pre-regulated input voltage to provide a fourth regulated voltage. Synchronous dynamic random access memory (SDRAM) devices are coupled to one or more regulated voltages of the first, second, third and fourth regulated voltages, and a voltage monitor circuit monitors an input voltage and produces a signal in response to the input voltage having a voltage amplitude that is greater than a threshold voltage.

Classes IPC  ?

  • G06F 13/36 - Gestion de demandes d'interconnexion ou de transfert pour l'accès au bus ou au système à bus communs
  • G06F 13/28 - Gestion de demandes d'interconnexion ou de transfert pour l'accès au bus d'entrée/sortie utilisant le transfert par rafale, p. ex. acces direct à la mémoire, vol de cycle
  • G06F 12/02 - Adressage ou affectationRéadressage
  • G06F 13/16 - Gestion de demandes d'interconnexion ou de transfert pour l'accès au bus de mémoire
  • G06F 1/18 - Installation ou distribution d'énergie
  • G06F 12/06 - Adressage d'un bloc physique de transfert, p. ex. par adresse de base, adressage de modules, extension de l'espace d'adresse, spécialisation de mémoire
  • G06F 13/42 - Protocole de transfert pour bus, p. ex. liaisonSynchronisation
  • G11C 7/10 - Dispositions d'interface d'entrée/sortie [E/S, I/O] de données, p. ex. circuits de commande E/S de données, mémoires tampon de données E/S
  • G11C 14/00 - Mémoires numériques caractérisées par des dispositions de cellules ayant des propriétés de mémoire volatile et non volatile pour sauvegarder l'information en cas de défaillance de l'alimentation
  • G06F 3/06 - Entrée numérique à partir de, ou sortie numérique vers des supports d'enregistrement
  • G06F 13/40 - Structure du bus

32.

Hybrid memory module having a volatile memory subsystem and a module controller sourcing read strobes to accompany read data from the volatile memory subsystem

      
Numéro d'application 17023302
Numéro de brevet 11513725
Statut Délivré - en vigueur
Date de dépôt 2020-09-16
Date de la première publication 2021-03-18
Date d'octroi 2022-11-29
Propriétaire Netlist, Inc. (USA)
Inventeur(s)
  • Park, Jeekyoung
  • Horwich, Jordan

Abrégé

A memory module according to some embodiments is operable in a computer system, and comprises a volatile memory subsystem and a module controller coupled to the volatile memory subsystem. The volatile memory subsystem is configurable to be coupled to a memory channel including a data bus, and includes dynamic random access memory (DRAM) devices. The memory module allows independent control of strobe paths and data paths between the DRAM devices and the data bus, and is configurable to perform a memory write operation during which write data is provided to the volatile memory subsystem together with write strobes transmitted via first strobe paths between the DRAM devices and the data bus, and a memory read operation during which read data from the volatile memory subsystem is output onto the data bus together with read strobes transmitted via second strobe paths between the module controller and the data bus.

Classes IPC  ?

  • G06F 3/06 - Entrée numérique à partir de, ou sortie numérique vers des supports d'enregistrement

33.

System and method for computational storage device intercommunication

      
Numéro d'application 17093403
Numéro de brevet 11379277
Statut Délivré - en vigueur
Date de dépôt 2020-11-09
Date de la première publication 2021-02-25
Date d'octroi 2022-07-05
Propriétaire
  • NETLIST, INC. (USA)
  • NETLIST, INC. (USA)
Inventeur(s)
  • Costa, Hermes
  • Alves, Vladimir

Abrégé

A method of facilitating communication to an embedded computer in a computational storage device via a host includes receiving a message for transmission to an embedded process running at the embedded computer, determining that a destination address of the message corresponds to the embedded computer within the computational storage device, in response to the determination, forwarding the message to a host relay process associated with the embedded computer, and encapsulating the message to generate a proprietary command for transmission to the computational storage device.

Classes IPC  ?

  • G06F 3/00 - Dispositions d'entrée pour le transfert de données destinées à être traitées sous une forme maniable par le calculateurDispositions de sortie pour le transfert de données de l'unité de traitement à l'unité de sortie, p. ex. dispositions d'interface
  • G06F 9/54 - Communication interprogramme
  • G06F 3/06 - Entrée numérique à partir de, ou sortie numérique vers des supports d'enregistrement
  • G06F 13/10 - Commande par programme pour dispositifs périphériques
  • G06F 13/16 - Gestion de demandes d'interconnexion ou de transfert pour l'accès au bus de mémoire

34.

Method and apparatus for uniform memory access in a storage cluster

      
Numéro d'application 16835024
Numéro de brevet 11176040
Statut Délivré - en vigueur
Date de dépôt 2020-03-30
Date de la première publication 2020-10-22
Date d'octroi 2021-11-16
Propriétaire Netlist, Inc. (USA)
Inventeur(s)
  • Lee, Hyun
  • Ryu, Junkil

Abrégé

The present application presents a Uniform Memory Access (UMA) network including a cluster of UMA nodes each having at least one UMA memory unit and a server local to the at least one UMA memory unit. A respective UMA memory unit in a respective UMA node comprises persistent memory; non-persistent memory, a node control device operatively coupled to the persistent memory and the non-persistent memory, a local interface for interfacing with the local server in the respective UMA node, and a network interface for interfacing with the UMA network. The node control device is configured to translate between a local unified memory access (UMA) address space accessible by applications running on the local server and a global UMA address space that is mapped to a physical UMA address space. The physical UMA address space includes physical address spaces associated with different UMA nodes in the cluster of UMA nodes. Thus, a server in the UMA network can access the physical address spaces at other UMA nodes without going through the servers in the other UMA nodes.

Classes IPC  ?

  • G06F 12/10 - Traduction d'adresses
  • G06F 12/0813 - Systèmes de mémoire cache multi-utilisateurs, multiprocesseurs ou multitraitement avec configuration en réseau ou matrice
  • G06F 9/455 - ÉmulationInterprétationSimulation de logiciel, p. ex. virtualisation ou émulation des moteurs d’exécution d’applications ou de systèmes d’exploitation
  • G06F 13/00 - Interconnexion ou transfert d'information ou d'autres signaux entre mémoires, dispositifs d'entrée/sortie ou unités de traitement
  • H04L 29/08 - Procédure de commande de la transmission, p.ex. procédure de commande du niveau de la liaison
  • G06F 12/109 - Traduction d'adresses pour espaces adresse virtuels multiples, p. ex. segmentation
  • G06F 12/02 - Adressage ou affectationRéadressage
  • G06F 12/1045 - Traduction d'adresses utilisant des moyens de traduction d’adresse associatifs ou pseudo-associatifs, p. ex. un répertoire de pages actives [TLB] associée à une mémoire cache de données

35.

Memory module having an open-drain output for parity error and for training sequences

      
Numéro d'application 16680060
Numéro de brevet 11386024
Statut Délivré - en vigueur
Date de dépôt 2019-11-11
Date de la première publication 2020-05-14
Date d'octroi 2022-07-12
Propriétaire Netlist, Inc. (USA)
Inventeur(s) Lee, Hyun

Abrégé

According to certain embodiments, a memory module is operable with a memory controller of a host system. The memory module includes a module controller configurable to receive address and control signals from the memory controller, and dynamic random access memory elements configurable to communicate data signals with the memory controller in accordance with the address and control signals. The module controller has an open-drain output and is configurable to drive the open-drain output with a first signal to indicate a parity error having occurred when the memory module is being accessed for a normal memory read or write operation. The module controller is further configurable to drive the open drain output with a second signal related to one or more training sequences when the memory module performs operations associated with the one or more training sequences and not associated with any normal memory read or write operations.

Classes IPC  ?

  • G06F 12/00 - Accès à, adressage ou affectation dans des systèmes ou des architectures de mémoires
  • G06F 13/16 - Gestion de demandes d'interconnexion ou de transfert pour l'accès au bus de mémoire
  • G11C 5/04 - Supports pour éléments d'emmagasinageMontage ou fixation d'éléments d'emmagasinage sur de tels supports
  • G11C 7/10 - Dispositions d'interface d'entrée/sortie [E/S, I/O] de données, p. ex. circuits de commande E/S de données, mémoires tampon de données E/S
  • G06F 9/445 - Chargement ou démarrage de programme
  • G06F 13/24 - Gestion de demandes d'interconnexion ou de transfert pour l'accès au bus d'entrée/sortie utilisant l'interruption
  • G06F 3/06 - Entrée numérique à partir de, ou sortie numérique vers des supports d'enregistrement
  • G06F 11/10 - Détection ou correction d'erreur par introduction de redondance dans la représentation des données, p. ex. en utilisant des codes de contrôle en ajoutant des chiffres binaires ou des symboles particuliers aux données exprimées suivant un code, p. ex. contrôle de parité, exclusion des 9 ou des 11
  • G11C 29/52 - Protection du contenu des mémoiresDétection d'erreurs dans le contenu des mémoires
  • G06F 12/06 - Adressage d'un bloc physique de transfert, p. ex. par adresse de base, adressage de modules, extension de l'espace d'adresse, spécialisation de mémoire
  • G11C 5/00 - Détails de mémoires couverts par le groupe
  • G11C 16/26 - Circuits de détection ou de lectureCircuits de sortie de données
  • G11C 29/00 - Vérification du fonctionnement correct des mémoiresTest de mémoires lors d'opération en mode de veille ou hors-ligne
  • G11C 29/44 - Indication ou identification d'erreurs, p. ex. pour la réparation

36.

SSD content encryption and authentication

      
Numéro d'application 16676318
Numéro de brevet 11080409
Statut Délivré - en vigueur
Date de dépôt 2019-11-06
Date de la première publication 2020-05-07
Date d'octroi 2021-08-03
Propriétaire
  • NETLIST, INC. (USA)
  • NETLIST, INC. (USA)
Inventeur(s)
  • Alemzadeh, Vahab
  • Costa, Hermes
  • Alves, Vladimir

Abrégé

A storage device. In some embodiments, the storage device includes a storage interface, configured to be connected to a host computer, a processing circuit, and persistent storage media. The processing circuit may be configured to: read first data from the persistent storage media in response to a read command received through the storage interface; transmit second data through the storage interface, the second data being based on the first data; receive a write command, with third data, through the storage interface; write fourth data, based on the third data, to the persistent storage media; and perform a cryptographic operation on the first data or on the third data.

Classes IPC  ?

  • G06F 21/60 - Protection de données
  • G06F 3/06 - Entrée numérique à partir de, ou sortie numérique vers des supports d'enregistrement
  • H04L 9/06 - Dispositions pour les communications secrètes ou protégéesProtocoles réseaux de sécurité l'appareil de chiffrement utilisant des registres à décalage ou des mémoires pour le codage par blocs, p. ex. système DES
  • G06F 21/79 - Protection de composants spécifiques internes ou périphériques, où la protection d'un composant mène à la protection de tout le calculateur pour assurer la sécurité du stockage de données dans les supports de stockage à semi-conducteurs, p. ex. les mémoires adressables directement
  • G06F 21/78 - Protection de composants spécifiques internes ou périphériques, où la protection d'un composant mène à la protection de tout le calculateur pour assurer la sécurité du stockage de données

37.

System and method for outward communication in a computational storage device

      
Numéro d'application 16653419
Numéro de brevet 10929206
Statut Délivré - en vigueur
Date de dépôt 2019-10-15
Date de la première publication 2020-04-16
Date d'octroi 2021-02-23
Propriétaire
  • NETLIST, INC. (USA)
  • NETLIST, INC. (USA)
Inventeur(s)
  • Costa, Hermes
  • Alves, Vladimir

Abrégé

A method of facilitating communication from an embedded computer in a computational storage device to a host or an external device includes receiving a message from an embedded user process for transmission to a user process running at either the host or the external device, determining that a destination address of the message corresponds to the host or the external device, in response to the determination, forwarding the message to an embedded relay process associated with the host or the external device, instructing a storage controller of the computational storage device about the message to be delivered, notifying a host relay process at the host of a presence of the message, receiving a send message request from the host in response to the notification, and in response to receiving the send message request, transmitting the message to the host.

Classes IPC  ?

  • G06F 9/54 - Communication interprogramme
  • G06F 3/06 - Entrée numérique à partir de, ou sortie numérique vers des supports d'enregistrement
  • G06F 13/10 - Commande par programme pour dispositifs périphériques
  • G06F 13/16 - Gestion de demandes d'interconnexion ou de transfert pour l'accès au bus de mémoire

38.

System and method for computational storage device intercommunication

      
Numéro d'application 16653428
Numéro de brevet 10915381
Statut Délivré - en vigueur
Date de dépôt 2019-10-15
Date de la première publication 2020-04-16
Date d'octroi 2021-02-09
Propriétaire
  • NETLIST, INC. (USA)
  • NETLIST, INC. (USA)
Inventeur(s)
  • Costa, Hermes
  • Alves, Vladimir

Abrégé

A method of facilitating communication to an embedded computer in a computational storage device via a host includes receiving a message for transmission to an embedded process running at the embedded computer, determining that a destination address of the message corresponds to the embedded computer within the computational storage device, in response to the determination, forwarding the message to a host relay process associated with the embedded computer, and encapsulating the message to generate a proprietary command for transmission to the computational storage device.

Classes IPC  ?

  • G06F 3/00 - Dispositions d'entrée pour le transfert de données destinées à être traitées sous une forme maniable par le calculateurDispositions de sortie pour le transfert de données de l'unité de traitement à l'unité de sortie, p. ex. dispositions d'interface
  • G06F 9/54 - Communication interprogramme
  • G06F 3/06 - Entrée numérique à partir de, ou sortie numérique vers des supports d'enregistrement
  • G06F 13/10 - Commande par programme pour dispositifs périphériques
  • G06F 13/16 - Gestion de demandes d'interconnexion ou de transfert pour l'accès au bus de mémoire

39.

System and method for communicating between computational storage devices

      
Numéro d'application 16653431
Numéro de brevet 11360829
Statut Délivré - en vigueur
Date de dépôt 2019-10-15
Date de la première publication 2020-04-16
Date d'octroi 2022-06-14
Propriétaire
  • NETLIST, INC. (USA)
  • NETLIST, INC. (USA)
Inventeur(s)
  • Costa, Hermes
  • Alves, Vladimir

Abrégé

A method of computational storage device intercommunication includes receiving a notification from a first storage controller of a first computational storage device indicating a presence of a message, in response to receiving the notification, transmitting a send message request to the first storage controller of the first computational storage device, and receiving the message from the first storage controller, storing the message to a host memory and notifying a host pseudo network device driver of availability of the message, determining whether a destination address of the message corresponds to a host user process that is local to the host or to a second user process that is local to a second embedded computer of a second computational storage device, and providing the message to the host user process or to the second embedded computer associated with the destination address.

Classes IPC  ?

  • H04L 45/44 - Routage distribué
  • G06F 9/54 - Communication interprogramme
  • G06F 3/06 - Entrée numérique à partir de, ou sortie numérique vers des supports d'enregistrement
  • G06F 13/10 - Commande par programme pour dispositifs périphériques
  • G06F 13/16 - Gestion de demandes d'interconnexion ou de transfert pour l'accès au bus de mémoire

40.

Hybrid memory module and system and method of operating the same

      
Numéro d'application 16539895
Numéro de brevet 11243886
Statut Délivré - en vigueur
Date de dépôt 2019-08-13
Date de la première publication 2020-02-06
Date d'octroi 2022-02-08
Propriétaire Netlist, Inc. (USA)
Inventeur(s)
  • Lee, Hyun
  • Bhakta, Jayesh R
  • Chen, Chi She
  • Solomon, Jeffery C.
  • Martinez, Mario Jesus
  • Le, Hao
  • Choi, Soon J.

Abrégé

A memory module comprises a volatile memory subsystem configured to coupled to a memory channel in computer system and capable of serving as main memory for the computer system, a non-volatile memory subsystem providing storage for the computer system, and a module controller coupled to the volatile memory subsystem, the non-volatile memory subsystem, and the C/A bus. The module controller is configured to control intra-module data transfers between the volatile memory subsystem and the non-volatile memory subsystem. The module controller is further configured to monitor C/A signals on the C/A bus and schedule the intra-module data transfers in accordance with the C/A signals so that the intra-module data transfers do not conflict with accesses to the volatile memory subsystem by the memory controller.

Classes IPC  ?

  • G06F 12/0871 - Affectation ou gestion d’espace de mémoire cache
  • G06F 3/06 - Entrée numérique à partir de, ou sortie numérique vers des supports d'enregistrement
  • G06F 12/0897 - Mémoires cache caractérisées par leur organisation ou leur structure avec plusieurs niveaux de hiérarchie de mémoire cache
  • G06F 13/28 - Gestion de demandes d'interconnexion ou de transfert pour l'accès au bus d'entrée/sortie utilisant le transfert par rafale, p. ex. acces direct à la mémoire, vol de cycle

41.

SSD for long term data retention

      
Numéro d'application 16592727
Numéro de brevet 10795765
Statut Délivré - en vigueur
Date de dépôt 2019-10-03
Date de la première publication 2020-01-30
Date d'octroi 2020-10-06
Propriétaire
  • NETLIST, INC. (USA)
  • NETLIST, INC. (USA)
Inventeur(s) Lu, Guangming

Abrégé

A system and method for long term data retention in a flash memory. In some embodiments, the method includes transitioning the flash memory to a long term data retention state by re-storing first encoded data, the first encoded data being initially stored in the flash memory at a first code rate. The re-storing may include determining a second code rate, lower than the first code rate; reading the first encoded data from the flash memory; decoding the first encoded data at the first code rate to obtain first decoded data; encoding the first decoded data at the second code rate to form second encoded data; and storing the second encoded data in the flash memory.

Classes IPC  ?

  • H03M 13/00 - Codage, décodage ou conversion de code pour détecter ou corriger des erreursHypothèses de base sur la théorie du codageLimites de codageMéthodes d'évaluation de la probabilité d'erreurModèles de canauxSimulation ou test des codes
  • G06F 11/10 - Détection ou correction d'erreur par introduction de redondance dans la représentation des données, p. ex. en utilisant des codes de contrôle en ajoutant des chiffres binaires ou des symboles particuliers aux données exprimées suivant un code, p. ex. contrôle de parité, exclusion des 9 ou des 11
  • G11C 11/56 - Mémoires numériques caractérisées par l'utilisation d'éléments d'emmagasinage électriques ou magnétiques particuliersÉléments d'emmagasinage correspondants utilisant des éléments d'emmagasinage comportant plus de deux états stables représentés par des échelons, p. ex. de tension, de courant, de phase, de fréquence
  • G11C 16/26 - Circuits de détection ou de lectureCircuits de sortie de données
  • G11C 29/02 - Détection ou localisation de circuits auxiliaires défectueux, p. ex. compteurs de rafraîchissement défectueux
  • H03M 13/11 - Détection d'erreurs ou correction d'erreurs transmises par redondance dans la représentation des données, c.-à-d. mots de code contenant plus de chiffres que les mots source utilisant un codage par blocs, c.-à-d. un nombre prédéterminé de bits de contrôle ajouté à un nombre prédéterminé de bits d'information utilisant plusieurs bits de parité
  • H03M 13/29 - Codage, décodage ou conversion de code pour détecter ou corriger des erreursHypothèses de base sur la théorie du codageLimites de codageMéthodes d'évaluation de la probabilité d'erreurModèles de canauxSimulation ou test des codes combinant plusieurs codes ou structures de codes, p. ex. codes de produits, codes de produits généralisés, codes concaténés, codes interne et externe
  • H03M 13/37 - Méthodes ou techniques de décodage non spécifiques à un type particulier de codage prévu dans les groupes
  • G11C 16/28 - Circuits de détection ou de lectureCircuits de sortie de données utilisant des cellules de détection différentielle ou des cellules de référence, p. ex. des cellules factices
  • G11C 29/52 - Protection du contenu des mémoiresDétection d'erreurs dans le contenu des mémoires
  • G11C 29/42 - Dispositifs de vérification de réponse utilisant des codes correcteurs d'erreurs [ECC] ou un contrôle de parité
  • G11C 29/04 - Détection ou localisation d'éléments d'emmagasinage défectueux
  • H03M 13/09 - Détection d'erreurs uniquement, p. ex. utilisant des codes de contrôle à redondance cyclique [CRC] ou un seul bit de parité

42.

Memory module with buffered memory packages

      
Numéro d'application 16412308
Numéro de brevet 10902886
Statut Délivré - en vigueur
Date de dépôt 2019-05-14
Date de la première publication 2019-11-28
Date d'octroi 2021-01-26
Propriétaire NETLIST, INC. (USA)
Inventeur(s) Lee, Hyun

Abrégé

A memory module includes a plurality of DRAM packages mounted on a printed circuit board. Each DRAM package includes a control die, stacked array dies, and first and second die interconnects coupling the stacked array dies to the control die. The control die includes data signal conduits coupled to the first die interconnects and control signal conduits coupled to the second die interconnects. The control die is configured to receive control signals, and to control the data signal conduits in accordance with the control signals. Each of the DRAM packages is configurable to communicate a respective set of bits of a data signal between a selected die among the stacked array dies and the data conduits in response to the control signals.

Classes IPC  ?

  • G11C 5/06 - Dispositions pour interconnecter électriquement des éléments d'emmagasinage
  • G11C 7/10 - Dispositions d'interface d'entrée/sortie [E/S, I/O] de données, p. ex. circuits de commande E/S de données, mémoires tampon de données E/S
  • G11C 7/12 - Circuits de commande de lignes de bits, p. ex. circuits d'attaque, de puissance, de tirage vers le haut, d'abaissement, circuits de précharge, circuits d'égalisation, pour lignes de bits

43.

Memory module with local synchronization and method of operation

      
Numéro d'application 16432700
Numéro de brevet 10884923
Statut Délivré - en vigueur
Date de dépôt 2019-06-05
Date de la première publication 2019-11-21
Date d'octroi 2021-01-05
Propriétaire NETLIST, INC. (USA)
Inventeur(s)
  • Lee, Hyun
  • Bhakta, Jayesh R.

Abrégé

A memory module-includes memory device groups, and a control circuit configurable to receive a system clock and input address and control (C/A) signals from a memory controller, and output a module clock, module C/A signals and data buffer control signals. The memory module further includes data buffers corresponding to respective memory device groups and configurable to receive the module clock and the data buffer control signals from the control circuit. A respective data buffer includes a n-bit wide data path and logic configured to control the data path in response to the data buffer control signals. The n-bit wide data path includes at least one programmable delay element controlled by the logic. The respective data buffer is further configurable to generate a respective local clock having a respective programmable delay from the module clock and to provide the respective local clock to a respective memory device group.

Classes IPC  ?

  • G06F 12/0802 - Adressage d’un niveau de mémoire dans lequel l’accès aux données ou aux blocs de données désirés nécessite des moyens d’adressage associatif, p. ex. mémoires cache
  • G11C 5/04 - Supports pour éléments d'emmagasinageMontage ou fixation d'éléments d'emmagasinage sur de tels supports
  • G11C 29/02 - Détection ou localisation de circuits auxiliaires défectueux, p. ex. compteurs de rafraîchissement défectueux
  • G11C 7/10 - Dispositions d'interface d'entrée/sortie [E/S, I/O] de données, p. ex. circuits de commande E/S de données, mémoires tampon de données E/S

44.

Memory module with timing-controlled data buffering

      
Numéro d'application 16391151
Numéro de brevet 10860506
Statut Délivré - en vigueur
Date de dépôt 2019-04-22
Date de la première publication 2019-11-14
Date d'octroi 2020-12-08
Propriétaire NETLIST, INC. (USA)
Inventeur(s)
  • Lee, Hyun
  • Bhakta, Jayesh R.

Abrégé

A memory module is operable in a memory system with a memory controller. The memory module comprises memory devices, a module control circuit, and a plurality of buffer circuits coupled between respective sets of data signal lines in a data bus and respective sets of the memory devices. Each respective buffer circuit is mounted on the module board and coupled between a respective set of data signal lines and a respective set of memory devices. Each respective buffer circuit is configured to receive the module control signals and the module clock signal, and to buffer a respective set of data signals in response to the module control signals and the module clock signal. Each respective buffer circuit includes a delay circuit configured to delay the respective set of data signals by an amount determined based on at least one of the module control signals.

Classes IPC  ?

  • G06F 3/00 - Dispositions d'entrée pour le transfert de données destinées à être traitées sous une forme maniable par le calculateurDispositions de sortie pour le transfert de données de l'unité de traitement à l'unité de sortie, p. ex. dispositions d'interface
  • G06F 12/00 - Accès à, adressage ou affectation dans des systèmes ou des architectures de mémoires
  • G06F 13/00 - Interconnexion ou transfert d'information ou d'autres signaux entre mémoires, dispositifs d'entrée/sortie ou unités de traitement
  • G06F 13/16 - Gestion de demandes d'interconnexion ou de transfert pour l'accès au bus de mémoire
  • G06F 3/06 - Entrée numérique à partir de, ou sortie numérique vers des supports d'enregistrement
  • G11C 5/04 - Supports pour éléments d'emmagasinageMontage ou fixation d'éléments d'emmagasinage sur de tels supports
  • G11C 7/10 - Dispositions d'interface d'entrée/sortie [E/S, I/O] de données, p. ex. circuits de commande E/S de données, mémoires tampon de données E/S
  • G11C 29/02 - Détection ou localisation de circuits auxiliaires défectueux, p. ex. compteurs de rafraîchissement défectueux
  • G11C 16/00 - Mémoires mortes programmables effaçables
  • G06F 1/10 - Répartition des signaux d'horloge
  • G06F 13/28 - Gestion de demandes d'interconnexion ou de transfert pour l'accès au bus d'entrée/sortie utilisant le transfert par rafale, p. ex. acces direct à la mémoire, vol de cycle
  • G06F 13/40 - Structure du bus
  • G11C 8/18 - Circuits de synchronisation ou d'horlogeGénération ou gestion de signaux de commande d'adresse, p. ex. pour des signaux d'échantillonnage d'adresse de ligne [RAS] ou d'échantillonnage d'adresse de colonne [CAS]
  • G11C 8/12 - Circuits de sélection de groupe, p. ex. pour la sélection d'un bloc de mémoire, la sélection d'une puce, la sélection d'un réseau de cellules
  • G11C 7/20 - Circuits d'initialisation de cellules de mémoire, p. ex. à la mise sous ou hors tension, effacement de mémoire, mémoire d'image latente
  • G11C 29/04 - Détection ou localisation d'éléments d'emmagasinage défectueux

45.

Hybrid memory system with configurable error thresholds and failure analysis capability

      
Numéro d'application 16517210
Numéro de brevet 11200120
Statut Délivré - en vigueur
Date de dépôt 2019-07-19
Date de la première publication 2019-11-07
Date d'octroi 2021-12-14
Propriétaire Netlist, Inc. (USA)
Inventeur(s)
  • Milton, Scott H.
  • Solomon, Jeffrey C.
  • Post, Kenneth S.

Abrégé

A system and method for configuring fault tolerance in nonvolatile memory (NVM) are operative to set a first threshold value, declare one or more portions of NVM invalid based on an error criterion, track the number of declared invalid NVM portions, determine if the tracked number exceeds the first threshold value, and if the tracked number exceeds the first threshold value, perform one or more remediation actions, such as issue a warning or prevent backup of volatile memory data in a hybrid memory system. In the event of backup failure, an extent of the backup can still be assessed by determining the amount of erased NVM that has remained erased after the backup, or by comparing a predicted backup end point with an actual endpoint.

Classes IPC  ?

  • G06F 11/00 - Détection d'erreursCorrection d'erreursContrôle de fonctionnement
  • G06F 11/14 - Détection ou correction d'erreur dans les données par redondance dans les opérations, p. ex. en utilisant différentes séquences d'opérations aboutissant au même résultat
  • G06F 11/07 - Réaction à l'apparition d'un défaut, p. ex. tolérance de certains défauts
  • G11C 16/34 - Détermination de l'état de programmation, p. ex. de la tension de seuil, de la surprogrammation ou de la sousprogrammation, de la rétention
  • G11C 29/42 - Dispositifs de vérification de réponse utilisant des codes correcteurs d'erreurs [ECC] ou un contrôle de parité
  • G11C 29/44 - Indication ou identification d'erreurs, p. ex. pour la réparation
  • G11C 29/04 - Détection ou localisation d'éléments d'emmagasinage défectueux

46.

Multi mode memory module with data handlers

      
Numéro d'application 16286246
Numéro de brevet 11862267
Statut Délivré - en vigueur
Date de dépôt 2019-02-26
Date de la première publication 2019-09-26
Date d'octroi 2024-01-02
Propriétaire Netlist, Inc. (USA)
Inventeur(s)
  • Lee, Hyun
  • Bhakta, Jayesh R.
  • Choi, Soonju

Abrégé

A memory module is operable in a computer system to communicate data with a system memory controller via a system memory bus. The memory module comprises a plurality of memory devices mounted on a circuit board, a data module mounted on the circuit board and coupled between the plurality of memory devices and the system memory bus, and a control circuit mounted on the circuit board and coupled to the data module, the plurality of memory devices, and the system memory bus. The data module includes a plurality of data handlers in a plurality of integrated circuits. The memory module is operable in any of a plurality of modes, including a first mode and a second mode. The plurality of memory devices in the first mode is accessed by the system memory controller for normal memory read or write operations. The plurality of memory devices in the second mode communicate data signals with the data module while the memory module is not being accessed by the system memory controller for normal memory read or write operations.

Classes IPC  ?

  • G11C 29/10 - Algorithmes de test, p. ex. algorithmes par balayage de mémoire [MScan]Configurations de test, p. ex. configurations en damier
  • G11C 29/12 - Dispositions intégrées pour les tests, p. ex. auto-test intégré [BIST]
  • G11C 5/04 - Supports pour éléments d'emmagasinageMontage ou fixation d'éléments d'emmagasinage sur de tels supports

47.

Memory module having volatile and non-volatile memory subsystems and method of operation

      
Numéro d'application 16268454
Numéro de brevet 11182284
Statut Délivré - en vigueur
Date de dépôt 2019-02-05
Date de la première publication 2019-08-29
Date d'octroi 2021-11-23
Propriétaire Netlist, Inc. (USA)
Inventeur(s) Lee, Hyun

Abrégé

A memory module comprises a volatile memory subsystem, a non-volatile memory subsystem, and a module control device. The module control device is configured to read data from the non-volatile memory subsystem in response to a set of signals received from the memory channel indicating a non-volatile memory access request to transfer the data from the non-volatile memory subsystem to the volatile memory subsystem, and to provide at least a portion of the data to the volatile memory subsystem in response to receiving a dummy write memory command including a memory address related to the non-volatile memory access request via the memory channel. The volatile memory subsystem is further configured to receive the dummy write memory command and to receive the at least a portion of the first data in response to the dummy write memory command.

Classes IPC  ?

  • G06F 12/02 - Adressage ou affectationRéadressage
  • G06F 12/08 - Adressage ou affectationRéadressage dans des systèmes de mémoires hiérarchiques, p. ex. des systèmes de mémoire virtuelle
  • G06F 12/0871 - Affectation ou gestion d’espace de mémoire cache
  • G06F 3/06 - Entrée numérique à partir de, ou sortie numérique vers des supports d'enregistrement
  • G06F 12/06 - Adressage d'un bloc physique de transfert, p. ex. par adresse de base, adressage de modules, extension de l'espace d'adresse, spécialisation de mémoire
  • G06F 12/0897 - Mémoires cache caractérisées par leur organisation ou leur structure avec plusieurs niveaux de hiérarchie de mémoire cache
  • G11C 7/10 - Dispositions d'interface d'entrée/sortie [E/S, I/O] de données, p. ex. circuits de commande E/S de données, mémoires tampon de données E/S
  • G06F 13/28 - Gestion de demandes d'interconnexion ou de transfert pour l'accès au bus d'entrée/sortie utilisant le transfert par rafale, p. ex. acces direct à la mémoire, vol de cycle
  • G06F 13/10 - Commande par programme pour dispositifs périphériques

48.

Method and apparatus for uniform memory access in a storage cluster

      
Numéro d'application 16171139
Numéro de brevet 10606753
Statut Délivré - en vigueur
Date de dépôt 2018-10-25
Date de la première publication 2019-04-25
Date d'octroi 2020-03-31
Propriétaire Netlist, Inc. (USA)
Inventeur(s)
  • Lee, Hyun
  • Ryu, Junkil

Abrégé

The present application presents a Uniform Memory Access (UMA) network including a cluster of UMA nodes each having at least one UMA memory unit and a server local to the at least one UMA memory unit. A respective UMA memory unit in a respective UMA node comprises persistent memory; non-persistent memory, a node control device operatively coupled to the persistent memory and the non-persistent memory, a local interface for interfacing with the local server in the respective UMA node, and a network interface for interfacing with the UMA network. The node control device is configured to translate between a local unified memory access (UMA) address space accessible by applications running on the local server and a global UMA address space that is mapped to a physical UMA address space. The physical UMA address space includes physical address spaces associated with different UMA nodes in the cluster of UMA nodes. Thus, a server in the UMA network can access the physical address spaces at other UMA nodes without going through the servers in the other UMA nodes.

Classes IPC  ?

  • G06F 12/10 - Traduction d'adresses
  • G06F 12/0813 - Systèmes de mémoire cache multi-utilisateurs, multiprocesseurs ou multitraitement avec configuration en réseau ou matrice
  • G06F 9/455 - ÉmulationInterprétationSimulation de logiciel, p. ex. virtualisation ou émulation des moteurs d’exécution d’applications ou de systèmes d’exploitation
  • G06F 13/00 - Interconnexion ou transfert d'information ou d'autres signaux entre mémoires, dispositifs d'entrée/sortie ou unités de traitement
  • H04L 29/08 - Procédure de commande de la transmission, p.ex. procédure de commande du niveau de la liaison
  • G06F 12/109 - Traduction d'adresses pour espaces adresse virtuels multiples, p. ex. segmentation
  • G06F 12/02 - Adressage ou affectationRéadressage
  • G06F 12/1045 - Traduction d'adresses utilisant des moyens de traduction d’adresse associatifs ou pseudo-associatifs, p. ex. un répertoire de pages actives [TLB] associée à une mémoire cache de données

49.

System and method for executing native client code in a storage device

      
Numéro d'application 16194232
Numéro de brevet 10691417
Statut Délivré - en vigueur
Date de dépôt 2018-11-16
Date de la première publication 2019-03-21
Date d'octroi 2020-06-23
Propriétaire
  • NETLIST, INC. (USA)
  • NETLIST, INC. (USA)
Inventeur(s)
  • Souri, Kamyar
  • Alcantara, Joao
  • Cassia, Ricardo

Abrégé

A system and method for executing user-provided code securely on a solid state drive (SSD) to perform data processing on the SSD. In one embodiment, a user uses a security-oriented cross-compiler to compile user-provided source code for a data processing task on a host computer containing, or otherwise connected to, an SSD. The resulting binary is combined with lists of input and output file identifiers and sent to the SSD. A central processing unit (CPU) on the SSD extracts the binary and the lists of file identifiers. The CPU obtains from the host file system the addresses of storage areas in the SSD containing the data in the input files, reads the input data, executes the binary using a container, and writes the results of the data processing task back to the SSD, in areas corresponding to the output file identifiers.

Classes IPC  ?

  • G06F 9/44 - Dispositions pour exécuter des programmes spécifiques
  • G06F 8/00 - Dispositions pour ingénierie logicielle
  • H04L 12/861 - Mise en mémoire tampon de paquets ou mise en file d’attente; Ordonnancement de file d’attente
  • H04L 12/46 - Interconnexion de réseaux
  • G06F 13/10 - Commande par programme pour dispositifs périphériques
  • G06F 9/455 - ÉmulationInterprétationSimulation de logiciel, p. ex. virtualisation ou émulation des moteurs d’exécution d’applications ou de systèmes d’exploitation
  • G06F 21/53 - Contrôle des utilisateurs, des programmes ou des dispositifs de préservation de l’intégrité des plates-formes, p. ex. des processeurs, des micrologiciels ou des systèmes d’exploitation au stade de l’exécution du programme, p. ex. intégrité de la pile, débordement de tampon ou prévention d'effacement involontaire de données par exécution dans un environnement restreint, p. ex. "boîte à sable" ou machine virtuelle sécurisée
  • G06F 21/79 - Protection de composants spécifiques internes ou périphériques, où la protection d'un composant mène à la protection de tout le calculateur pour assurer la sécurité du stockage de données dans les supports de stockage à semi-conducteurs, p. ex. les mémoires adressables directement

50.

Non-volatile memory storage for multi-channel memory system

      
Numéro d'application 15976321
Numéro de brevet 10719246
Statut Délivré - en vigueur
Date de dépôt 2018-05-10
Date de la première publication 2019-03-14
Date d'octroi 2020-07-21
Propriétaire Netlist, Inc. (USA)
Inventeur(s) Lee, Hyun

Abrégé

A memory system that has a multi-channel volatile memory subsystem is coupled to a non-volatile memory subsystem to provide independent, configurable backup of data. The volatile memory subsystem has one or more main memory modules that use a form of volatile memory such as DRAM memory, for which the NV subsystem provides selective persistent backup. The main memory modules are dual in-line memory modules or DIMMs using DDR SDRAM memory devices. The non-volatile memory subsystem (NV backup) includes an NV controller and non-volatile memory NVM. The NV backup can also include a memory cache to aid with handling and storage of data. In certain embodiments, the NV controller and the non-volatile memory are coupled to the one or more DIMM channels of the main memory via associated signal lines. Such signal lines can be, for example, traces on a motherboard, and may include one or more signal buses for conveying data, address, and/or control signals. The NV controller and the non-volatile memory can be mounted on the motherboard.

Classes IPC  ?

  • G06F 3/06 - Entrée numérique à partir de, ou sortie numérique vers des supports d'enregistrement
  • G06F 12/02 - Adressage ou affectationRéadressage
  • G06F 12/0868 - Transfert de données entre une mémoire cache et d'autres sous-systèmes, p. ex. des dispositifs de stockage ou des systèmes hôtes
  • G06F 12/0815 - Protocoles de cohérence de mémoire cache

51.

Interface compatible with M.2 connector socket for ultra high capacity solid state drive

      
Numéro d'application 16184723
Numéro de brevet 10402359
Statut Délivré - en vigueur
Date de dépôt 2018-11-08
Date de la première publication 2019-03-14
Date d'octroi 2019-09-03
Propriétaire
  • NETLIST, INC. (USA)
  • NETLIST, INC. (USA)
Inventeur(s) Mataya, Richard

Abrégé

A solid state drive with modular memory. The solid state drive may include a modular array of memory cards installed on a controller board, each memory card being connected to the controller board utilizing a respective connector. Redundant data, e.g., parity data, may be stored in the solid state drive, making it possible for a solid state drive controller on the controller board to restore the contents of a removed memory card (e.g., a memory card that has failed) on a replacement memory card installed in its place. The connector utilized to connect each memory card to the controller board may be an industry standard, commercial off the shelf connector, e.g., an M.2 connector; the functions of the conductors in the connector may be redefined, from the industry standard definitions, for the purposes of embodiments of the present invention.

Classes IPC  ?

  • G06F 13/00 - Interconnexion ou transfert d'information ou d'autres signaux entre mémoires, dispositifs d'entrée/sortie ou unités de traitement
  • G06F 13/40 - Structure du bus
  • G06F 13/42 - Protocole de transfert pour bus, p. ex. liaisonSynchronisation
  • G11C 16/10 - Circuits de programmation ou d'entrée de données
  • G11C 16/26 - Circuits de détection ou de lectureCircuits de sortie de données
  • G11C 29/04 - Détection ou localisation d'éléments d'emmagasinage défectueux
  • G11C 29/44 - Indication ou identification d'erreurs, p. ex. pour la réparation
  • G11C 29/00 - Vérification du fonctionnement correct des mémoiresTest de mémoires lors d'opération en mode de veille ou hors-ligne
  • G11C 16/00 - Mémoires mortes programmables effaçables

52.

Multi-mode memory module with data handlers

      
Numéro d'application 14229844
Numéro de brevet 10217523
Statut Délivré - en vigueur
Date de dépôt 2014-03-29
Date de la première publication 2019-02-26
Date d'octroi 2019-02-26
Propriétaire Netlist, Inc. (USA)
Inventeur(s)
  • Lee, Hyun
  • Bhakta, Jayesh R.
  • Choi, Soonju

Abrégé

A memory subsystem is operable with a system memory controller. The memory subsystem comprises memory devices mounted on a circuit board, a data module mounted on the circuit board; and a control module mounted on the circuit board to provide address and control signals to the memory devices. The memory subsystem is operable in any of a plurality of modes including a normal mode and a test mode. During the normal mode, the control module provides the address and control signals based on address and control signals from the system memory controller, and the data module enables data paths between the memory devices and the system memory controller. During the test mode, the control module generates the address and control signals, and the data module isolates the memory devices from the system memory controller.

Classes IPC  ?

  • G11C 29/00 - Vérification du fonctionnement correct des mémoiresTest de mémoires lors d'opération en mode de veille ou hors-ligne
  • G11C 29/10 - Algorithmes de test, p. ex. algorithmes par balayage de mémoire [MScan]Configurations de test, p. ex. configurations en damier

53.

Memory module having an open-drain output pin for parity error in a first mode and for training sequences in a second mode

      
Numéro d'application 15857553
Numéro de brevet 10474595
Statut Délivré - en vigueur
Date de dépôt 2017-12-28
Date de la première publication 2018-10-11
Date d'octroi 2019-11-12
Propriétaire NETLIST, INC. (USA)
Inventeur(s) Lee, Hyun

Abrégé

According to certain aspects, a memory module is coupled to a memory controller of a host computer system via an interface. The memory module is operable in at least a second mode and a first mode. The memory module in the second mode is configured to perform training related to one or more training sequences initiated by the memory controller while the memory module is not accessed by the memory controller for memory read or write operations. The memory module in the first mode is configured to perform one or more memory read or write operations not associated with the one or more training sequences by communicating data signals with the memory module. The memory module has an open-drain output pin via which the memory module output a signal indicating a parity error having occurred while the memory module is performing a normal memory read or write operation, and via which the memory module output a signal related to the one or more training sequences.

Classes IPC  ?

  • G06F 13/16 - Gestion de demandes d'interconnexion ou de transfert pour l'accès au bus de mémoire
  • G11C 5/04 - Supports pour éléments d'emmagasinageMontage ou fixation d'éléments d'emmagasinage sur de tels supports
  • G11C 7/10 - Dispositions d'interface d'entrée/sortie [E/S, I/O] de données, p. ex. circuits de commande E/S de données, mémoires tampon de données E/S
  • G06F 9/445 - Chargement ou démarrage de programme
  • G06F 13/24 - Gestion de demandes d'interconnexion ou de transfert pour l'accès au bus d'entrée/sortie utilisant l'interruption
  • G06F 3/06 - Entrée numérique à partir de, ou sortie numérique vers des supports d'enregistrement
  • G06F 11/10 - Détection ou correction d'erreur par introduction de redondance dans la représentation des données, p. ex. en utilisant des codes de contrôle en ajoutant des chiffres binaires ou des symboles particuliers aux données exprimées suivant un code, p. ex. contrôle de parité, exclusion des 9 ou des 11
  • G11C 29/52 - Protection du contenu des mémoiresDétection d'erreurs dans le contenu des mémoires
  • G06F 12/06 - Adressage d'un bloc physique de transfert, p. ex. par adresse de base, adressage de modules, extension de l'espace d'adresse, spécialisation de mémoire
  • G11C 5/00 - Détails de mémoires couverts par le groupe
  • G11C 16/26 - Circuits de détection ou de lectureCircuits de sortie de données
  • G11C 29/00 - Vérification du fonctionnement correct des mémoiresTest de mémoires lors d'opération en mode de veille ou hors-ligne
  • G11C 29/44 - Indication ou identification d'erreurs, p. ex. pour la réparation

54.

System and methods for in-storage on-demand data decompression

      
Numéro d'application 15957811
Numéro de brevet 10445012
Statut Délivré - en vigueur
Date de dépôt 2018-04-19
Date de la première publication 2018-08-23
Date d'octroi 2019-10-15
Propriétaire
  • NETLIST, INC. (USA)
  • NETLIST, INC. (USA)
Inventeur(s) Alves, Vladimir

Abrégé

A system and methods for in-storage on-demand data decompression. Compressed data are stored in a storage device connected to a host computer. When decompressed data are needed, the host computer sends a decompression command to the storage device indicating which data are to be decompressed, and instructing it how to decompress the data. The storage device decompresses the data and stores the decompressed data, making it available to the host.

Classes IPC  ?

  • G06F 13/12 - Commande par programme pour dispositifs périphériques utilisant des matériels indépendants du processeur central, p. ex. canal ou processeur périphérique
  • G06F 3/06 - Entrée numérique à partir de, ou sortie numérique vers des supports d'enregistrement

55.

System and method for consistent performance in a storage device

      
Numéro d'application 15949814
Numéro de brevet 10268420
Statut Délivré - en vigueur
Date de dépôt 2018-04-10
Date de la première publication 2018-08-16
Date d'octroi 2019-04-23
Propriétaire
  • NETLIST, INC. (USA)
  • NETLIST, INC. (USA)
Inventeur(s)
  • Alcantara, Joao
  • Cassia, Ricardo
  • Souri, Kamyar
  • Alves, Vladimir
  • Lu, Guangming

Abrégé

A system and method for providing consistent performance in a storage device, such as a solid state drive. A threshold value for command execution time for a command in a category of command (e.g., a read command or a write command) and a command size, is stored in the storage device. When a host command in the category (e.g., a read command) and corresponding size is received, the storage device executes the command, and if it completes execution of the command in a time that is less than the threshold value, the solid state drive waits until an amount of time equal to the threshold value has elapsed before sending the command completion.

Classes IPC  ?

  • G06F 3/06 - Entrée numérique à partir de, ou sortie numérique vers des supports d'enregistrement

56.

Direct data move between DRAM and storage on a memory module

      
Numéro d'application 15665246
Numéro de brevet 10248328
Statut Délivré - en vigueur
Date de dépôt 2017-07-31
Date de la première publication 2018-04-26
Date d'octroi 2019-04-02
Propriétaire Netlist, Inc. (USA)
Inventeur(s)
  • Lee, Hyun
  • Wang, Sheng

Abrégé

A computer system comprises a processor, a memory module and input/output devices. The memory module includes a circuit board, a volatile memory unit mounted on the circuit board, a non-volatile memory unit mounted on the circuit board and a control circuit mounted on the circuit board. The volatile memory unit comprises DRAM devices, and the non-volatile memory unit comprises flash memory. The processor is configured to execute an operating system (OS) and an application program and to present a memory address space to the application program. The memory address space including a memory mapped input/output (MMIO) space mapped to the I/O devices, a pseudo MMIO (PMMIO) space mapped to the non-volatile memory unit, and a DRAM space mapped to the volatile memory unit, the PMMIO space including a system main memory local storage (MMLS) area and a memory channel storage area, wherein the DRAM space is partitioned into memory pages, and the MCS space is partitioned into storage blocks.

Classes IPC  ?

  • G06F 3/06 - Entrée numérique à partir de, ou sortie numérique vers des supports d'enregistrement
  • G06F 12/02 - Adressage ou affectationRéadressage
  • G06F 12/06 - Adressage d'un bloc physique de transfert, p. ex. par adresse de base, adressage de modules, extension de l'espace d'adresse, spécialisation de mémoire
  • G06F 12/08 - Adressage ou affectationRéadressage dans des systèmes de mémoires hiérarchiques, p. ex. des systèmes de mémoire virtuelle
  • G06F 13/16 - Gestion de demandes d'interconnexion ou de transfert pour l'accès au bus de mémoire
  • G06F 13/40 - Structure du bus
  • G06F 12/0897 - Mémoires cache caractérisées par leur organisation ou leur structure avec plusieurs niveaux de hiérarchie de mémoire cache

57.

Memory module with timing-controlled data paths in distributed data buffers

      
Numéro d'application 15820076
Numéro de brevet 10268608
Statut Délivré - en vigueur
Date de dépôt 2017-11-21
Date de la première publication 2018-04-05
Date d'octroi 2019-04-23
Propriétaire NETLIST, INC. (USA)
Inventeur(s)
  • Lee, Hyun
  • Bhakta, Jayesh R.

Abrégé

A memory module is operable in a memory system with a memory controller. The memory module comprises memory devices, a module control circuit, and a plurality of buffer circuits coupled between respective sets of data/strobe signal lines in a data bus and respective sets of the memory devices. Each respective buffer circuit includes a data path corresponding to each data signal line in the corresponding set of data/strobe signal lines, and a command processing circuit configured to decode module control signals from the module control circuit and to control the data path in accordance with the module control signals. The data path corresponding to the each data signal line includes at least one tristate buffer controlled by the command processing circuit and a delay circuit configured to delay a signal through the data path by an amount determined by the command processing circuit in response to at least one of the module control signals.

Classes IPC  ?

  • G06F 3/00 - Dispositions d'entrée pour le transfert de données destinées à être traitées sous une forme maniable par le calculateurDispositions de sortie pour le transfert de données de l'unité de traitement à l'unité de sortie, p. ex. dispositions d'interface
  • G06F 12/00 - Accès à, adressage ou affectation dans des systèmes ou des architectures de mémoires
  • G06F 13/00 - Interconnexion ou transfert d'information ou d'autres signaux entre mémoires, dispositifs d'entrée/sortie ou unités de traitement
  • G06F 13/16 - Gestion de demandes d'interconnexion ou de transfert pour l'accès au bus de mémoire
  • G06F 3/06 - Entrée numérique à partir de, ou sortie numérique vers des supports d'enregistrement
  • G11C 16/00 - Mémoires mortes programmables effaçables
  • G11C 5/04 - Supports pour éléments d'emmagasinageMontage ou fixation d'éléments d'emmagasinage sur de tels supports
  • G11C 7/10 - Dispositions d'interface d'entrée/sortie [E/S, I/O] de données, p. ex. circuits de commande E/S de données, mémoires tampon de données E/S
  • G06F 1/10 - Répartition des signaux d'horloge
  • G06F 13/28 - Gestion de demandes d'interconnexion ou de transfert pour l'accès au bus d'entrée/sortie utilisant le transfert par rafale, p. ex. acces direct à la mémoire, vol de cycle
  • G06F 13/40 - Structure du bus
  • G11C 8/18 - Circuits de synchronisation ou d'horlogeGénération ou gestion de signaux de commande d'adresse, p. ex. pour des signaux d'échantillonnage d'adresse de ligne [RAS] ou d'échantillonnage d'adresse de colonne [CAS]
  • G11C 29/02 - Détection ou localisation de circuits auxiliaires défectueux, p. ex. compteurs de rafraîchissement défectueux
  • G11C 8/12 - Circuits de sélection de groupe, p. ex. pour la sélection d'un bloc de mémoire, la sélection d'une puce, la sélection d'un réseau de cellules
  • G11C 7/20 - Circuits d'initialisation de cellules de mémoire, p. ex. à la mise sous ou hors tension, effacement de mémoire, mémoire d'image latente
  • G11C 29/04 - Détection ou localisation d'éléments d'emmagasinage défectueux

58.

System and method for executing data processing tasks using resilient distributed datasets (RDDs) in a storage device

      
Numéro d'application 15710722
Numéro de brevet 10176092
Statut Délivré - en vigueur
Date de dépôt 2017-09-20
Date de la première publication 2018-03-22
Date d'octroi 2019-01-08
Propriétaire
  • NETLIST, INC. (USA)
  • NETLIST, INC. (USA)
Inventeur(s)
  • Alcantara, Joao
  • Alves, Vladimir
  • Cassia, Ricardo
  • Lazo, Vincent

Abrégé

A system and method of providing enhanced data processing and analysis in an infrastructure for distributed computing and large-scale data processing. This infrastructure uses the Apache Spark framework to divide an application into a large number of small fragments of work, each of which may be performed on one of a large number of compute nodes. The work may involve Spark transformations, operations, and actions, which may be used to categorize and analyze large amounts of data in distributed systems. This infrastructure includes a cluster with a driver node and a plurality of worker nodes. The worker nodes may be, or may include, intelligent solid state drives capable of executing data processing functions under the Apache Spark framework. The use of intelligent solid state drives reduces the need to exchange data with a central processing unit (CPU) in a server.

Classes IPC  ?

  • G06F 12/02 - Adressage ou affectationRéadressage
  • G06F 17/30 - Recherche documentaire; Structures de bases de données à cet effet
  • G06F 9/50 - Allocation de ressources, p. ex. de l'unité centrale de traitement [UCT]

59.

Power efficient method and system for executing host data processing tasks during data retention operations in a storage device

      
Numéro d'application 15694521
Numéro de brevet 10338832
Statut Délivré - en vigueur
Date de dépôt 2017-09-01
Date de la première publication 2018-03-01
Date d'octroi 2019-07-02
Propriétaire
  • NETLIST, INC. (USA)
  • NETLIST, INC. (USA)
Inventeur(s)
  • Alcantara, Joao
  • Cassia, Ricardo
  • Lazo, Vincent
  • Souri, Kamyar

Abrégé

A system and method for combining the execution of a query with other operations, such as a data retention scan, in a storage device, when the execution of the query is not time-sensitive. The storage device may be connected to a host, and may operate during intervals of time in a power save mode. When a query is received by the host that is not time-sensitive, the query may be stored in the host or in the storage device until such time as the device would otherwise return to a normal operating mode, and then the query may be executed. Such delayed execution may enable the sharing of read operations for the query with read operations used, for example, for the execution of other queries or for a data retention scan.

Classes IPC  ?

  • G06F 12/00 - Accès à, adressage ou affectation dans des systèmes ou des architectures de mémoires
  • G06F 3/06 - Entrée numérique à partir de, ou sortie numérique vers des supports d'enregistrement
  • G06F 1/3209 - Surveillance d’une activité à distance, p. ex. au travers de lignes téléphoniques ou de connexions réseau
  • G06F 1/3234 - Économie d’énergie caractérisée par l'action entreprise

60.

System and method for adaptive multiple read of NAND flash

      
Numéro d'application 15723041
Numéro de brevet 10417087
Statut Délivré - en vigueur
Date de dépôt 2017-10-02
Date de la première publication 2018-01-25
Date d'octroi 2019-09-17
Propriétaire
  • NETLIST, INC. (USA)
  • NETLIST, INC. (USA)
Inventeur(s) Lu, Guangming

Abrégé

A system and method for adaptive multiple read of NAND flash memory. A solid state drive may employ adaptive multiple-read to perform enhanced performance error correction using soft decisions without a performance penalty that otherwise might result from performing unnecessary reads. The soft decision error correcting algorithm may employ lookup tables containing log likelihood ratios. The method may include performing one or more read operations to obtain one or more raw data words for a code word, attempting to decode the code words using the one or more raw data words, and performing additional read operations when the decoding attempt fails. This process may be repeated until a decoding attempt succeeds.

Classes IPC  ?

  • H03M 13/37 - Méthodes ou techniques de décodage non spécifiques à un type particulier de codage prévu dans les groupes
  • G06F 11/10 - Détection ou correction d'erreur par introduction de redondance dans la représentation des données, p. ex. en utilisant des codes de contrôle en ajoutant des chiffres binaires ou des symboles particuliers aux données exprimées suivant un code, p. ex. contrôle de parité, exclusion des 9 ou des 11
  • G11C 16/28 - Circuits de détection ou de lectureCircuits de sortie de données utilisant des cellules de détection différentielle ou des cellules de référence, p. ex. des cellules factices
  • G11C 29/52 - Protection du contenu des mémoiresDétection d'erreurs dans le contenu des mémoires
  • G11C 11/56 - Mémoires numériques caractérisées par l'utilisation d'éléments d'emmagasinage électriques ou magnétiques particuliersÉléments d'emmagasinage correspondants utilisant des éléments d'emmagasinage comportant plus de deux états stables représentés par des échelons, p. ex. de tension, de courant, de phase, de fréquence
  • G11C 16/26 - Circuits de détection ou de lectureCircuits de sortie de données
  • G11C 29/02 - Détection ou localisation de circuits auxiliaires défectueux, p. ex. compteurs de rafraîchissement défectueux
  • H03M 13/11 - Détection d'erreurs ou correction d'erreurs transmises par redondance dans la représentation des données, c.-à-d. mots de code contenant plus de chiffres que les mots source utilisant un codage par blocs, c.-à-d. un nombre prédéterminé de bits de contrôle ajouté à un nombre prédéterminé de bits d'information utilisant plusieurs bits de parité
  • H03M 13/29 - Codage, décodage ou conversion de code pour détecter ou corriger des erreursHypothèses de base sur la théorie du codageLimites de codageMéthodes d'évaluation de la probabilité d'erreurModèles de canauxSimulation ou test des codes combinant plusieurs codes ou structures de codes, p. ex. codes de produits, codes de produits généralisés, codes concaténés, codes interne et externe
  • H03M 13/00 - Codage, décodage ou conversion de code pour détecter ou corriger des erreursHypothèses de base sur la théorie du codageLimites de codageMéthodes d'évaluation de la probabilité d'erreurModèles de canauxSimulation ou test des codes
  • G11C 29/42 - Dispositifs de vérification de réponse utilisant des codes correcteurs d'erreurs [ECC] ou un contrôle de parité
  • H03M 13/09 - Détection d'erreurs uniquement, p. ex. utilisant des codes de contrôle à redondance cyclique [CRC] ou un seul bit de parité
  • G11C 29/04 - Détection ou localisation d'éléments d'emmagasinage défectueux

61.

Memory module with data buffering

      
Numéro d'application 14715486
Numéro de brevet 09858215
Statut Délivré - en vigueur
Date de dépôt 2015-05-18
Date de la première publication 2018-01-02
Date d'octroi 2018-01-02
Propriétaire Netlist, Inc. (USA)
Inventeur(s)
  • Solomon, Jeffrey C.
  • Bhakta, Jayesh R.

Abrégé

A memory module is operable to communicate data with a memory controller via a memory bus in response to memory commands received from the memory controller. The memory module comprises a plurality of memory integrated circuits arranged in ranks and including at least one first memory integrated circuit in a first rank and at least one second memory integrated circuit in a second rank, and further comprises a buffer coupled between the at least one first memory integrated circuit and the memory bus and between the at least one second memory integrated circuit and the memory bus. The memory module further comprises logic providing first control signals to the buffer to enable communication of a first data burst between the memory controller and the at least one first memory integrated circuit through the buffer in response to a first memory command, and providing second control signals to the buffer to enable communication of a second data burst between the at least one second memory integrated circuit and the memory bus through the buffer in response to a second memory command.

Classes IPC  ?

  • G06F 13/16 - Gestion de demandes d'interconnexion ou de transfert pour l'accès au bus de mémoire
  • G11C 7/10 - Dispositions d'interface d'entrée/sortie [E/S, I/O] de données, p. ex. circuits de commande E/S de données, mémoires tampon de données E/S
  • G11C 15/00 - Mémoires numériques dans lesquelles l'information, comportant une ou plusieurs parties caractéristiques, est écrite dans la mémoire et dans lesquelles l'information est lue au moyen de la recherche de l'une ou plusieurs de ces parties caractéristiques, c.-à-d. mémoires associatives ou mémoires adressables par leur contenu
  • G06F 13/42 - Protocole de transfert pour bus, p. ex. liaisonSynchronisation

62.

Memory module and methods for handshaking with a memory controller

      
Numéro d'application 15088115
Numéro de brevet 09858218
Statut Délivré - en vigueur
Date de dépôt 2016-04-01
Date de la première publication 2018-01-02
Date d'octroi 2018-01-02
Propriétaire Netlist, Inc. (USA)
Inventeur(s) Lee, Hyun

Abrégé

According to certain aspects, a memory module is coupled to a memory controller of a host computer system via an interface. The interface includes data, address and control signal pins and an output pin in addition to the data, address and control signal pins. The memory module receives a first command from the memory controller via the address and control signal pins, and enters a first mode in response to the first command. The memory module in the first mode responds to at least one initialization sequence, and sends a first output signal via the output pin to indicate a status of the at least one initialization sequence to the memory controller. The memory module enters a second mode in which the memory module performs memory operations including memory read/write operations according to an industry standard. During the read/write operations, the memory module communicates data with the memory controller via the data signal pins in response to second memory commands received via the address and control signal pins. The memory module may output a second output signal related to the read/write operations via the output pin.

Classes IPC  ?

  • G06F 12/00 - Accès à, adressage ou affectation dans des systèmes ou des architectures de mémoires
  • G06F 13/16 - Gestion de demandes d'interconnexion ou de transfert pour l'accès au bus de mémoire
  • G06F 13/24 - Gestion de demandes d'interconnexion ou de transfert pour l'accès au bus d'entrée/sortie utilisant l'interruption
  • G06F 12/06 - Adressage d'un bloc physique de transfert, p. ex. par adresse de base, adressage de modules, extension de l'espace d'adresse, spécialisation de mémoire
  • G06F 9/445 - Chargement ou démarrage de programme
  • G11C 16/26 - Circuits de détection ou de lectureCircuits de sortie de données
  • G11C 5/00 - Détails de mémoires couverts par le groupe
  • G11C 29/44 - Indication ou identification d'erreurs, p. ex. pour la réparation
  • G11C 29/00 - Vérification du fonctionnement correct des mémoiresTest de mémoires lors d'opération en mode de veille ou hors-ligne
  • G11C 7/10 - Dispositions d'interface d'entrée/sortie [E/S, I/O] de données, p. ex. circuits de commande E/S de données, mémoires tampon de données E/S

63.

System and method for multi-stream data write

      
Numéro d'application 15419527
Numéro de brevet 10198215
Statut Délivré - en vigueur
Date de dépôt 2017-01-30
Date de la première publication 2017-12-28
Date d'octroi 2019-02-05
Propriétaire
  • NETLIST, INC. (USA)
  • NETLIST, INC. (USA)
Inventeur(s)
  • Lazo, Vincent
  • Alcantara, Joao

Abrégé

A method of writing multi-stream host data to a storage device comprising a CPU, a multi-stream fast release buffer (FRB), and a non-volatile memory (NVM), includes: receiving a command to write the multi-stream host data to the NVM, the multi-stream host data being associated with a logical block number (LBN) and a new stream ID, recording a status of the active stream ID and retrieving a status of the new stream ID to determine a physical address in the NVM for storing one or more codewords (CWs) corresponding to the multi-stream host data, allocating space in a buffer of the FRB for storage of the multi-stream host data, organizing the multi-stream host data into the one or more CWs, and storing the one or more CWs into the allocated space in the buffer, transferring the one or more CWs from the buffer to the physical address in the NVM.

Classes IPC  ?

  • G06F 3/06 - Entrée numérique à partir de, ou sortie numérique vers des supports d'enregistrement
  • G06F 12/1009 - Traduction d'adresses avec tables de pages, p. ex. structures de table de page

64.

System and methods for in-storage on-demand data decompression

      
Numéro d'application 15607314
Numéro de brevet 09965210
Statut Délivré - en vigueur
Date de dépôt 2017-05-26
Date de la première publication 2017-11-30
Date d'octroi 2018-05-08
Propriétaire
  • NETLIST, INC. (USA)
  • NETLIST, INC. (USA)
Inventeur(s) Alves, Vladimir

Abrégé

A system and methods for in-storage on-demand data decompression. Compressed data are stored in a storage device connected to a host computer. When decompressed data are needed, the host computer sends a decompression command to the storage device indicating which data are to be decompressed, and instructing it how to decompress the data. The storage device decompresses the data and stores the decompressed data, making it available to the host.

Classes IPC  ?

  • G06F 13/12 - Commande par programme pour dispositifs périphériques utilisant des matériels indépendants du processeur central, p. ex. canal ou processeur périphérique
  • G06F 3/06 - Entrée numérique à partir de, ou sortie numérique vers des supports d'enregistrement

65.

Memory module with controlled byte-wise buffers

      
Numéro d'application 15470856
Numéro de brevet 10949339
Statut Délivré - en vigueur
Date de dépôt 2017-03-27
Date de la première publication 2017-11-23
Date d'octroi 2021-03-16
Propriétaire NETLIST, INC. (USA)
Inventeur(s)
  • Lee, Hyun
  • Bhakta, Jayesh R.

Abrégé

A memory module is configured to communicate with a memory controller. The memory module comprises DDR DRAM devices arranged in multiple ranks each of the same width as the memory module, and a module controller configured to receive and register input control signals for a read or write operation from the memory controller and to output registered address and control signals. The registered address and control signals selects one of the multiple ranks to perform the read or write operation. The module controller further outputs a set of module control signals in response to the input address and control signals. The memory module further comprises a plurality of byte-wise buffers controlled by the set of module control signals to actively drive respective byte-wise sections of each data signal associated with the read or write operation between the memory controller and the selected rank.

Classes IPC  ?

  • G06F 12/00 - Accès à, adressage ou affectation dans des systèmes ou des architectures de mémoires
  • G11C 8/12 - Circuits de sélection de groupe, p. ex. pour la sélection d'un bloc de mémoire, la sélection d'une puce, la sélection d'un réseau de cellules
  • G11C 5/02 - Disposition d'éléments d'emmagasinage, p. ex. sous la forme d'une matrice
  • G11C 5/04 - Supports pour éléments d'emmagasinageMontage ou fixation d'éléments d'emmagasinage sur de tels supports
  • G11C 5/06 - Dispositions pour interconnecter électriquement des éléments d'emmagasinage

66.

METHOD AND APPARATUS FOR UNIFORM MEMORY ACCESS IN A STORAGE CLUSTER

      
Numéro d'application US2017029478
Numéro de publication 2017/189620
Statut Délivré - en vigueur
Date de dépôt 2017-04-25
Date de publication 2017-11-02
Propriétaire NETLIST, INC. (USA)
Inventeur(s)
  • Lee, Hyun
  • Ryu, Junkil

Abrégé

The present application presents a Uniform Memory Access (UMA) network including a cluster of UMA nodes each having at least one UMA memory unit and a server local to the at least one UMA memory unit. A respective UMA memory unit in a respective UMA node comprises persistent memory; non-persistent memory, a node control device operatively coupled to the persistent memory and the non-persistent memory, a local interface for interfacing with the local server in the respective UMA node, and a network interface for interfacing with the UMA network. The node control device is configured to translate between a local unified memory access (UMA) address space accessible by applications running on the local server and a global UMA address space that is mapped to a physical UMA address space. The physical UMA address space includes physical address spaces associated with different UMA nodes in the cluster of UMA nodes.

Classes IPC  ?

  • G06F 9/455 - ÉmulationInterprétationSimulation de logiciel, p. ex. virtualisation ou émulation des moteurs d’exécution d’applications ou de systèmes d’exploitation
  • G06F 9/50 - Allocation de ressources, p. ex. de l'unité centrale de traitement [UCT]
  • G06F 12/06 - Adressage d'un bloc physique de transfert, p. ex. par adresse de base, adressage de modules, extension de l'espace d'adresse, spécialisation de mémoire
  • G06F 13/00 - Interconnexion ou transfert d'information ou d'autres signaux entre mémoires, dispositifs d'entrée/sortie ou unités de traitement
  • H04L 29/08 - Procédure de commande de la transmission, p.ex. procédure de commande du niveau de la liaison

67.

Memory module with packages of stacked memory chips

      
Numéro d'application 15602099
Numéro de brevet 10290328
Statut Délivré - en vigueur
Date de dépôt 2017-05-22
Date de la première publication 2017-09-07
Date d'octroi 2019-05-14
Propriétaire NETLIST, INC. (USA)
Inventeur(s) Lee, Hyun

Abrégé

A memory module is operable in a computer system to communicate with a system memory controller via a command/address bus and a data bus. The memory module comprises a register device coupled to the command/address bus, and a plurality of DRAM packages coupled to the data bus and to the register device via a set of module control lines. Each respective DRAM package comprises stacked array dies and a control die. The control die includes data signal conduits and control signal conduits. In response to the memory module receiving a set of command/address signals from the system memory controller, the register device outputs control signals, and the control die configures the data signal conduits in accordance with the control signals to enable respective bits of one or more data signals to be communicated between a selected die among the stacked dies and the system memory controller.

Classes IPC  ?

  • G11C 5/06 - Dispositions pour interconnecter électriquement des éléments d'emmagasinage
  • G11C 7/10 - Dispositions d'interface d'entrée/sortie [E/S, I/O] de données, p. ex. circuits de commande E/S de données, mémoires tampon de données E/S
  • G11C 7/12 - Circuits de commande de lignes de bits, p. ex. circuits d'attaque, de puissance, de tirage vers le haut, d'abaissement, circuits de précharge, circuits d'égalisation, pour lignes de bits

68.

Memory module with timing-controlled data paths in distributed data buffers

      
Numéro d'application 15426064
Numéro de brevet 09824035
Statut Délivré - en vigueur
Date de dépôt 2017-02-07
Date de la première publication 2017-05-25
Date d'octroi 2017-11-21
Propriétaire NETLIST, INC. (USA)
Inventeur(s)
  • Lee, Hyun
  • Bhakta, Jayesh R.

Abrégé

A memory module is operatable in a memory system with a memory controller. The memory module comprises a module control device mounted on the module board to receive command signals from the memory controller and to output module command signals and module control signals, and memory devices mounted on the module board to perform a first memory operation in response to the module command signals. The memory module further comprises a plurality of buffer circuits distributed across a surface of the module board. Each respective buffer circuit is associated with a respective set of the memory devices and includes logic that is configured to obtain timing information based on signals received by the each respective buffer circuit during a second memory operation prior to the first memory operation and to control timing of the data and strobe signals through the each respective buffer circuit in accordance with the timing information.

Classes IPC  ?

  • G06F 3/00 - Dispositions d'entrée pour le transfert de données destinées à être traitées sous une forme maniable par le calculateurDispositions de sortie pour le transfert de données de l'unité de traitement à l'unité de sortie, p. ex. dispositions d'interface
  • G06F 12/00 - Accès à, adressage ou affectation dans des systèmes ou des architectures de mémoires
  • G06F 13/00 - Interconnexion ou transfert d'information ou d'autres signaux entre mémoires, dispositifs d'entrée/sortie ou unités de traitement
  • G06F 13/16 - Gestion de demandes d'interconnexion ou de transfert pour l'accès au bus de mémoire
  • G06F 3/06 - Entrée numérique à partir de, ou sortie numérique vers des supports d'enregistrement
  • G11C 8/18 - Circuits de synchronisation ou d'horlogeGénération ou gestion de signaux de commande d'adresse, p. ex. pour des signaux d'échantillonnage d'adresse de ligne [RAS] ou d'échantillonnage d'adresse de colonne [CAS]

69.

Flash channel calibration with multiple lookup tables

      
Numéro d'application 15230075
Numéro de brevet 10216572
Statut Délivré - en vigueur
Date de dépôt 2016-08-05
Date de la première publication 2017-01-26
Date d'octroi 2019-02-26
Propriétaire
  • NETLIST, INC. (USA)
  • NETLIST, INC. (USA)
Inventeur(s) Lu, Guangming

Abrégé

A system and method for generating lookup tables for use in an adaptive multiple-read system for reading flash memory. Successive different attempts are made to decode previously stored data using error correction codes, the attempts differing, for example, with respect to the combination of raw data words used for each attempt, each raw data word having been obtained by reading a code word of data using a different word line voltage. When a decoding attempt succeeds, log likelihood ratios are calculated from counts of flipped bits, i.e., bits in the raw data read from the memory having a different value than the corresponding bits in the decoded data.

Classes IPC  ?

  • G06F 11/10 - Détection ou correction d'erreur par introduction de redondance dans la représentation des données, p. ex. en utilisant des codes de contrôle en ajoutant des chiffres binaires ou des symboles particuliers aux données exprimées suivant un code, p. ex. contrôle de parité, exclusion des 9 ou des 11
  • H03M 13/05 - Détection d'erreurs ou correction d'erreurs transmises par redondance dans la représentation des données, c.-à-d. mots de code contenant plus de chiffres que les mots source utilisant un codage par blocs, c.-à-d. un nombre prédéterminé de bits de contrôle ajouté à un nombre prédéterminé de bits d'information
  • H03M 13/45 - Décodage discret, c.-à-d. utilisant l'information de fiabilité des symboles
  • G11C 11/56 - Mémoires numériques caractérisées par l'utilisation d'éléments d'emmagasinage électriques ou magnétiques particuliersÉléments d'emmagasinage correspondants utilisant des éléments d'emmagasinage comportant plus de deux états stables représentés par des échelons, p. ex. de tension, de courant, de phase, de fréquence
  • G11C 16/26 - Circuits de détection ou de lectureCircuits de sortie de données
  • G11C 29/02 - Détection ou localisation de circuits auxiliaires défectueux, p. ex. compteurs de rafraîchissement défectueux
  • G11C 29/52 - Protection du contenu des mémoiresDétection d'erreurs dans le contenu des mémoires
  • G11C 29/42 - Dispositifs de vérification de réponse utilisant des codes correcteurs d'erreurs [ECC] ou un contrôle de parité

70.

System and method for supporting atomic writes in a flash translation layer

      
Numéro d'application 15281902
Numéro de brevet 10101930
Statut Délivré - en vigueur
Date de dépôt 2016-09-30
Date de la première publication 2017-01-19
Date d'octroi 2018-10-16
Propriétaire
  • NETLIST, INC. (USA)
  • NETLIST, INC. (USA)
Inventeur(s)
  • Salessi, Nader
  • Alcantara, Joao

Abrégé

A method for memory-efficient backup of a logical-to-physical (LtoP) table in a storage device having a processor, a volatile memory, and a non-volatile memory, includes retrieving and subsequently processing, by the processor, a plurality of flushed zone segments stored in a first block stripe of the non-volatile memory in an order opposite to an order of storage of the plurality of flushed zone segments in the first block stripe in the non-volatile memory, wherein the processing of the plurality of flushed zone segments includes identifying a retrieved flushed zone segment of the plurality of flushed zone segments differing from all previously retrieved plurality of flushed zone segments, and writing the identified retrieved flushed zone segment of the plurality of flushed zone segments to a second block stripe of the non-volatile memory.

Classes IPC  ?

  • G06F 12/02 - Adressage ou affectationRéadressage
  • G06F 3/06 - Entrée numérique à partir de, ou sortie numérique vers des supports d'enregistrement
  • G06F 12/1009 - Traduction d'adresses avec tables de pages, p. ex. structures de table de page

71.

Power efficient method and system for executing host data processing tasks during data retention operations in a storage device

      
Numéro d'application 15260188
Numéro de brevet 09753661
Statut Délivré - en vigueur
Date de dépôt 2016-09-08
Date de la première publication 2017-01-05
Date d'octroi 2017-09-05
Propriétaire
  • NETLIST, INC. (USA)
  • NETLIST, INC. (USA)
Inventeur(s)
  • Alcantara, Joao
  • Cassia, Ricardo
  • Lazo, Vincent
  • Souri, Kamyar

Abrégé

A system and method for combining the execution of a query with other operations, such as a data retention scan, in a storage device, when the execution of the query is not time-sensitive. The storage device may be connected to a host, and may operate during intervals of time in a power save mode. When a query is received by the host that is not time-sensitive, the query may be stored in the host or in the storage device until such time as the device would otherwise return to a normal operating mode, and then the query may be executed. Such delayed execution may enable the sharing of read operations for the query with read operations used, for example, for the execution of other queries or for a data retention scan.

Classes IPC  ?

  • G06F 12/00 - Accès à, adressage ou affectation dans des systèmes ou des architectures de mémoires
  • G06F 3/06 - Entrée numérique à partir de, ou sortie numérique vers des supports d'enregistrement
  • G06F 1/32 - Moyens destinés à économiser de l'énergie

72.

Memory module capable of handshaking with a memory controller of a host system

      
Numéro d'application 15169745
Numéro de brevet 09535623
Statut Délivré - en vigueur
Date de dépôt 2016-06-01
Date de la première publication 2017-01-03
Date d'octroi 2017-01-03
Propriétaire Netlist, Inc. (USA)
Inventeur(s) Lee, Hyun

Abrégé

A memory module is operable with a memory controller of a host computer system. The memory module includes a module controller having an open drain output. The module controller generates a parity error signal and drives the parity error signal to the memory controller of the host system via the open drain output while the memory module operates in a first mode, the parity error signal indicating a parity error having occurred in the memory module while the memory module operates in the first mode. The module controller is configured to cause the memory module to enter a second mode in response to a command from the memory controller of the host system. The module controller generates a notification signal indicating at least one status of one or more training sequences while the memory module is in the second mode and outputs the notification signal to the memory controller of the host system via the open drain output while the memory module is in the second mode.

Classes IPC  ?

  • G06F 12/00 - Accès à, adressage ou affectation dans des systèmes ou des architectures de mémoires
  • G06F 3/06 - Entrée numérique à partir de, ou sortie numérique vers des supports d'enregistrement
  • G06F 11/10 - Détection ou correction d'erreur par introduction de redondance dans la représentation des données, p. ex. en utilisant des codes de contrôle en ajoutant des chiffres binaires ou des symboles particuliers aux données exprimées suivant un code, p. ex. contrôle de parité, exclusion des 9 ou des 11
  • G11C 29/52 - Protection du contenu des mémoiresDétection d'erreurs dans le contenu des mémoires

73.

System and method for matching a regular expression or combination of characters

      
Numéro d'application 15242359
Numéro de brevet 09602130
Statut Délivré - en vigueur
Date de dépôt 2016-08-19
Date de la première publication 2016-12-08
Date d'octroi 2017-03-21
Propriétaire
  • NETLIST, INC. (USA)
  • NETLIST, INC. (USA)
Inventeur(s)
  • Cassia, Ricardo
  • Alcantara, Joao
  • Souri, Kamyar

Abrégé

A system and method for comparing a character from a search space simultaneously to each of a set of search characters. The set of search characters may correspond to a regular expression. In one embodiment, the search space character is encoded to a short binary presentation (e.g., to an 8-bit representation), which is then converted to a long binary representation one bit of which is set, at a first position in the long binary representation corresponding to the value of the short representation. Each character of the set of search characters is similarly encoded and converted to a respective long binary representation. If the bit in one of the long binary representations corresponding to the set of search characters is set, it indicates that the search character matches the corresponding character of the set of search characters.

Classes IPC  ?

  • H03M 7/34 - Conversion en, ou à partir d'une modulation delta, c.-à-d. une modulation différentielle à un bit adaptative
  • H03M 7/30 - CompressionExpansionÉlimination de données inutiles, p. ex. réduction de redondance

74.

System and method for consistent performance in a storage device

      
Numéro d'application 15230097
Numéro de brevet 09983831
Statut Délivré - en vigueur
Date de dépôt 2016-08-05
Date de la première publication 2016-11-24
Date d'octroi 2018-05-29
Propriétaire
  • NETLIST, INC. (USA)
  • NETLIST, INC. (USA)
Inventeur(s)
  • Alcantara, Joao
  • Cassia, Ricardo
  • Souri, Kamyar
  • Alves, Vladimir
  • Lu, Guangming

Abrégé

A system and method for providing consistent performance in a storage device, such as a solid state drive. A threshold value for command execution time for a command in a category of command (e.g., a read command or a write command) and a command size, is stored in the storage device. When a host command in the category (e.g., a read command) and corresponding size is received, the storage device executes the command, and if it completes execution of the command in a time that is less than the threshold value, the solid state drive waits until an amount of time equal to the threshold value has elapsed before sending the command completion.

Classes IPC  ?

  • G06F 3/06 - Entrée numérique à partir de, ou sortie numérique vers des supports d'enregistrement

75.

MEMORY MODULE AND SYSTEM AND METHOD OF OPERATION

      
Numéro d'application US2016026874
Numéro de publication 2016/171934
Statut Délivré - en vigueur
Date de dépôt 2016-04-11
Date de publication 2016-10-27
Propriétaire NETLIST, INC. (USA)
Inventeur(s) Lee, Hyun

Abrégé

A memory module comprises a volatile memory subsystem configured to coupled to a memory channel in a computer system and capable of serving as main memory for the computer system, a non-volatile memory subsystem providing storage for the computer system, and a module controller coupled to the volatile memory subsystem, the non-volatile memory subsystem, and the memory channel. The module controller reads first data from the non-volatile memory subsystem and reads second data from the volatile memory subsystem in response to a NV access request received via the memory channel, and causes at least a portion of the first data to be written into the volatile memory subsystem in response to a dummy write memory command received via the C/A bus. The module control device includes status registers accessible by the computer system via the memory channel.

Classes IPC  ?

  • G06F 13/00 - Interconnexion ou transfert d'information ou d'autres signaux entre mémoires, dispositifs d'entrée/sortie ou unités de traitement

76.

Method of channel content rebuild in ultra-high capacity SSD

      
Numéro d'application 15194527
Numéro de brevet 10067844
Statut Délivré - en vigueur
Date de dépôt 2016-06-27
Date de la première publication 2016-10-20
Date d'octroi 2018-09-04
Propriétaire
  • NETLIST, INC. (USA)
  • NETLIST, INC. (USA)
Inventeur(s) Lu, Guangming

Abrégé

A method of restoring user data in a modular solid-state drive including memory channels coupled to respective ones of non-volatile memory cards, the method including: upon physical replacement of a defunct memory card of the non-volatile memory cards with a new non-volatile memory card, and power on of the modular solid-state drive, retrieving a firmware segment and a system segment of the modular solid-state drive from unaffected memory channels of the memory channels not coupled to the new non-volatile memory card; rebuilding a firmware of the modular solid-state drive based on the retrieved firmware segment; rebuilding a data mapping table associated with the non-volatile memory cards based on the retrieved system segment; and restoring full integrity of the user data originally stored on the non-volatile memory cards based on the rebuilt data mapping table and data from the unaffected memory channels.

Classes IPC  ?

  • G06F 11/10 - Détection ou correction d'erreur par introduction de redondance dans la représentation des données, p. ex. en utilisant des codes de contrôle en ajoutant des chiffres binaires ou des symboles particuliers aux données exprimées suivant un code, p. ex. contrôle de parité, exclusion des 9 ou des 11
  • G06F 11/20 - Détection ou correction d'erreur dans une donnée par redondance dans le matériel en utilisant un masquage actif du défaut, p. ex. en déconnectant les éléments défaillants ou en insérant des éléments de rechange
  • G06F 11/30 - Surveillance du fonctionnement

77.

Interface compatible with M.2 connector socket for ultra high capacity solid state drive

      
Numéro d'application 15195912
Numéro de brevet 10223316
Statut Délivré - en vigueur
Date de dépôt 2016-06-28
Date de la première publication 2016-10-20
Date d'octroi 2019-03-05
Propriétaire
  • NETLIST, INC. (USA)
  • NETLIST, INC. (USA)
Inventeur(s) Mataya, Richard

Abrégé

A solid state drive with modular memory. The solid state drive may include a modular array of memory cards installed on a controller board, each memory card being connected to the controller board utilizing a respective connector. Redundant data, e.g., parity data, may be stored in the solid state drive, making it possible for a solid state drive controller on the controller board to restore the contents of a removed memory card (e.g., a memory card that has failed) on a replacement memory card installed in its place. The connector utilized to connect each memory card to the controller board may be an industry standard, commercial off the shelf connector, e.g., an M.2 connector; the functions of the conductors in the connector may be redefined, from the industry standard definitions, for the purposes of embodiments of the present invention.

Classes IPC  ?

  • G06F 13/00 - Interconnexion ou transfert d'information ou d'autres signaux entre mémoires, dispositifs d'entrée/sortie ou unités de traitement
  • G06F 13/40 - Structure du bus
  • G06F 13/42 - Protocole de transfert pour bus, p. ex. liaisonSynchronisation
  • G11C 16/10 - Circuits de programmation ou d'entrée de données
  • G11C 16/26 - Circuits de détection ou de lectureCircuits de sortie de données
  • G11C 29/04 - Détection ou localisation d'éléments d'emmagasinage défectueux
  • G11C 29/44 - Indication ou identification d'erreurs, p. ex. pour la réparation
  • G11C 29/00 - Vérification du fonctionnement correct des mémoiresTest de mémoires lors d'opération en mode de veille ou hors-ligne
  • G11C 16/00 - Mémoires mortes programmables effaçables

78.

Arrangement of memory devices in a multi-rank memory module

      
Numéro d'application 13964103
Numéro de brevet 09426916
Statut Délivré - en vigueur
Date de dépôt 2013-08-11
Date de la première publication 2016-08-23
Date d'octroi 2016-08-23
Propriétaire Netlist, Inc. (USA)
Inventeur(s)
  • Bhakta, Jayesh R.
  • Nguyen, Son H.

Abrégé

A multi-rank memory module is operable in a memory system with a memory controller. The memory module according to one embodiment comprises at least one module board, memory devices organized in three ranks, and at least one register device providing control/address signals to the memory devices. Arrangement of the ranks on the at least one module board are made to balance memory device loadings on the C/A signals, and data/strobe signal hubs are designed to provide better alignment of different data bits in a data signal and to reduce reflection from discrete components disposed near an edge of the module board, resulting in improved signal quality and integrity.

Classes IPC  ?

  • G11C 5/02 - Disposition d'éléments d'emmagasinage, p. ex. sous la forme d'une matrice
  • H05K 7/06 - Dispositions de composants de circuits ou du câblage sur une structure de support sur panneaux isolants
  • G11C 8/12 - Circuits de sélection de groupe, p. ex. pour la sélection d'un bloc de mémoire, la sélection d'une puce, la sélection d'un réseau de cellules

79.

STORAGE AT MEMORY SPEEDS, MEMORY AT STORAGE CAPACITIES

      
Numéro de série 87131183
Statut Enregistrée
Date de dépôt 2016-08-08
Date d'enregistrement 2020-11-10
Propriétaire NETLIST, INC. ()
Classes de Nice  ? 09 - Appareils et instruments scientifiques et électriques

Produits et services

Computer hardware, namely, memory modules

80.

Memory module with packages of stacked memory chips

      
Numéro d'application 15095288
Numéro de brevet 09659601
Statut Délivré - en vigueur
Date de dépôt 2016-04-11
Date de la première publication 2016-08-04
Date d'octroi 2017-05-23
Propriétaire NETLIST, INC. (USA)
Inventeur(s) Lee, Hyun

Abrégé

An apparatus is provided that includes a plurality of array dies and at least two die interconnects. The first die interconnect is in electrical communication with a data port of a first array die and a data port of a second array die and not in electrical communication with data ports of a third array die. The second die interconnect is in electrical communication with a data port of the third array die and not in electrical communication with data ports of the first array die and the second array die. The apparatus includes a control die that includes a first data conduit configured to transmit a data signal to the first die interconnect and not to the second die interconnect, and at least a second data conduit configured to transmit the data signal to the second die interconnect and not to the first die interconnect.

Classes IPC  ?

  • G11C 5/06 - Dispositions pour interconnecter électriquement des éléments d'emmagasinage
  • G11C 7/10 - Dispositions d'interface d'entrée/sortie [E/S, I/O] de données, p. ex. circuits de commande E/S de données, mémoires tampon de données E/S
  • G11C 7/12 - Circuits de commande de lignes de bits, p. ex. circuits d'attaque, de puissance, de tirage vers le haut, d'abaissement, circuits de précharge, circuits d'égalisation, pour lignes de bits

81.

Flash-DRAM hybrid memory module

      
Numéro d'application 14840865
Numéro de brevet 09928186
Statut Délivré - en vigueur
Date de dépôt 2015-08-31
Date de la première publication 2016-07-07
Date d'octroi 2018-03-27
Propriétaire Netlist, Inc. (USA)
Inventeur(s)
  • Lee, Hyun
  • Chen, Chi-She
  • Solomon, Jeffrey C.
  • Milton, Scott H.
  • Bhakta, Jayesh

Abrégé

A memory module that is couplable to a memory controller hub (MCH) of a host system includes a non-volatile memory subsystem, a data manager coupled to the non-volatile memory subsystem, a volatile memory subsystem coupled to the data manager and operable to exchange data with the non-volatile memory subsystem by way of the data manager, and a controller operable to receive read/write commands from the MCH and to direct transfer of data between any two or more of the MCH, the volatile memory subsystem, and the non-volatile memory subsystem based on the commands.

Classes IPC  ?

  • G06F 13/00 - Interconnexion ou transfert d'information ou d'autres signaux entre mémoires, dispositifs d'entrée/sortie ou unités de traitement
  • G06F 13/28 - Gestion de demandes d'interconnexion ou de transfert pour l'accès au bus d'entrée/sortie utilisant le transfert par rafale, p. ex. acces direct à la mémoire, vol de cycle
  • G06F 12/02 - Adressage ou affectationRéadressage
  • G06F 1/18 - Installation ou distribution d'énergie
  • G06F 13/16 - Gestion de demandes d'interconnexion ou de transfert pour l'accès au bus de mémoire
  • G06F 12/06 - Adressage d'un bloc physique de transfert, p. ex. par adresse de base, adressage de modules, extension de l'espace d'adresse, spécialisation de mémoire
  • G06F 13/42 - Protocole de transfert pour bus, p. ex. liaisonSynchronisation
  • G11C 7/10 - Dispositions d'interface d'entrée/sortie [E/S, I/O] de données, p. ex. circuits de commande E/S de données, mémoires tampon de données E/S
  • G11C 14/00 - Mémoires numériques caractérisées par des dispositions de cellules ayant des propriétés de mémoire volatile et non volatile pour sauvegarder l'information en cas de défaillance de l'alimentation
  • G06F 3/06 - Entrée numérique à partir de, ou sortie numérique vers des supports d'enregistrement
  • G06F 13/40 - Structure du bus

82.

Method and apparatus for presearching stored data

      
Numéro d'application 14834395
Numéro de brevet 10838646
Statut Délivré - en vigueur
Date de dépôt 2015-08-24
Date de la première publication 2016-06-30
Date d'octroi 2020-11-17
Propriétaire NETLIST, INC. (USA)
Inventeur(s) Lee, Hyun

Abrégé

A memory module or a storage device comprises a volatile memory subsystem, a non-volatile memory subsystem, and a controller coupled to the volatile memory subsystem and to the non-volatile memory subsystem. The memory module or storage device further comprises a data selection circuit that pre-search data from the non-volatile memory with respect to one or more search criteria received from a computer system to pre-select data relevant to the one or more search criteria for loading into the volatile memory subsystem.

Classes IPC  ?

  • G06F 3/06 - Entrée numérique à partir de, ou sortie numérique vers des supports d'enregistrement
  • G06F 12/02 - Adressage ou affectationRéadressage
  • G06F 12/06 - Adressage d'un bloc physique de transfert, p. ex. par adresse de base, adressage de modules, extension de l'espace d'adresse, spécialisation de mémoire
  • G06F 12/0868 - Transfert de données entre une mémoire cache et d'autres sous-systèmes, p. ex. des dispositifs de stockage ou des systèmes hôtes
  • G06F 13/10 - Commande par programme pour dispositifs périphériques
  • G06F 13/28 - Gestion de demandes d'interconnexion ou de transfert pour l'accès au bus d'entrée/sortie utilisant le transfert par rafale, p. ex. acces direct à la mémoire, vol de cycle

83.

Memory module with local synchronization

      
Numéro d'application 14445035
Numéro de brevet 10324841
Statut Délivré - en vigueur
Date de dépôt 2014-07-28
Date de la première publication 2016-06-09
Date d'octroi 2019-06-18
Propriétaire NETLIST, INC. (USA)
Inventeur(s)
  • Lee, Hyun
  • Bhakta, Jayesh R.

Abrégé

A memory module is operatable in a memory system with a memory controller. The memory module comprises a module control device to receive command signals from the memory controller and to output module C/A signals and data buffer control signals. The module C/A signals are provided to memory devices organized in groups, each group including at least one memory device, while the data buffer control signals are provided to a plurality of buffer circuits to control data paths in the buffer circuits, a respective buffer circuit corresponding to a respective group of memory devices. The plurality of buffer circuits are distributed across a surface of the memory module such that each data buffer control signal arrives at the plurality of buffer circuits at different points in time. The plurality of buffer circuits include clock regeneration circuits to regenerate a clock signal received from the module control device and to provide regenerated clock signals to respective groups of memory devices.

Classes IPC  ?

  • G06F 12/08 - Adressage ou affectationRéadressage dans des systèmes de mémoires hiérarchiques, p. ex. des systèmes de mémoire virtuelle
  • G06F 12/0802 - Adressage d’un niveau de mémoire dans lequel l’accès aux données ou aux blocs de données désirés nécessite des moyens d’adressage associatif, p. ex. mémoires cache
  • G11C 5/04 - Supports pour éléments d'emmagasinageMontage ou fixation d'éléments d'emmagasinage sur de tels supports
  • G11C 29/02 - Détection ou localisation de circuits auxiliaires défectueux, p. ex. compteurs de rafraîchissement défectueux
  • G11C 7/10 - Dispositions d'interface d'entrée/sortie [E/S, I/O] de données, p. ex. circuits de commande E/S de données, mémoires tampon de données E/S

84.

Systems and methods for performing search and complex pattern matching in a solid state drive

      
Numéro d'application 14141646
Numéro de brevet 09336135
Statut Délivré - en vigueur
Date de dépôt 2013-12-27
Date de la première publication 2016-05-10
Date d'octroi 2016-05-10
Propriétaire
  • NETLIST, INC. (USA)
  • NETLIST, INC. (USA)
Inventeur(s)
  • Salessi, Nader
  • Alcantara, Joao

Abrégé

A system and method of providing enhanced data processing and analysis in a storage device, such as a solid state drive (SSD). The SSD includes flash memory and an SSD controller capable of executing searches on the data in the flash memory without returning all of the data to be searched to a host CPU outside of the SSD. Other processing capabilities incorporated into the SSD may include encryption and decryption, compression and decompression, and in-line indexing of data. The SSD efficiently processes queries through the use of an internal data buffer and a data engine configured to search partial data.

Classes IPC  ?

  • G06F 12/00 - Accès à, adressage ou affectation dans des systèmes ou des architectures de mémoires
  • G06F 12/02 - Adressage ou affectationRéadressage
  • G06F 12/14 - Protection contre l'utilisation non autorisée de mémoire
  • G06F 13/00 - Interconnexion ou transfert d'information ou d'autres signaux entre mémoires, dispositifs d'entrée/sortie ou unités de traitement
  • G06F 13/28 - Gestion de demandes d'interconnexion ou de transfert pour l'accès au bus d'entrée/sortie utilisant le transfert par rafale, p. ex. acces direct à la mémoire, vol de cycle
  • G06F 17/30 - Recherche documentaire; Structures de bases de données à cet effet
  • G06F 3/06 - Entrée numérique à partir de, ou sortie numérique vers des supports d'enregistrement

85.

Systems and methods for performing single and multi threaded searches and complex pattern matching in a solid state drive

      
Numéro d'application 14145050
Numéro de brevet 09336313
Statut Délivré - en vigueur
Date de dépôt 2013-12-31
Date de la première publication 2016-05-10
Date d'octroi 2016-05-10
Propriétaire
  • NETLIST, INC. (USA)
  • NETLIST, INC. (USA)
Inventeur(s)
  • Salessi, Nader
  • Alcantara, Joao

Abrégé

System and methods for enhanced data processing and analysis in a storage device, such as a solid state drive (SSD) include an SSD having a data storage and a controller. The data storage stores a plurality of data sets. The controller has a pattern buffer and a data engine. The controller receives a query, processes the query to extract a pattern, loads the pattern into the pattern buffer, and accesses the data storage. The data engine searches a data subset from the data storage for instances of the pattern using a rolling window method. The controller generates a result from the search.

Classes IPC  ?

  • G06F 12/00 - Accès à, adressage ou affectation dans des systèmes ou des architectures de mémoires
  • G06F 13/00 - Interconnexion ou transfert d'information ou d'autres signaux entre mémoires, dispositifs d'entrée/sortie ou unités de traitement
  • G06F 13/28 - Gestion de demandes d'interconnexion ou de transfert pour l'accès au bus d'entrée/sortie utilisant le transfert par rafale, p. ex. acces direct à la mémoire, vol de cycle
  • G06F 17/30 - Recherche documentaire; Structures de bases de données à cet effet
  • G06F 12/14 - Protection contre l'utilisation non autorisée de mémoire
  • G06F 3/06 - Entrée numérique à partir de, ou sortie numérique vers des supports d'enregistrement
  • G06F 12/02 - Adressage ou affectationRéadressage

86.

Memory module with distributed data buffers and method of operation

      
Numéro d'application 14846993
Numéro de brevet 09563587
Statut Délivré - en vigueur
Date de dépôt 2015-09-07
Date de la première publication 2016-02-04
Date d'octroi 2017-02-07
Propriétaire Netlist, Inc. (USA)
Inventeur(s)
  • Lee, Hyun
  • Bhakta, Jayesh R.

Abrégé

A memory module is operatable in a memory system with a memory controller. The memory module comprises a module control device to receive command signals from the memory controller and to output module command signals and module control signals. The module command signals are provided to memory devices organized in groups, each group including at least one memory device, while the module control signals are provided to a plurality of buffer circuits to control data paths in the buffer circuits. The plurality of buffer circuits are associated with respective groups of memory devices and are distributed across a surface of the memory module such that each module control signal arrives at the plurality of buffer circuits at different points in time. The plurality of buffer circuits are configured to align read data signals received from the memory devices such that the read data signals are transmitted to the memory controller from the memory module substantially aligned with each other and in accordance with a read latency parameter of the memory system.

Classes IPC  ?

  • G06F 3/00 - Dispositions d'entrée pour le transfert de données destinées à être traitées sous une forme maniable par le calculateurDispositions de sortie pour le transfert de données de l'unité de traitement à l'unité de sortie, p. ex. dispositions d'interface
  • G06F 12/00 - Accès à, adressage ou affectation dans des systèmes ou des architectures de mémoires
  • G06F 13/00 - Interconnexion ou transfert d'information ou d'autres signaux entre mémoires, dispositifs d'entrée/sortie ou unités de traitement
  • G06F 13/28 - Gestion de demandes d'interconnexion ou de transfert pour l'accès au bus d'entrée/sortie utilisant le transfert par rafale, p. ex. acces direct à la mémoire, vol de cycle
  • G06F 3/06 - Entrée numérique à partir de, ou sortie numérique vers des supports d'enregistrement
  • G11C 16/00 - Mémoires mortes programmables effaçables
  • G11C 5/04 - Supports pour éléments d'emmagasinageMontage ou fixation d'éléments d'emmagasinage sur de tels supports
  • G11C 7/10 - Dispositions d'interface d'entrée/sortie [E/S, I/O] de données, p. ex. circuits de commande E/S de données, mémoires tampon de données E/S
  • G06F 1/10 - Répartition des signaux d'horloge
  • G06F 13/40 - Structure du bus
  • G11C 8/12 - Circuits de sélection de groupe, p. ex. pour la sélection d'un bloc de mémoire, la sélection d'une puce, la sélection d'un réseau de cellules

87.

Memory module having volatile and non-volatile memory subsystems and method of operation

      
Numéro d'application 14706873
Numéro de brevet 10198350
Statut Délivré - en vigueur
Date de dépôt 2015-05-07
Date de la première publication 2016-01-21
Date d'octroi 2019-02-05
Propriétaire NETLIST, INC. (USA)
Inventeur(s) Lee, Hyun

Abrégé

A memory module comprises a volatile memory subsystem configured to coupled to a memory channel in computer system and capable of serving as main memory for the computer system, a non-volatile memory subsystem providing storage for the computer system, and a module controller coupled to the volatile memory subsystem, the non-volatile memory subsystem, and the C/A bus. The module controller reads first data from the non-volatile memory subsystem in response to a Flash access request received via the memory channel, and causes at least a portion of the first data to be written into the volatile memory subsystem in response to a dummy write memory command received via the C/A bus. The module control device includes status registers accessible by the computer system via the memory bus.

Classes IPC  ?

  • G06F 12/06 - Adressage d'un bloc physique de transfert, p. ex. par adresse de base, adressage de modules, extension de l'espace d'adresse, spécialisation de mémoire
  • G06F 12/08 - Adressage ou affectationRéadressage dans des systèmes de mémoires hiérarchiques, p. ex. des systèmes de mémoire virtuelle
  • G06F 3/06 - Entrée numérique à partir de, ou sortie numérique vers des supports d'enregistrement
  • G11C 7/10 - Dispositions d'interface d'entrée/sortie [E/S, I/O] de données, p. ex. circuits de commande E/S de données, mémoires tampon de données E/S
  • G06F 12/02 - Adressage ou affectationRéadressage
  • G06F 12/0871 - Affectation ou gestion d’espace de mémoire cache
  • G06F 13/10 - Commande par programme pour dispositifs périphériques
  • G06F 13/28 - Gestion de demandes d'interconnexion ou de transfert pour l'accès au bus d'entrée/sortie utilisant le transfert par rafale, p. ex. acces direct à la mémoire, vol de cycle
  • G06F 12/0897 - Mémoires cache caractérisées par leur organisation ou leur structure avec plusieurs niveaux de hiérarchie de mémoire cache

88.

System and method for executing native client code in a storage device

      
Numéro d'application 14561724
Numéro de brevet 10168997
Statut Délivré - en vigueur
Date de dépôt 2014-12-05
Date de la première publication 2015-12-31
Date d'octroi 2019-01-01
Propriétaire
  • NETLIST, INC. (USA)
  • NETLIST, INC. (USA)
Inventeur(s)
  • Souri, Kamyar
  • Alcantara, Joao
  • Cassia, Ricardo

Abrégé

A system and method for executing user-provided code securely on a solid state drive (SSD) to perform data processing on the SSD. In one embodiment, a user uses a security-oriented cross-compiler to compile user-provided source code for a data processing task on a host computer containing, or otherwise connected to, an SSD. The resulting binary is combined with lists of input and output file identifiers and sent to the SSD. A central processing unit (CPU) on the SSD extracts the binary and the lists of file identifiers. The CPU obtains from the host file system the addresses of storage areas in the SSD containing the data in the input files, reads the input data, executes the binary using a container, and writes the results of the data processing task back to the SSD, in areas corresponding to the output file identifiers.

Classes IPC  ?

  • G06F 9/44 - Dispositions pour exécuter des programmes spécifiques
  • G06F 8/00 - Dispositions pour ingénierie logicielle
  • H04L 12/861 - Mise en mémoire tampon de paquets ou mise en file d’attente; Ordonnancement de file d’attente
  • H04L 12/46 - Interconnexion de réseaux
  • G06F 13/10 - Commande par programme pour dispositifs périphériques
  • G06F 9/455 - ÉmulationInterprétationSimulation de logiciel, p. ex. virtualisation ou émulation des moteurs d’exécution d’applications ou de systèmes d’exploitation
  • G06F 9/50 - Allocation de ressources, p. ex. de l'unité centrale de traitement [UCT]
  • G06F 21/53 - Contrôle des utilisateurs, des programmes ou des dispositifs de préservation de l’intégrité des plates-formes, p. ex. des processeurs, des micrologiciels ou des systèmes d’exploitation au stade de l’exécution du programme, p. ex. intégrité de la pile, débordement de tampon ou prévention d'effacement involontaire de données par exécution dans un environnement restreint, p. ex. "boîte à sable" ou machine virtuelle sécurisée
  • G06F 21/79 - Protection de composants spécifiques internes ou périphériques, où la protection d'un composant mène à la protection de tout le calculateur pour assurer la sécurité du stockage de données dans les supports de stockage à semi-conducteurs, p. ex. les mémoires adressables directement

89.

System and method for management of garbage collection operation in a solid state drive

      
Numéro d'application 14210135
Numéro de brevet 09454551
Statut Délivré - en vigueur
Date de dépôt 2014-03-13
Date de la première publication 2015-09-17
Date d'octroi 2016-09-27
Propriétaire
  • NETLIST, INC. (USA)
  • NETLIST, INC. (USA)
Inventeur(s)
  • Alcantara, Joao
  • Alves, Vladimir

Abrégé

A method of garbage collection in a storage device including a central processing unit (CPU), a self-organized fast release buffer (FRB), and a non-volatile memory, the method including receiving a command to perform garbage collection in a first block stripe of the non-volatile memory from the CPU, the command including a second block stripe to write to and valid logical block numbers (LBNs) corresponding to a first codewords (CWs) stored in the first block stripe, allocating space in a buffer memory of the FRB for storage of the first CWs, storing the first CWs into the allocated space in the buffer memory, transferring a second CWs to a plurality of physical addresses in the second block stripe of the non-volatile memory, and sending the valid LBNs and the plurality of physical addresses to the CPU to update a logical-to-physical table, wherein the second CWs is based on the first CWs.

Classes IPC  ?

  • G06F 17/30 - Recherche documentaire; Structures de bases de données à cet effet
  • G06F 3/06 - Entrée numérique à partir de, ou sortie numérique vers des supports d'enregistrement

90.

Configurable read-modify-write engine and method for operating the same in a solid state drive

      
Numéro d'application 14210185
Numéro de brevet 09448745
Statut Délivré - en vigueur
Date de dépôt 2014-03-13
Date de la première publication 2015-09-17
Date d'octroi 2016-09-20
Propriétaire
  • NETLIST, INC. (USA)
  • NETLIST, INC. (USA)
Inventeur(s)
  • Alcantara, Joao
  • Alves, Vladimir

Abrégé

A method of writing host data to a storage device including a central processing unit (CPU), a self-organized fast release buffer (FRB), and a non-volatile memory, the storage device being in communication with a host, the method including receiving a command from the CPU to write the host data to a location in the non-volatile memory, the host data being associated with a first plurality of codewords (CWs), allocating space in a buffer memory of the FRB for storage of the first CWs, storing the first CWs into the allocated space in the buffer memory, extracting data from the stored first CWs, organizing the extracted data and the host data into a second plurality of CWs, transferring a second CWs to a physical addresses in the non-volatile memory, and sending the plurality of physical addresses to the CPU to update a logical-to-physical table.

Classes IPC  ?

  • G06F 3/06 - Entrée numérique à partir de, ou sortie numérique vers des supports d'enregistrement
  • G06F 13/16 - Gestion de demandes d'interconnexion ou de transfert pour l'accès au bus de mémoire
  • H04L 12/861 - Mise en mémoire tampon de paquets ou mise en file d’attente; Ordonnancement de file d’attente

91.

Programmable data read management system and method for operating the same in a solid state drive

      
Numéro d'application 14210122
Numéro de brevet 09354822
Statut Délivré - en vigueur
Date de dépôt 2014-03-13
Date de la première publication 2015-09-17
Date d'octroi 2016-05-31
Propriétaire
  • NETLIST, INC. (USA)
  • NETLIST, INC. (USA)
Inventeur(s)
  • Alcantara, Joao
  • Alves, Vladimir

Abrégé

A method of reading host data from a storage device including a central processing unit (CPU), a self-organized fast release buffer (FRB), and a non-volatile memory, the storage device being in communication with a host, the method including receiving, by the FRB, a command to read host data stored in the non-volatile memory from the CPU, the host data being stored in the non-volatile memory as one or more codewords (CWs), allocating space, by the FRB, in a buffer memory of the FRB for storage of the one or more CWs, storing, by the FRB, the one or more CWs into the allocated space in the buffer memory, extracting, by the FRB, the host data from the stored one or more CWs, and transferring, by the FRB, the host data to the host.

Classes IPC  ?

  • G06F 3/06 - Entrée numérique à partir de, ou sortie numérique vers des supports d'enregistrement

92.

Isolation switching for backup memory

      
Numéro d'application 14489332
Numéro de brevet 09269437
Statut Délivré - en vigueur
Date de dépôt 2014-09-17
Date de la première publication 2015-09-10
Date d'octroi 2016-02-23
Propriétaire NetList, Inc. (USA)
Inventeur(s)
  • Chen, Chi-She
  • Solomon, Jeffrey C.
  • Milton, Scott H.
  • Bhakta, Jayesh

Abrégé

Certain embodiments described herein include a memory system having a volatile memory subsystem, a non-volatile memory subsystem, a controller coupled to the non-volatile memory subsystem, and a circuit coupled to the volatile memory subsystem, to the controller, and to a host system. In a first mode of operation, the circuit is operable to selectively isolate the controller from the volatile memory subsystem, and to selectively couple the volatile memory subsystem to the host system to allow data to be communicated between the volatile memory subsystem and the host system. In a second mode of operation, the circuit is operable to selectively couple the controller to the volatile memory subsystem to allow data to be communicated between the volatile memory subsystem and the nonvolatile memory subsystem using the controller, and the circuit is operable to selectively isolate the volatile memory subsystem from the host system.

Classes IPC  ?

  • G06F 12/00 - Accès à, adressage ou affectation dans des systèmes ou des architectures de mémoires
  • G11C 14/00 - Mémoires numériques caractérisées par des dispositions de cellules ayant des propriétés de mémoire volatile et non volatile pour sauvegarder l'information en cas de défaillance de l'alimentation
  • G06F 11/14 - Détection ou correction d'erreur dans les données par redondance dans les opérations, p. ex. en utilisant différentes séquences d'opérations aboutissant au même résultat
  • G06F 3/06 - Entrée numérique à partir de, ou sortie numérique vers des supports d'enregistrement
  • G06F 12/02 - Adressage ou affectationRéadressage
  • G06F 11/10 - Détection ou correction d'erreur par introduction de redondance dans la représentation des données, p. ex. en utilisant des codes de contrôle en ajoutant des chiffres binaires ou des symboles particuliers aux données exprimées suivant un code, p. ex. contrôle de parité, exclusion des 9 ou des 11
  • G11C 7/10 - Dispositions d'interface d'entrée/sortie [E/S, I/O] de données, p. ex. circuits de commande E/S de données, mémoires tampon de données E/S
  • G11C 29/52 - Protection du contenu des mémoiresDétection d'erreurs dans le contenu des mémoires
  • G06F 11/20 - Détection ou correction d'erreur dans une donnée par redondance dans le matériel en utilisant un masquage actif du défaut, p. ex. en déconnectant les éléments défaillants ou en insérant des éléments de rechange

93.

Redundant backup using non-volatile memory

      
Numéro d'application 14489281
Numéro de brevet 09921762
Statut Délivré - en vigueur
Date de dépôt 2014-09-17
Date de la première publication 2015-09-03
Date d'octroi 2018-03-20
Propriétaire Netlist, Inc. (USA)
Inventeur(s)
  • Amidi, Mike Hossein
  • Chen, Chi-She
  • Solomon, Jeffrey C.
  • Milton, Scott H.
  • Bhakta, Jayesh

Abrégé

Data stored in a volatile memory subsystem is backed up redundantly into first and second channels of a non-volatile memory subsystem. The data is retrieved from the volatile memory subsystem upon detection of a trigger condition indicative of real or imminent power loss or reduction and multiple copies are stored in dedicated non-volatile memory channels. The stored copies may be error checked and corrected, and re-written if necessary. The redundantly backed up data can be subsequently retrieved from the non-volatile memory subsystem, error-corrected, and an error-free copy communicated to the volatile memory subsystem.

Classes IPC  ?

  • G06F 3/00 - Dispositions d'entrée pour le transfert de données destinées à être traitées sous une forme maniable par le calculateurDispositions de sortie pour le transfert de données de l'unité de traitement à l'unité de sortie, p. ex. dispositions d'interface
  • G06F 3/06 - Entrée numérique à partir de, ou sortie numérique vers des supports d'enregistrement
  • G06F 11/14 - Détection ou correction d'erreur dans les données par redondance dans les opérations, p. ex. en utilisant différentes séquences d'opérations aboutissant au même résultat
  • G06F 11/16 - Détection ou correction d'erreur dans une donnée par redondance dans le matériel

94.

Flash-DRAM hybrid memory module

      
Numéro d'application 14489269
Numéro de brevet 09158684
Statut Délivré - en vigueur
Date de dépôt 2014-09-17
Date de la première publication 2015-08-27
Date d'octroi 2015-10-13
Propriétaire NETLIST, INC. (USA)
Inventeur(s)
  • Lee, Hyun
  • Chen, Chi-She
  • Solomon, Jeffrey C.
  • Milton, Scott H.
  • Bhakta, Jayesh

Abrégé

A memory module that is couplable to a memory controller hub (MCH) of a host system includes a non-volatile memory subsystem, a data manager coupled to the non-volatile memory subsystem, a volatile memory subsystem coupled to the data manager and operable to exchange data with the non-volatile memory subsystem by way of the data manager, and a controller operable to receive read/write commands from the MCH and to direct transfer of data between any two or more of the MCH, the volatile memory subsystem, and the non-volatile memory subsystem based on the commands.

Classes IPC  ?

  • G06F 12/02 - Adressage ou affectationRéadressage
  • G06F 12/06 - Adressage d'un bloc physique de transfert, p. ex. par adresse de base, adressage de modules, extension de l'espace d'adresse, spécialisation de mémoire
  • G06F 13/42 - Protocole de transfert pour bus, p. ex. liaisonSynchronisation
  • G11C 7/10 - Dispositions d'interface d'entrée/sortie [E/S, I/O] de données, p. ex. circuits de commande E/S de données, mémoires tampon de données E/S
  • G11C 14/00 - Mémoires numériques caractérisées par des dispositions de cellules ayant des propriétés de mémoire volatile et non volatile pour sauvegarder l'information en cas de défaillance de l'alimentation

95.

Programmable data write management system and method for operating the same in a solid state drive

      
Numéro d'application 14210020
Numéro de brevet 09092362
Statut Délivré - en vigueur
Date de dépôt 2014-03-13
Date de la première publication 2015-07-28
Date d'octroi 2015-07-28
Propriétaire
  • NETLIST, INC. (USA)
  • NETLIST, INC. (USA)
Inventeur(s)
  • Alcantara, Joao
  • Alves, Vladimir

Abrégé

A method of writing host data to a storage device including a central processing unit (CPU), a self-organized fast release buffer (FRB), and a non-volatile memory, the storage device being in communication with a host, the method including receiving a command to write the host data to the non-volatile memory from the CPU, the host data being associated with a logical block number (LBN), allocating space in a buffer memory of the FRB for storage of the host data, organizing the host data into one or more codewords (CWs), storing the one or more CWs into the allocated space in the buffer memory, transferring the one or more CWs from the buffer memory to a physical address in the non-volatile memory, and sending the LBN and the physical address to the CPU to update a logical-to-physical table.

Classes IPC  ?

  • H03M 13/11 - Détection d'erreurs ou correction d'erreurs transmises par redondance dans la représentation des données, c.-à-d. mots de code contenant plus de chiffres que les mots source utilisant un codage par blocs, c.-à-d. un nombre prédéterminé de bits de contrôle ajouté à un nombre prédéterminé de bits d'information utilisant plusieurs bits de parité
  • G06F 11/10 - Détection ou correction d'erreur par introduction de redondance dans la représentation des données, p. ex. en utilisant des codes de contrôle en ajoutant des chiffres binaires ou des symboles particuliers aux données exprimées suivant un code, p. ex. contrôle de parité, exclusion des 9 ou des 11
  • G06F 12/02 - Adressage ou affectationRéadressage

96.

Dynamic self-correcting power management for solid state drive

      
Numéro d'application 14133159
Numéro de brevet 09323304
Statut Délivré - en vigueur
Date de dépôt 2013-12-18
Date de la première publication 2015-06-18
Date d'octroi 2016-04-26
Propriétaire
  • NETLIST, INC. (USA)
  • NETLIST, INC. (USA)
Inventeur(s)
  • Salessi, Nader
  • Alcantara, Joao

Abrégé

A system and method for operating a solid state drive (SSD) within power limitations while maintaining SSD performance. In one embodiment a power management integrated circuit (PMIC) is used to measure power consumption, and a built-in self-test (BIST) procedure is used to exercise the storage device, and to calibrate the power consumed by various SSD operations. The results are stored in a power consumption cost table. In one embodiment, a procedure to dynamically adjust the power consumption cost table is employed. A power credit allocation scheme is used, along with the power consumption cost table, to track and limit the power consumed by the SSD in operation.

Classes IPC  ?

  • G06F 1/00 - Détails non couverts par les groupes et
  • G06F 1/26 - Alimentation en énergie électrique, p. ex. régulation à cet effet

97.

Hybrid memory module and system and method of operating the same

      
Numéro d'application 14536588
Numéro de brevet 10380022
Statut Délivré - en vigueur
Date de dépôt 2014-11-07
Date de la première publication 2015-06-18
Date d'octroi 2019-08-13
Propriétaire Netlist, Inc. (USA)
Inventeur(s)
  • Lee, Hyun
  • Bhakta, Jayesh R.
  • Chen, Chi She
  • Solomon, Jeffery C.
  • Martinez, Mario Jesus
  • Le, Hao
  • Choi, Soon J.

Abrégé

A memory module comprises a volatile memory subsystem configured to coupled to a memory channel in computer system and capable of serving as main memory for the computer system, a non-volatile memory subsystem providing storage for the computer system, and a module controller coupled to the volatile memory subsystem, the non-volatile memory subsystem, and the C/A bus. The module controller is configured to control intra-module data transfers between the volatile memory subsystem and the non-volatile memory subsystem. The module controller is further configured to monitor C/A signals on the C/A bus and schedule the intra-module data transfers in accordance with the C/A signals so that the intra-module data transfers do not conflict with accesses to the volatile memory subsystem by the memory controller.

Classes IPC  ?

  • G06F 5/10 - Procédés ou dispositions pour la conversion de données, sans modification de l'ordre ou du contenu des données maniées pour modifier la vitesse de débit des données, c.-à-d. régularisation de la vitesse ayant une séquence d'emplacements d'emmagasinage, chacun étant individuellement accessible à la fois pour des opérations de mise en file d'attente et pour des opérations de retrait de file d'attente, p. ex. utilisant une mémoire à accès aléatoire
  • G06F 12/0871 - Affectation ou gestion d’espace de mémoire cache
  • G06F 3/06 - Entrée numérique à partir de, ou sortie numérique vers des supports d'enregistrement
  • G06F 12/0897 - Mémoires cache caractérisées par leur organisation ou leur structure avec plusieurs niveaux de hiérarchie de mémoire cache
  • G06F 13/28 - Gestion de demandes d'interconnexion ou de transfert pour l'accès au bus d'entrée/sortie utilisant le transfert par rafale, p. ex. acces direct à la mémoire, vol de cycle

98.

Power efficient method for cold storage data retention management

      
Numéro d'application 14485413
Numéro de brevet 09250820
Statut Délivré - en vigueur
Date de dépôt 2014-09-12
Date de la première publication 2015-06-04
Date d'octroi 2016-02-02
Propriétaire
  • NETLIST, INC. (USA)
  • NETLIST, INC. (USA)
Inventeur(s)
  • Salessi, Nader
  • Alcantara, Joao

Abrégé

A system and method for storing infrequently accessed data with reduced power consumption. In one embodiment, a solid state drive (SSD) includes flash memory and environmental data logging circuitry. The SSD is shut off or operated in a sleep mode to reduce power consumption, and turned on or transitioned to an active mode as needed when data on the SSD is to be accessed, or when a calculation, based on a number of erase cycles previously performed in the flash memory and on a temperature history of the SSD indicates that a data refresh may be needed to prevent data corruption in the SSD, due to data retention limitation of the nonvolatile memory in the SSD.

Classes IPC  ?

  • G06F 12/00 - Accès à, adressage ou affectation dans des systèmes ou des architectures de mémoires
  • G06F 13/00 - Interconnexion ou transfert d'information ou d'autres signaux entre mémoires, dispositifs d'entrée/sortie ou unités de traitement
  • G06F 13/28 - Gestion de demandes d'interconnexion ou de transfert pour l'accès au bus d'entrée/sortie utilisant le transfert par rafale, p. ex. acces direct à la mémoire, vol de cycle
  • G06F 3/06 - Entrée numérique à partir de, ou sortie numérique vers des supports d'enregistrement
  • G06F 12/02 - Adressage ou affectationRéadressage
  • G06F 1/32 - Moyens destinés à économiser de l'énergie
  • G06F 11/14 - Détection ou correction d'erreur dans les données par redondance dans les opérations, p. ex. en utilisant différentes séquences d'opérations aboutissant au même résultat
  • G11C 16/34 - Détermination de l'état de programmation, p. ex. de la tension de seuil, de la surprogrammation ou de la sousprogrammation, de la rétention

99.

System and method for supporting atomic writes in a flash translation layer

      
Numéro d'application 14092821
Numéro de brevet 09772781
Statut Délivré - en vigueur
Date de dépôt 2013-11-27
Date de la première publication 2015-05-28
Date d'octroi 2017-09-26
Propriétaire
  • NETLIST, INC. (USA)
  • NETLIST, INC. (USA)
Inventeur(s)
  • Salessi, Nader
  • Alcantara, Joao

Abrégé

A method of maintaining and updating a logical-to-physical (LtoP) table in a storage device including a processor, a volatile memory, and a non-volatile memory, the storage device being in communication with a host utilizing atomic writes, the method including receiving, by the processor, data for storing at a plurality of physical addresses in the non-volatile memory, the data being associated with a plurality of logical addresses of the host, storing, by the processor, the plurality of physical addresses in an atomic segment in the volatile memory, storing, by the processor, one or more of zones of the LtoP table in the non-volatile memory, the one or more zones of the LtoP table corresponding in size to the atomic segment, and updating the one or more zones of the LtoP table with the plurality of physical addresses in the atomic segment.

Classes IPC  ?

  • G06F 12/02 - Adressage ou affectationRéadressage
  • G06F 3/06 - Entrée numérique à partir de, ou sortie numérique vers des supports d'enregistrement
  • G06F 12/1009 - Traduction d'adresses avec tables de pages, p. ex. structures de table de page

100.

System and method for efficient flash translation layer

      
Numéro d'application 14481573
Numéro de brevet 09348760
Statut Délivré - en vigueur
Date de dépôt 2014-09-09
Date de la première publication 2015-05-28
Date d'octroi 2016-05-24
Propriétaire
  • NETLIST, INC. (USA)
  • NETLIST, INC. (USA)
Inventeur(s)
  • Salessi, Nader
  • Alcantara, Joao

Abrégé

A method of maintaining and updating a logical-to-physical (LtoP) table in a storage device including a processor, a volatile memory, and a non-volatile memory, the storage device being in communication with a host, the method including receiving, by the processor, data for storing at a physical address in the non-volatile memory, the data being associated with a logical address of the host, storing, by the processor, the physical address in a first LtoP zone of a plurality of LtoP zones of the LtoP table, the LtoP table being stored in the volatile memory, adding, by the processor, the first LtoP zone to a list of modified zones, and storing, by the processor, a second LtoP zone of the plurality of LtoP zones in the non-volatile memory when a size of the list of modified zones exceeds a threshold.

Classes IPC  ?

  • G06F 12/00 - Accès à, adressage ou affectation dans des systèmes ou des architectures de mémoires
  • G06F 12/10 - Traduction d'adresses
  • G06F 12/02 - Adressage ou affectationRéadressage
  1     2        Prochaine page